JPH07326937A - ディジタル直流増幅器 - Google Patents
ディジタル直流増幅器Info
- Publication number
- JPH07326937A JPH07326937A JP12109294A JP12109294A JPH07326937A JP H07326937 A JPH07326937 A JP H07326937A JP 12109294 A JP12109294 A JP 12109294A JP 12109294 A JP12109294 A JP 12109294A JP H07326937 A JPH07326937 A JP H07326937A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- voltage
- circuit
- series
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ディジタル直流増幅器に関し、高
精度のディジタル直流増幅器を得る。 【構成】 半導体チップ上に、複数のキャパシターと、
前記キャパシター間の接続を並列から直列に切り換える
アナログスイッチ回路と、直列接続するキャパシターの
数を指定するアナログマルチプレクサ回路とを集積し、
ｎ組のキャパシターに並列に充電を行った後、該キャパ
シターの接続を直列に切り替えて、入力電圧のｎ倍の直
流電圧を得るように構成する。
精度のディジタル直流増幅器を得る。 【構成】 半導体チップ上に、複数のキャパシターと、
前記キャパシター間の接続を並列から直列に切り換える
アナログスイッチ回路と、直列接続するキャパシターの
数を指定するアナログマルチプレクサ回路とを集積し、
ｎ組のキャパシターに並列に充電を行った後、該キャパ
シターの接続を直列に切り替えて、入力電圧のｎ倍の直
流電圧を得るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル直流増幅器
に関する。
に関する。
【０００２】
【従来の技術】図３は、従来のディジタル直流増幅器を
説明する図である。本図に示した例は、パソコン等にお
いて、バッテリパックの残量を予測する回路に、ディジ
タル直流増幅器を用いた例である。
説明する図である。本図に示した例は、パソコン等にお
いて、バッテリパックの残量を予測する回路に、ディジ
タル直流増幅器を用いた例である。
【０００３】先ず、バッテリパック 6からのパソコン内
部の各種の制御回路への直流電流を、例えば、0.1 Ωの
低抵抗器 7で電圧値に変換して、例えば、電圧制御増幅
器(VCA) 1aに入力する。
部の各種の制御回路への直流電流を、例えば、0.1 Ωの
低抵抗器 7で電圧値に変換して、例えば、電圧制御増幅
器(VCA) 1aに入力する。
【０００４】パソコン等においては、全稼働状態のとき
と、不稼働状態のときとでは、消費電力がことなり、例
えば、全稼働のときには、1.5 A の電流が流れていて
も、不稼働状態では、0.1 A 程度に低下する。
と、不稼働状態のときとでは、消費電力がことなり、例
えば、全稼働のときには、1.5 A の電流が流れていて
も、不稼働状態では、0.1 A 程度に低下する。
【０００５】従って、上記低抵抗器 7の降下電圧を、増
幅率が一定（例えば、２０倍）の増幅器 1a で増幅し、
アナログ／ディジタル変換器 5に入力し、ディジタル値
に変換して測定していると、全稼働状態では、３Ｖの電
圧（1.5 A × 0.1Ω× 20 倍) を測定すれば良いが、不
稼働状態では、0.2 Ｖ(0.1 A× 0.1Ω× 20 倍) の電圧
を測定する必要がある。その為、上記のように、同じ増
幅率では、３Ｖを測定するレンジで、上記 0.2 Vを測定
することとなり、測定精度の低下を招くことになる。
幅率が一定（例えば、２０倍）の増幅器 1a で増幅し、
アナログ／ディジタル変換器 5に入力し、ディジタル値
に変換して測定していると、全稼働状態では、３Ｖの電
圧（1.5 A × 0.1Ω× 20 倍) を測定すれば良いが、不
稼働状態では、0.2 Ｖ(0.1 A× 0.1Ω× 20 倍) の電圧
を測定する必要がある。その為、上記のように、同じ増
幅率では、３Ｖを測定するレンジで、上記 0.2 Vを測定
することとなり、測定精度の低下を招くことになる。
【０００６】そこで、不稼働状態のときには、該増幅器
の増幅率を、例えば、２００倍に変更すれば、出力電圧
は２Ｖとなり、全稼働状態のときと同じ精度で消費電流
を測定することができる。
の増幅率を、例えば、２００倍に変更すれば、出力電圧
は２Ｖとなり、全稼働状態のときと同じ精度で消費電流
を測定することができる。
【０００７】このような場合、従来技術においては、上
記電圧制御増幅器(VCA) 1aに、増幅率を変更する為の指
示を、パソコンの、例えば、コンソールから指示し、パ
ソコンの出力ポート 9を介して増幅率を指定する。
記電圧制御増幅器(VCA) 1aに、増幅率を変更する為の指
示を、パソコンの、例えば、コンソールから指示し、パ
ソコンの出力ポート 9を介して増幅率を指定する。
【０００８】すると、該指示された２進数が、ディジタ
ル／アナログ変換器(D/A変換器) 8でアナログ値に変換
され、上記電圧制御増幅器(VCA) 1aに入力されることに
より、該電圧制御増幅器(VCA) 1aの増幅率を変更するこ
とができ、測定精度の劣化を防止することができる。
ル／アナログ変換器(D/A変換器) 8でアナログ値に変換
され、上記電圧制御増幅器(VCA) 1aに入力されることに
より、該電圧制御増幅器(VCA) 1aの増幅率を変更するこ
とができ、測定精度の劣化を防止することができる。
【０００９】
【発明が解決しようとする課題】然しながら、上記従来
の電圧制御増幅器(VCA) 1aでは、増幅率を指示する為の
ディジタル／アナログ変換器(D/A変換器) 8 での変換精
度が悪いことと、電圧制御増幅器(VCA) 1aでの、入力さ
れた電圧に対して得られる増幅率の精度が悪い問題があ
り、該電圧制御増幅器(VCA) 1aでの入力電圧を高精度で
測定することができないという問題があった。
の電圧制御増幅器(VCA) 1aでは、増幅率を指示する為の
ディジタル／アナログ変換器(D/A変換器) 8 での変換精
度が悪いことと、電圧制御増幅器(VCA) 1aでの、入力さ
れた電圧に対して得られる増幅率の精度が悪い問題があ
り、該電圧制御増幅器(VCA) 1aでの入力電圧を高精度で
測定することができないという問題があった。
【００１０】又、複数個のディスクリートキャパシター
に対して、並列に充電を行った後、該充電済のディスク
リートキャパシターを直列に接続したとき、該複数個の
ディスクリートキャパシターの両端の電圧は、上記各デ
ィスクリートキャパシター充電時の電圧の、直列に接続
されたディスクリートキャパシターの複数個の倍率に上
昇させることできることを利用して、電圧を増幅する技
術は知られており、例えば、特開平１-235420 号公報
「Ａ−Ｄ変換装置」，特開昭60-51901号公報「高感度コ
ンパレータ」がある。
に対して、並列に充電を行った後、該充電済のディスク
リートキャパシターを直列に接続したとき、該複数個の
ディスクリートキャパシターの両端の電圧は、上記各デ
ィスクリートキャパシター充電時の電圧の、直列に接続
されたディスクリートキャパシターの複数個の倍率に上
昇させることできることを利用して、電圧を増幅する技
術は知られており、例えば、特開平１-235420 号公報
「Ａ−Ｄ変換装置」，特開昭60-51901号公報「高感度コ
ンパレータ」がある。
【００１１】然しながら、このような従来の個別部品に
よる技術では、キャパシターの精度が悪い問題や、キャ
パシターの接続を直列に切り替える回路規模が大きくな
り、パソコン等に適用させることが現実的に不可能であ
るという問題があった。
よる技術では、キャパシターの精度が悪い問題や、キャ
パシターの接続を直列に切り替える回路規模が大きくな
り、パソコン等に適用させることが現実的に不可能であ
るという問題があった。
【００１２】本発明は上記従来の欠点に鑑み、半導体チ
ップ上に形成したキャパシターの容量の絶対値の精度は
低いが、複数個のキャパシターの容量のバラツキを、極
めて小さくして、該キャパシターを形成することができ
ることに着目して、半導体チップ上に、複数のキャパシ
ターと、前記キャパシター間の接続を並列→直列に切り
換えるアナログスイッチ回路と、直列接続するキャパシ
ターの数を指定するアナログマルチプレクサ回路とを集
積し、ｎ組のキャパシターに並列に充電を行った後、前
記アナログスイッチ回路によって、該キャパシターの接
続を直列に切り替え、入力電圧のｎ倍の直流電圧を得る
ことができるディジタル直流増幅器を提供することを目
的とするものである。
ップ上に形成したキャパシターの容量の絶対値の精度は
低いが、複数個のキャパシターの容量のバラツキを、極
めて小さくして、該キャパシターを形成することができ
ることに着目して、半導体チップ上に、複数のキャパシ
ターと、前記キャパシター間の接続を並列→直列に切り
換えるアナログスイッチ回路と、直列接続するキャパシ
ターの数を指定するアナログマルチプレクサ回路とを集
積し、ｎ組のキャパシターに並列に充電を行った後、前
記アナログスイッチ回路によって、該キャパシターの接
続を直列に切り替え、入力電圧のｎ倍の直流電圧を得る
ことができるディジタル直流増幅器を提供することを目
的とするものである。
【００１３】
【課題を解決するための手段】図１は、本発明の原理説
明図である。上記の問題点は下記の如くに構成したディ
ジタル直流増幅器によって解決される。
明図である。上記の問題点は下記の如くに構成したディ
ジタル直流増幅器によって解決される。
【００１４】半導体チップ上に、複数のキャパシター 1
0 と、前記キャパシター 10 間の接続を並列から直列に
切り換えるアナログスイッチ回路 11,12,13 と、直列接
続するキャパシター 10 の数を指定するアナログマルチ
プレクサ回路 3とを集積し、ｎ組のキャパシター 10 に
並列に充電を行った後、前記アナログスイッチ回路11,1
2,13 によって、該キャパシター 10 の接続を直列に切
り替え、入力電圧のｎ倍の直流電圧を得るように構成す
る。
0 と、前記キャパシター 10 間の接続を並列から直列に
切り換えるアナログスイッチ回路 11,12,13 と、直列接
続するキャパシター 10 の数を指定するアナログマルチ
プレクサ回路 3とを集積し、ｎ組のキャパシター 10 に
並列に充電を行った後、前記アナログスイッチ回路11,1
2,13 によって、該キャパシター 10 の接続を直列に切
り替え、入力電圧のｎ倍の直流電圧を得るように構成す
る。
【００１５】
【作用】即ち、本発明のディジタル直流増幅器では、半
導体チップ上に、複数のキャパシター 10 と、前記キャ
パシター 10 間の接続を並列→直列に切り換えるアナロ
グスイッチ回路 11,12,13 と、直列接続するキャパシタ
ー 10 の数を指定するアナログマルチプレクサ回路 3と
を集積して構成する。
導体チップ上に、複数のキャパシター 10 と、前記キャ
パシター 10 間の接続を並列→直列に切り換えるアナロ
グスイッチ回路 11,12,13 と、直列接続するキャパシタ
ー 10 の数を指定するアナログマルチプレクサ回路 3と
を集積して構成する。
【００１６】半導体チップ上に形成したキャパシター 1
0 は、前述のように、容量の絶対値を高精度で形成する
ことは困難であるが、複数個のキャパシター間の電気容
量の相対誤差を高精度に形成することができると共に、
上記複数個のキャパシターを、並列接続から直列接続に
変換するアナログスイッチ回路も、例えば、電界効果ト
ランジスタで該半導体チップに上に形成することは容易
である。該電界効果トランジスタは、オン、オフする為
のゲート(G) 電圧は、スイッチする電圧に比較して、数
Ｖ程度高い電圧を必要とするが、オン状態においては、
ソース(S) に入力された電圧を、高精度で、出力側にス
イッチすることができ、高精度のアナログスイッチとし
て機能させることができる。
0 は、前述のように、容量の絶対値を高精度で形成する
ことは困難であるが、複数個のキャパシター間の電気容
量の相対誤差を高精度に形成することができると共に、
上記複数個のキャパシターを、並列接続から直列接続に
変換するアナログスイッチ回路も、例えば、電界効果ト
ランジスタで該半導体チップに上に形成することは容易
である。該電界効果トランジスタは、オン、オフする為
のゲート(G) 電圧は、スイッチする電圧に比較して、数
Ｖ程度高い電圧を必要とするが、オン状態においては、
ソース(S) に入力された電圧を、高精度で、出力側にス
イッチすることができ、高精度のアナログスイッチとし
て機能させることができる。
【００１７】従って、ｎ組のキャパシター 10 に並列に
充電を行った後、半導体チップ上に形成されている、上
記アナログスイッチ回路 11,12,13 によって、該キャパ
シター 10 の接続を直列に切り替えることで、上記半導
体チップ上に形成されたキャパシター 10 のバラツキが
極めて小さい為、高精度で、入力電圧のｎ倍の直流電圧
を得ることができる。
充電を行った後、半導体チップ上に形成されている、上
記アナログスイッチ回路 11,12,13 によって、該キャパ
シター 10 の接続を直列に切り替えることで、上記半導
体チップ上に形成されたキャパシター 10 のバラツキが
極めて小さい為、高精度で、入力電圧のｎ倍の直流電圧
を得ることができる。
【００１８】
【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１は、本発明の原理説明図であり、図２
は、本発明の一実施例を示した図である。
る。前述の図１は、本発明の原理説明図であり、図２
は、本発明の一実施例を示した図である。
【００１９】本発明においては、半導体チップ上に、複
数のキャパシター 10 と、前記キャパシター 10 間の接
続を並列→直列に切り換えるアナログスイッチ回路 11,
12,13 と、直列接続するキャパシター 10 の数を指定す
るアナログマルチプレクサ回路 3とを集積して、ディジ
タル直流増幅器を構成する手段が、本発明を実施するの
に必要な手段である。尚、全図を通して同じ符号は同じ
対象物を示している。
数のキャパシター 10 と、前記キャパシター 10 間の接
続を並列→直列に切り換えるアナログスイッチ回路 11,
12,13 と、直列接続するキャパシター 10 の数を指定す
るアナログマルチプレクサ回路 3とを集積して、ディジ
タル直流増幅器を構成する手段が、本発明を実施するの
に必要な手段である。尚、全図を通して同じ符号は同じ
対象物を示している。
【００２０】以下、図１を参照しながら、図２によっ
て、本発明のディジタル直流増幅器の構成と動作を説明
する。先ず、図２において、Vi+ は、測定する入力電圧
の＋側の入力であり、Vi- は、−側の入力である。C1,C
2,〜,Cn は、上記入力電圧をチャージするためのキャパ
シター10であり、S11 〜S1n,S21 〜S2n,S31 〜S3n は、
上記キャパシターの接続を並列から直列に切り換えるた
めのアナログスイッチ(ASW) 11〜13,13aである。該アナ
ログスイッチ(ASW) 11〜13,13aは、例えば、半導体チッ
プ上に形成した電界効果トランジスタで構成されてお
り、該電界効果トランジスタは、“オン”状態である
と、ソース(S) から入力される信号とドレイン(D) に出
力される信号とがリニアな関係にあり、アナログスイッ
チを形成する。
て、本発明のディジタル直流増幅器の構成と動作を説明
する。先ず、図２において、Vi+ は、測定する入力電圧
の＋側の入力であり、Vi- は、−側の入力である。C1,C
2,〜,Cn は、上記入力電圧をチャージするためのキャパ
シター10であり、S11 〜S1n,S21 〜S2n,S31 〜S3n は、
上記キャパシターの接続を並列から直列に切り換えるた
めのアナログスイッチ(ASW) 11〜13,13aである。該アナ
ログスイッチ(ASW) 11〜13,13aは、例えば、半導体チッ
プ上に形成した電界効果トランジスタで構成されてお
り、該電界効果トランジスタは、“オン”状態である
と、ソース(S) から入力される信号とドレイン(D) に出
力される信号とがリニアな関係にあり、アナログスイッ
チを形成する。
【００２１】又、アナログマルチプレクサ(AMPX) 3は、
上記並列に接続されたキャパシターを、上記アナログス
イッチ(ASW) 11,12,13,13aで直列に切り換えるキャパシ
ター10 の数ｎを選択する為の回路である。又、制御回
路 2は、上記アナログスイッチ(ASW) S11 〜Sn 11,S21
〜S2n 12,S31〜S3n 13a,13の“オン”，“オフ”制御，
及び、上記アナログマルチプレクサ(AMPX) 3で選択する
キャパシター 10 の数ｎを指示する制御回路である。
上記並列に接続されたキャパシターを、上記アナログス
イッチ(ASW) 11,12,13,13aで直列に切り換えるキャパシ
ター10 の数ｎを選択する為の回路である。又、制御回
路 2は、上記アナログスイッチ(ASW) S11 〜Sn 11,S21
〜S2n 12,S31〜S3n 13a,13の“オン”，“オフ”制御，
及び、上記アナログマルチプレクサ(AMPX) 3で選択する
キャパシター 10 の数ｎを指示する制御回路である。
【００２２】オペアンプ(OP-AMP) 4は、上記キャパシタ
ーによりｎ倍に増幅された電圧を出力するための出力用
バッファ回路である。AD変換器 5は、上記キャパシター
によりｎ倍に増幅された電圧をディジタル値に変換する
ための回路である。
ーによりｎ倍に増幅された電圧を出力するための出力用
バッファ回路である。AD変換器 5は、上記キャパシター
によりｎ倍に増幅された電圧をディジタル値に変換する
ための回路である。
【００２３】図２のディジタル直流増幅器において、増
幅するためる入力電圧 Vi が、Vi+,Vi- に印加される。
上記制御回路 2は、S31 〜S3n で示すスイッチ回路 13
a,13を“オフ”状態にして、キャパシター(C1,C2, 〜,C
n) 10 間の直列接続回路を遮断状態にすると共に、スイ
ッチ(S11〜Sn) 11, スイッチ(S21〜S2n) 12 を“オン”
状態とする。この結果、キャパシター(C1,C2, 〜,Cn) 1
0 の全てを Vi+とVi-との間に並列に接続する。
幅するためる入力電圧 Vi が、Vi+,Vi- に印加される。
上記制御回路 2は、S31 〜S3n で示すスイッチ回路 13
a,13を“オフ”状態にして、キャパシター(C1,C2, 〜,C
n) 10 間の直列接続回路を遮断状態にすると共に、スイ
ッチ(S11〜Sn) 11, スイッチ(S21〜S2n) 12 を“オン”
状態とする。この結果、キャパシター(C1,C2, 〜,Cn) 1
0 の全てを Vi+とVi-との間に並列に接続する。
【００２４】並列に接続されたキャパシター(C1,C2,
〜,Cn) 10 は、入力電圧 Vi により、入力電圧と同じ電
位に充電される。このとき、半導体チップ上に形成され
た上記キャパシター(C1,C2, 〜,Cn) 10 の容量の絶対値
は正確ではないが、各キャパシター(C1,C2, 〜,Cn) 10
の静電容量のバラツキは極めて小さい。従って、各キャ
パシター(C1,C2, 〜,Cn) 10 に充電される電気量は同じ
であり、その相対誤差は殆どない。
〜,Cn) 10 は、入力電圧 Vi により、入力電圧と同じ電
位に充電される。このとき、半導体チップ上に形成され
た上記キャパシター(C1,C2, 〜,Cn) 10 の容量の絶対値
は正確ではないが、各キャパシター(C1,C2, 〜,Cn) 10
の静電容量のバラツキは極めて小さい。従って、各キャ
パシター(C1,C2, 〜,Cn) 10 に充電される電気量は同じ
であり、その相対誤差は殆どない。
【００２５】上記キャパシター(C1,C2, 〜,Cn) 10 への
充電が終了したならば、上記制御回路 2は、スイッチ(S
11〜Sn) 11, スイッチ(S21〜S2n) 12 を“オフ”とする
ことにより、キャパシター(C1,C2, 〜,Cn) 10 を入力電
圧 Vi+,Vi-から切り離すと共に、スイッチ(S31,S32, 〜
S3n) 13a,13 を“オン”とすることにより、上記電圧Vi
が充電されているキャパシター(C1,C2, 〜,Cn) 10 を
直列に接続する。
充電が終了したならば、上記制御回路 2は、スイッチ(S
11〜Sn) 11, スイッチ(S21〜S2n) 12 を“オフ”とする
ことにより、キャパシター(C1,C2, 〜,Cn) 10 を入力電
圧 Vi+,Vi-から切り離すと共に、スイッチ(S31,S32, 〜
S3n) 13a,13 を“オン”とすることにより、上記電圧Vi
が充電されているキャパシター(C1,C2, 〜,Cn) 10 を
直列に接続する。
【００２６】キャパシター(C1)の負側の電位は、スイッ
チ(S31) 13a により、接地電位に接続される為、キャパ
シター(Cn) 10 の正電位側は、上記入力電圧 Vi のｎ倍
の電位となる。前述のように、キャパシター(C1,C2,
〜,Cn) 10 の容量のバラツキは極めて小さいので、各キ
ャパシター(C1,C2, 〜,Cn) 10 に充電した電圧を正確に
ｎ倍にした電圧が得られることになる。これは、入力電
圧 Vi をｎ倍に増幅したことになる。
チ(S31) 13a により、接地電位に接続される為、キャパ
シター(Cn) 10 の正電位側は、上記入力電圧 Vi のｎ倍
の電位となる。前述のように、キャパシター(C1,C2,
〜,Cn) 10 の容量のバラツキは極めて小さいので、各キ
ャパシター(C1,C2, 〜,Cn) 10 に充電した電圧を正確に
ｎ倍にした電圧が得られることになる。これは、入力電
圧 Vi をｎ倍に増幅したことになる。
【００２７】入力電圧の増幅度は、並列接続状態で充電
したキャパシター(C1,C2, 〜,Cn) 10 を直列接続すると
きの、接続するキャパシター 10 の数ｎによって定めら
れる。従って、任意の増幅率をを得るには、増幅度に一
致する番号のキャパシター(C1,C2, 〜,Cn) 10 の正電位
側の電圧を取り出せば良い。上記アナログマルチプレク
サ(AMPX) 3は、任意のキャパシター(C1,C2, 〜,Cn) 10
の正電位側を選択して出力するためのスイッチ回路であ
り、上記制御部 2からの指示に従って、任意のキャパシ
ター(C1,C2, 〜,Cn) 10 の正電位側を選択して出力す
る。該アナログマルチプレクサ(AMPX) 3も、前述の電界
効果トランジスタによって構成できる。
したキャパシター(C1,C2, 〜,Cn) 10 を直列接続すると
きの、接続するキャパシター 10 の数ｎによって定めら
れる。従って、任意の増幅率をを得るには、増幅度に一
致する番号のキャパシター(C1,C2, 〜,Cn) 10 の正電位
側の電圧を取り出せば良い。上記アナログマルチプレク
サ(AMPX) 3は、任意のキャパシター(C1,C2, 〜,Cn) 10
の正電位側を選択して出力するためのスイッチ回路であ
り、上記制御部 2からの指示に従って、任意のキャパシ
ター(C1,C2, 〜,Cn) 10 の正電位側を選択して出力す
る。該アナログマルチプレクサ(AMPX) 3も、前述の電界
効果トランジスタによって構成できる。
【００２８】尚、上記キャパシター(C1,C2, 〜,Cn) 10
を直列接続することにより、ｎ倍に増幅された電位を、
その儘、取り出すには、該キャパシター(C1,C2, 〜,Cn)
10に蓄積されている電気量が不足するため、例えば、
オペアンプ(OP-AMP) 4によって、電力増幅を行う。該オ
ペアンプ(OP-AMP) 4は、このときキャパシター(C1,C2,
〜,Cn) 10 の電位を、その儘、出力側に伝播するための
インピーダンス変換回路として動作する。上記オペアン
プ(OP-AMP) 4により微小電圧の増幅を行う場合、該オペ
アンプ(OP-AMP) 4のオフセット電圧が問題となるが、本
発明においては、既に、キャパシター(C1,C2, 〜,Cn) 1
0 により、十分に増幅された後であるので、上記オフセ
ット電圧が問題となることはない。
を直列接続することにより、ｎ倍に増幅された電位を、
その儘、取り出すには、該キャパシター(C1,C2, 〜,Cn)
10に蓄積されている電気量が不足するため、例えば、
オペアンプ(OP-AMP) 4によって、電力増幅を行う。該オ
ペアンプ(OP-AMP) 4は、このときキャパシター(C1,C2,
〜,Cn) 10 の電位を、その儘、出力側に伝播するための
インピーダンス変換回路として動作する。上記オペアン
プ(OP-AMP) 4により微小電圧の増幅を行う場合、該オペ
アンプ(OP-AMP) 4のオフセット電圧が問題となるが、本
発明においては、既に、キャパシター(C1,C2, 〜,Cn) 1
0 により、十分に増幅された後であるので、上記オフセ
ット電圧が問題となることはない。
【００２９】尚、図２において、AD変換器 5は、上記キ
ャパシター(C1,C2, 〜,Cn) 10 により増幅された電圧
を、ディジタル値で取り出すための変換回路として動作
する。このように、本発明のディジタル直流増幅器は、
半導体チップ上に、複数のキャパシターと、前記キャパ
シター間の接続を並列→直列に切り換えるアナログスイ
ッチ回路と、直列接続するキャパシターの数を指定する
アナログマルチプレクサ回路とを集積し、ｎ組のキャパ
シターに並列に充電を行った後、該キャパシターの接続
を直列に切り替えて、入力電圧のｎ倍の直流電圧を得る
ようにしたところに特徴がある。
ャパシター(C1,C2, 〜,Cn) 10 により増幅された電圧
を、ディジタル値で取り出すための変換回路として動作
する。このように、本発明のディジタル直流増幅器は、
半導体チップ上に、複数のキャパシターと、前記キャパ
シター間の接続を並列→直列に切り換えるアナログスイ
ッチ回路と、直列接続するキャパシターの数を指定する
アナログマルチプレクサ回路とを集積し、ｎ組のキャパ
シターに並列に充電を行った後、該キャパシターの接続
を直列に切り替えて、入力電圧のｎ倍の直流電圧を得る
ようにしたところに特徴がある。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ｎ組のキャパシター 10 に並列に充電を行った
後、半導体チップ上に形成されている、上記アナログス
イッチ回路 11,12,13 によって、該キャパシター 10 の
接続を直列に切り替えるようにしたものであるので、上
記半導体チップ上に形成されたキャパシター 10 のバラ
ツキが極めて小さい為、高精度で、入力電圧のｎ倍の直
流電圧を得ることができる効果がある。
よれば、ｎ組のキャパシター 10 に並列に充電を行った
後、半導体チップ上に形成されている、上記アナログス
イッチ回路 11,12,13 によって、該キャパシター 10 の
接続を直列に切り替えるようにしたものであるので、上
記半導体チップ上に形成されたキャパシター 10 のバラ
ツキが極めて小さい為、高精度で、入力電圧のｎ倍の直
流電圧を得ることができる効果がある。
【図１】本発明の原理説明図
【図２】本発明の一実施例を示した図
【図３】従来のディジタル直流増幅器を説明する図
10 キャパシター 11,12,13,13a アナログスイッチ(ASW) 2 制御回路 3 アナログマ
ルチプレクサ(AMPX) 4 オペアンプ(OP-AMP) 5 AD変換器 6 バッテリパック 7 低抵抗器 1a 電圧制御増幅器 8 ディジタル
アナログ変換器 Vi 入力電圧
ルチプレクサ(AMPX) 4 オペアンプ(OP-AMP) 5 AD変換器 6 バッテリパック 7 低抵抗器 1a 電圧制御増幅器 8 ディジタル
アナログ変換器 Vi 入力電圧
Claims (1)
- 【請求項１】半導体チップ上に、複数のキャパシター(1
0)と、前記キャパシター(10)間の接続を並列から直列に
切り換えるアナログスイッチ回路(11,12,13)と、直列接
続するキャパシター(10)の数を指定するアナログマルチ
プレクサ回路(3) とを集積し、ｎ組のキャパシター(10)
に並列に充電を行った後、前記アナログスイッチ回路(1
1,12,13)によって、該キャパシター(10)の接続を直列に
切り替え、入力電圧のｎ倍の直流電圧を得るように構成
したことを特徴とするディジタル直流増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12109294A JPH07326937A (ja) | 1994-06-02 | 1994-06-02 | ディジタル直流増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12109294A JPH07326937A (ja) | 1994-06-02 | 1994-06-02 | ディジタル直流増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326937A true JPH07326937A (ja) | 1995-12-12 |
Family
ID=14802685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12109294A Withdrawn JPH07326937A (ja) | 1994-06-02 | 1994-06-02 | ディジタル直流増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07326937A (ja) |
-
1994
- 1994-06-02 JP JP12109294A patent/JPH07326937A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
| CN110663187B (zh) | 模数转换器、测量装置和模数转换方法 | |
| US9310409B2 (en) | Capacitance-to-voltage interface circuits | |
| US7365528B2 (en) | Method and apparatus of voltage measurement using flying capacitor and switching circuits | |
| EP0163333A1 (en) | Filter arrangement | |
| JP2009519647A (ja) | 差動対の固有オフセットの補償を伴う電子回路 | |
| JP2001056350A (ja) | 組電池の電圧検出回路 | |
| JPS61273796A (ja) | サンプルホ−ルド回路装置 | |
| JPH07326937A (ja) | ディジタル直流増幅器 | |
| JPH06232706A (ja) | 比較器 | |
| US5144310A (en) | A/D converter utilizing successive approximation | |
| JPS6051901A (ja) | 高感度コンパレ−タ | |
| JPH0533325B2 (ja) | ||
| JP2005134245A (ja) | 電流検出回路 | |
| JP2002171681A (ja) | 組電池装置 | |
| JPS5817720A (ja) | 信号検出回路 | |
| KR100224646B1 (ko) | 다중 경로 전지 시험 장치 | |
| JPH01164121A (ja) | アナログーデジタル変換器装置 | |
| JPS6022682Y2 (ja) | デイジタル・アナログ変換器 | |
| SU1635222A1 (ru) | Аналоговое запоминающее устройство | |
| SU1126883A1 (ru) | Логарифмический преобразователь сопротивлени | |
| JP3532080B2 (ja) | アナログ演算回路 | |
| SU734813A1 (ru) | Аналоговое запоминающее устройство | |
| SU1360454A1 (ru) | Аналоговое запоминающее устройство | |
| JP2533109B2 (ja) | 波形合成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |