JPH07326311A - 電子源と、その製造方法及び該電子源を用いた画像形成装置 - Google Patents

電子源と、その製造方法及び該電子源を用いた画像形成装置

Info

Publication number
JPH07326311A
JPH07326311A JP11712294A JP11712294A JPH07326311A JP H07326311 A JPH07326311 A JP H07326311A JP 11712294 A JP11712294 A JP 11712294A JP 11712294 A JP11712294 A JP 11712294A JP H07326311 A JPH07326311 A JP H07326311A
Authority
JP
Japan
Prior art keywords
electron
surface conduction
emitting
emitting device
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11712294A
Other languages
English (en)
Other versions
JP3402751B2 (ja
Inventor
Toshihiko Takeda
俊彦 武田
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11712294A priority Critical patent/JP3402751B2/ja
Publication of JPH07326311A publication Critical patent/JPH07326311A/ja
Application granted granted Critical
Publication of JP3402751B2 publication Critical patent/JP3402751B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】 簡易な構成でかつ容易に、多数素子からなる
電子源より任意の素子を選択して、放出電子量を制御で
きる電子源を提供することを目的とする。また本発明
は、配線抵抗による電圧降下に起因するばらつきを無く
して、電子源よりの放出電子線量をほぼ均一に保つこと
ができる画像表示装置を提供する。 【構成】 絶縁性基板141上にm本の行方向配線14
2と、前記行方向配線と絶縁層を介して積層されたn本
の列方向配線143と、少なくとも1対の素子電極14
5,146と電子放出部144とを含む薄膜とを有する
表面伝導形電子放出素子とを有し、前記表面伝導形電子
放出素子の前記1対の素子電極のそれぞれと前記行方向
配線と前記列方向配線とを結線して、行列状に複数の前
記表面伝導形電子放出素子を配列し、かつ前記行及び列
方向配線のそれぞれの少なくとも両端部に電圧印加用の
端子を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子源およびその応用
である、例えば表示装置等の画像形成方法及び装置に係
り、特に表面伝導型放出素子を多数個備える電子源と、
その製造方法及び該電子源を用いた画像形成方法及び装
置に関するものである。
【0002】
【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源に
は、電界放出型(以下、FEと記す)、金属/絶縁層/
金属型(以下、MIMと記す)や表面伝導型放出素子
(以下、SCEと略す)等がある。FE型の例として
は、W.P.Dyke & W.W.Dolan,"Field emission",Advance
in Electron Physics,8,89,(1956) あるいはC.A.Spind
t,"PHYSICAL Properties of thin-film field emission
cathodes with molybdenium cones cones",J.Appl.Phy
s,47,5248.(1976) 等が知られている。MIM型の例と
しては、C.A.Mead,"The Tunnel-emission amplifier,J.
Appl.Phys,32,649(1961)等が知られている。またSCE
型の例としては、M.I.Elinson,Radio Eng.Electron Phy
s.,10,(1965)等がある。
【0003】SCE型は基板上に形成された小面積の薄
膜に、膜面に平行に電流を流すことにより、電子放出が
生ずる現象を利用するものである。この表面伝導形電子
放出素子としては、前記エリソン等によるSnO2薄膜
を用いたもの、Au薄膜によるもの[G.Dittmer:"Thin S
olid Films",9,317(1972)]、In2O3/SnO2薄膜に
よるもの[M.Hartwell and C.G.Fonstad:"IEEE Trans.ED
Conf.",519,(1975)]、カーボン薄膜によるもの[荒木
久 他:真空、第26巻、第1号、22ページ(198
3)]等が報告されている。
【0004】これらの表面伝導形電子放出素子の典型的
な素子構成として、前述のM.ハートウェルの素子構成
を図19に示す。この図において、1は絶縁性基板であ
る。2は電子放出部形成用薄膜で、H型形状のパターン
に、スパッタで形成された金属酸化物薄膜等からなり、
後述のフォーミングと呼ばれる通電処理により電子放出
部3が形成される。4は電子放出部を含む薄膜と呼ぶこ
とにする。尚、図中のL1は、0.5〜1mm、Wは0.
1mmで設定されている。
【0005】従来、これらの表面伝導形電子放出素子に
おいては、電子放出を行う前に電子放出部形成用薄膜2
を予めフォーミングと呼ばれる通電処理によって電子放
出部3を形成するのが一般的であった。即ち、フォーミ
ングとは、前記電子放出部形成用薄膜2の両端に電圧を
印加通電し、電子放出部形成用薄膜2を局所的に破壊、
変形もしくは変質せしめ、電気的に高抵抗な状態にした
電子放出部3を形成することである。以下、フォーミン
グにより形成した電子放出部を含む電子放出部形成用薄
膜2を電子放出部を含む薄膜4と呼ぶ。前記フォーミン
グ処理をした表面伝導形電子放出素子は、上述の電子放
出部を含む薄膜4に電圧を印加し、素子に表面に電流を
流すことにより、上述電子放出部3より電子を放出せし
めるものである。
【0006】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積に亙って多数の素
子を配列形成できる利点がある。そこで、この特徴を生
かせるようないろいろな応用が研究されている。例え
ば、荷電ビーム源、表示装置等が挙げられる。多数の表
面伝導型放出素子を配列形成した例としては、並列に表
面伝導形電子放出素子を配列し、個々の素子の両端を配
線にてそれぞれ結線した行を多数行配列した電子源があ
げられる(例えば、本出願人の特開昭64−03133
2)。一方、特に表示装置等の画像形成装置において
は、近年、液晶を用いた平板型表示装置がCRTに代わ
って普及してきたが、自発光型でないため、バックライ
ト等を設けなければならない、視野角が狭い等の問題が
あり、自発光型の表示装置の開発が望まれてきた。表面
伝導型放出素子を多数配置した電子源と電子源より放出
された電子によって可視光を発光せしめる蛍光体とを組
み合わせた表示装置である画像形成装置は、大画面の装
置でも比較的容易に製造でき、かつ表示品位の優れた自
発光型表示装置である事が期待できる。
【0007】尚、従来、多数の表面伝導形電子放出素子
より構成された電子源より電子放出し、蛍光体を発光さ
せる素子の選択は、上述の多数の表面伝導型放出素子を
並列に配置し結線した配線(行方向配線と呼ぶ)、行配
線と直交する方向(列方向と呼ぶ)に、該電子源と蛍光
体間の空間に設置された制御電極(グリッドと呼ぶ)と
列方向配線への適当な駆動信号によるものである(例え
ば、本出願人の特開昭64−31332)。
【0008】しかし、当然のことながら、個々の表面伝
導形電子放出素子とグリッドとの位置合わせ、あるいは
均一なグリッドと表面伝導形電子放出素子間の距離を調
整することが必要であり、製造方法上の問題であった。
これらの問題に鑑みて、更に、本出願人は、これらグリ
ッドに伴う製造法上の問題を解決するため、グリッドを
表面伝導形電子放出素子上に積層した新規な構成を提案
してきた(例えば、本出願人の特開平3−2094
1)。
【0009】
【発明が解決しようとする課題】しかしながら、本出願
人が提案してきた表面伝導形電子放出素子を複数設置し
た電子源及び該電子源と対向した位置に蛍光体を配置し
た該表示装置等の画像形成装置においても、多数素子を
並列に配列した素子の配線(行方向配線)と直交する方
向(列方向配線)にグリッドを設けることが、電子を放
出する素子を選択するためには必須の構成であった。そ
のために簡易な構成で、かつ容易に電子を放出する素子
を選択し、その選択された素子の電子放出量を制御する
のが困難であった。また、該電子源と対向した位置に配
置された蛍光体を、選択的に制御された明るさで発光せ
しめるにはグリッドが必須となる。そのために簡易な構
成でかつ容易に、電子を放出する素子を選択し、その電
子放出量を制御して、蛍光体の輝度を制御でき得る表示
装置等の画像形成装置とはいえなかった。
【0010】一方、上述の平板型のCRTを初めとし
て、表面伝導型放出素子を応用した各種画像形成パネル
においては当然のことながら、高品位かつ高精細な画像
表示が望まれる。これを実現するに、発明者らは例え
ば、マトリクス状に配置された多数の表面伝導形電子放
出素子を用いる画像表示装置を試みた。この表示装置に
おいては、行及び列の数が数百〜数千にも達する、非常
に多くの素子配列が必要となり、かつ各表面伝導形電子
放出素子が均一に電子放出することが望まれる。
【0011】しかしながら、これらの素子を画像形成装
置に応用し、m本の行方向(或はX方向と呼ぶ)配線と
n本の列方向(或はY方向と呼ぶ)配線とによって、表
面伝導形電子放出素子の対向する1対の素子電極をそれ
ぞれ結線することで、行列状に多数個の表面伝導型放出
素子を配列した電子源を構成する単純マトリクス構成を
採った場合、行方向及び列方向の配線抵抗で生じる電圧
降下のために、各素子電極毎に印加される電圧がばらつ
いてしまうという現象が起きている(このm,nは、と
もに正の整数)。その結果、各素子にかかる実効電圧に
ばらつきが生じ、そのため輝度分布にもばらつきが生じ
る等の問題が発生する場合がある。
【0012】図12及び図13は、この問題をより詳し
く説明するための図で、図12は電子放出素子と配線抵
抗を示す図である。また図13は、行方向の各放出素子
電極に実効的に印加される電圧を示す図である。
【0013】図12はm×nの単純マトリクス回路を示
し、行方向、列方向共に一方向から電圧を印加したもの
である。また、行配線、列配線は素子単位でそれぞれr
x,ryの抵抗成分を有するものとする(画像形成装置で
は、電子線のターゲットとなる画素は、通常等ピッチで
配列されている。従って、電子放出素子も行方向、列方
向に等間隔で配置されており、配線の幅や膜厚が製造上
ばらつかない限り、素子単位で、行方向、列方向でそれ
ぞれ等しい抵抗値を持つ)。また、電子放出素子は、全
てほぼ等しい抵抗値を有するものとする。
【0014】本図から明らかなように、図12のような
回路の場合には、電圧印加端に近い素子ほど大きな電圧
が印加され、電圧印加端から遠い素子ほど印加電圧が小
さくなる。そのため、該画像表示装置等を駆動する場合
には、駆動時に各素子に実効的に印加される印加電圧に
ばらつきを生じ、表示画像に上述した電圧のばらつきに
起因する表示むら、輝度分布が生じてしまうという問題
点があった。
【0015】本発明は上記従来例に鑑みてなされたもの
で、簡易な構成でかつ容易に、多数素子からなる電子源
より任意の素子を選択して、放出電子量を制御できる電
子源を提供することを目的とする。
【0016】また本発明は、配線抵抗による電圧降下に
起因するばらつきを無くして、電子源よりの放出電子線
量をほぼ均一に保つことができる画像表示装置を提供す
ることを目的とする。
【0017】更には、表面伝導形電子放出素子を複数設
置した電子源及び該電子源と対向した位置に画像形成手
段を配置した画像形成装置の製法上の問題点を解決し、
安価で新規な構成の表面伝導形電子放出素子を複数設置
した電子源及び該電子源を用いた画像画像形成装置を提
供することを目的とする。
【0018】
【課題を解決するための手段】上記目的を達成するため
に本発明の電子源は以下のような構成を備える。即ち、
絶縁性基板上にm本の行方向配線と、前記行方向配線と
絶縁層を介して積層されたn本の列方向配線と、少なく
とも1対の素子電極と電子放出部とを含む薄膜とを有す
る表面伝導形電子放出素子とを有し、前記表面伝導形電
子放出素子の前記1対の素子電極のそれぞれと前記行方
向配線と前記列方向配線とを結線して、行列状に複数の
前記表面伝導形電子放出素子を配列し、かつ前記行及び
列方向配線のそれぞれの少なくとも両端部に電圧印加用
の端子を有する。
【0019】上記目的を達成するために本発明の画像形
成装置は以下のような構成を備える。即ち、絶縁性基板
上にm本の行方向配線と、前記行方向配線と絶縁層を介
して積層されたn本の列方向配線と、少なくとも1対の
素子電極と電子放出部とを含む薄膜とを有する表面伝導
形電子放出素子とを有し、前記表面伝導形電子放出素子
の前記1対の素子電極のそれぞれと前記行方向配線と前
記列方向配線とを結線して、行列状に複数の前記表面伝
導形電子放出素子を配列し、かつ前記行及び列方向配線
のそれぞれの少なくとも両端部に電圧印加用の端子を有
する電子源と、前記端子に画像信号に応じた駆動信号を
出力する駆動手段と、前記駆動手段により駆動され、前
記電子源より出力された電子線に基づいて可視画像を形
成する画像形成手段とを有する。
【0020】
【作用】以上の構成において、m本の行方向配線とn本
の列方向配線とによって、表面伝導形電子放出素子の対
向する1対の素子電極をそれぞれ結線することで、行列
状に、多数個の表面伝導形電子放出素子を配列した電子
源を構成し、X方向とY方向に適当な駆動信号を与える
ことで、多数の表面伝導形電子放出素子を選択して電子
放出量を制御し得ることを可能とする。
【0021】また、該電子源に対向するように設けた画
像形成手段により該電子源より放出した電子線によって
可視画像を形成することにより、例えば表示装置等の画
像形成装置もまた、上述したグリッド電極の製造にとも
なう製造上の問題点が解決される。
【0022】[実施態様]本発明者らは、表面伝導型放
出素子のなかでは、電子放出部もしくはその周辺部を微
粒子膜から形成したものが電子放出特性上、あるいは大
面積にわたって多数個を製造する上で好ましいことを見
いだしている。そこで、以下に述べる本発明の実施態様
と実施例の項では、微粒子膜を用いて形成した表面伝導
型放出素子をマルチ電子ビーム源として用いた画像表示
装置を、本発明の画像形成装置の好ましい例として説明
する。以下に特に、本出願人による本発明に関わる素子
の基本的な構成と製造方法及びその特徴(例えば特開平
2−56822,4−28139等を参考にして)およ
び本発明者等が、鋭意検討した結果見出した本発明の原
理となる特性について概説する。
【0023】本発明に係わる表面伝導形電子放出素子の
構成、及び製法の特徴は、次の様なものがあげられる。
【0024】(1)フォーミングと呼ばれる通電処理前
の電子放出部形成用薄膜2は、微粒子分散体を分散して
形成された微粒子からなる薄膜、あるいは、有機金属等
を加熱焼成し形成された微粒子からなる薄膜等で、基本
的には微粒子より構成される。
【0025】(2)フォーミングと呼ばれる通電処理後
の電子放出部を含む薄膜4は、電子放出部3、電子放出
部を含む薄膜4とも基本的には、微粒子より構成され
る。
【0026】本発明に係わる表面伝導形電子放出素子の
基本的な構成は、平面型及び垂直型の2つの構成があげ
られる。
【0027】まず、平面型表面伝導形電子放出素子につ
いて説明する。
【0028】図1(a),(b)はそれぞれ本発明の一
実施例の平面型表面伝導形電子放出素子の構成を示す平
面図及び断面図である。図1を参照して、本実施例の表
面伝導形電子放出素子の基本的な構成を説明する。
【0029】図1において、1は絶縁性基板、5と6は
素子電極、4は電子放出部を含む薄膜、3は電子放出部
である。絶縁性基板1としては、石英ガラス、Na等の
不純物含有量を減少したガラス、青板ガラス、青板ガラ
スにスパッタ法等により形成したSiO2を積層したガ
ラス基板等及びアルミナ等のセラミッミス等があげられ
る。対向する素子電極5,6の材料としては導電性を有
するものであればどのようなものであっても構わない
が、例えばNi,Cr,Au,Mo,W,Pt,Ti,
Al,Cu,Pd等の金属或は合金及びPd,Ag,A
u,RuO2,Pd−Ag等の金属或は金属酸化物とガ
ラス等から構成される印刷導体、In2O3−SnO2等
の透明導電体及びポリシリコン等の半導体材料等が挙げ
られる。素子電極間隔L1は、数百オングストロームか
ら数百ミクロンであり、素子電極の製法の基本となるフ
ォトリングフラフィ技術、即ち、露光機の性能とエッチ
ング方法等、及び、素子電極間に印加する電圧と電子放
出し得る電界強度等により設定されるが、好ましくは、
数ミクロンより数十ミクロンである。素子電極の長さW
1、素子電極5,6の膜厚dは、電極の抵抗値、前述し
たX,Y配線との結線、多数配置された電子源の配置上
の問題より適宜設計され、通常は、素子電極長さW1
は、数ミクロンより数百ミクロンであり、素子電極5,
6の膜厚dは、好ましくは数百オングストロームより数
ミクロンである。
【0030】絶縁性基板1上に設けられた対向する素子
電極5と素子電極6間、及び素子電極5,6上に設置さ
れた電子放出部を含む薄膜4は、電子放出部3を含む
が、図1(b)に示された場合だけでなく、素子電極
5,6上には設置されない場合もある。即ち、絶縁性基
板1上に、電子放出部形成用薄膜4、対向する素子電極
5,6の電極順に積層構成した場合である。また、対向
する素子電極5と素子電極6間全てが、製法によって
は、電子放出部として機能する場合もある。この電子放
出部3を含む薄膜4の膜厚は、数オングストロームより
数千オングストローム好ましくは数十オングストローム
より数百オングストロームであり、素子電極5,6への
ステップカバレージ、電子放出部3と素子電極5,6間
の抵抗値及び電子放出部3の導電性微粒子の粒径、後述
する通電処理条件等によって、適宜設定される。その抵
抗値は、10の3乗より10の7乗オーム/□のシート
抵抗値を示す。
【0031】電子放出部3を含む薄膜4を構成する材料
の具体例を挙げるならば、Pd,Ru,Ag,Au,T
i,In,Cu,Cr,Fe,Zn,Sn,Ta,W,
Pb等の金属、PdO,SnO2,In2O3、PbO,
Sb2O3等の酸化物、HfB2,ZrB2,LaB6,C
eB6,YB4,GdB4等の硼化物、TiC,ZrC,
HfC,TaC,SiC,WC等の炭化物、TiN,Z
rN,HfN等の窒化物、Si,Ge等の半導体、カー
ボン、AgMg,NiCu,Pb,Sn等であり、微粒
子膜からなる。尚、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接、或は重なり合った状態(島状も含む)の膜を指
す。
【0032】電子放出部3は、数オングストロームより
数千オングストローム、好ましくは数オングストローム
より200オングストロームの粒径の導電性微粒子多数
個からなり、電子放出部を含む薄膜4の薄膜及び後述す
る通電処理条件等の製法等に依存しており、適宜設定さ
れる。
【0033】電子放出部3を構成する材料は、電子放出
部を含む薄膜4を構成する材料の元素の一部あるいは全
てと同様の物である。電子放出部5を有する電子放出素
子の製造方法としては様々な方法が考えられるが、その
一例を図2に示す。
【0034】「製法」以下、順を追って製造方法の説明
を図1及び図2に基づいて説明する。
【0035】(1)絶縁性基板1を洗剤、純水および有
機溶剤により十分に洗浄後、真空蒸着法、スパッタ法等
により素子電極材料を堆積後、フォトリングラフィ技術
により、該絶縁性基板1の面上に素子電極5,6を形成
する(図2(a))。
【0036】(2)絶縁性基板1上に設けらた素子電極
5と6との間に、素子電極5と6を形成した絶縁性基板
1上に有機金属溶液を塗布して放置することにより、有
機金属薄膜を形成する。なお、有機金属溶液とは、前記
Pd,Ru,Ag,Au,Ti,In,Cu,Cr,F
e,Zn,Sn,Ta,W,Pb等の金属を主元素とす
る有機化合物の溶液である。この後、有機金属薄膜を加
熱焼成処理し、リフトオフ、エッチング等によりパター
ニングし、電子放出部形成用薄膜2を形成する(図2
(b))。
【0037】尚、ここでは、有機金属溶液の塗布法によ
り説明したが、これに限る物でなく、真空蒸着法、スパ
ッタ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピンナー法等によって形成される場合もある。
【0038】「フォーミング」 (3)続いて、フォーミングと呼ばれる通電処理を素子
電極5,6間に電圧を不図示の電源によりパルス状ある
いは、高速の昇電圧による通電処理が行われると、電子
放出部形成用薄膜2の部位に構造の変化した電子放出部
3が形成される(図2(c))。この通電処理により電
子放出部形成用薄膜2を局所的に破壊、変形もしくは変
質せしめ、構造の変化した部位を電子放出部3と呼ぶ。
先に説明したように、電子放出部3は導電性微粒子で構
成されていることを本出願人らは観察している。
【0039】フォーミング処理の電圧波形を図3に示
す。
【0040】図3中、T1及びT2は電圧波形のパルス幅
とパルス間隔であり、T1を1マイクロ秒〜10ミリ
秒、T2を10マイクロ秒〜100ミリ秒とし、三角波
の波高値(フォーミング時のピーク電圧)は4V〜10
V程度とし、フォーミング処理は真空雰囲気下で数十秒
程度で適宜設定した。
【0041】以上説明した電子放出部を形成する際に、
素子の電極間に三角パルスを印加してフォーミング処理
を行っているが、素子の電極間に印加する波形は三角波
に限定することはなく、矩形波など所望の波形を用いて
も良く、その波高値及びパルス幅、パルス間隔等につい
ても上述の値に限ることなく、電子放出部が良好に形成
されれば、所望の値を選択することができる。
【0042】また、本発明の主たる特徴である、行、列
それぞれ1本の結線に対して2つの電圧印加手段を設け
ることにより、フォーミング処理時にも配線電極の抵抗
に起因する電圧降下を低減することが可能となるため、
良好で且つ均一なフォーミング処理が可能となる。フォ
ーミング時のブロック図を図4に示す。図4において、
フォーミング電源180,181から同一のフォーミン
グ波形を入力し、フォーミング電源182,183はア
ース電位として上述のフォーミング処理を行うことで走
査側,変調側ともに電極の両端からフォーミング電圧を
印加可能となり、良好なフォーミング処理を可能とする
ものである。
【0043】上述のような素子構成と製造方法によって
作成された本実施例に係わる電子放出素子の基本特性に
ついて図5と図6を用いて説明する。
【0044】「評価」図5は、図1で示した構成を有す
る素子の電子放出特性を測定するための測定装置の概略
構成図である。
【0045】図5において、1は絶縁性基板、5及び6
は素子電極、4は電子放出部を含む薄膜、3は電子放出
部を示す。また、31は素子に素子電圧Vfを印加する
ための電源、30は素子電極5,6間の素子放出部を含
む薄膜4を流れる素子電流Ifを測定するための電流
計、34は素子の電子放出部より放出される放出電流I
eを捕捉するためのアノード電極、33はアノード電極
34に電圧を印加するための高圧電源、32は素子の電
子放出部3より放出される放出電流Ieを測定するため
の電流計である。
【0046】電子放出素子の上記素子電流If、放出電
流Ieの測定にあたっては、素子電極5,6に電源31
と電流計30とを接続し、該電子放出素子の上方に電源
33と電流計32とを接続したアノード電極34を配置
している。また、本電子放出素子及びアノード電極34
は真空装置内に配置され、その真空装置には不図示の排
気ポンプ及び真空計等の真空装置に必要な機器が具備さ
れており、所望の真空下で本素子の測定・評価を行える
ようになっている。なお、アノード電極の電圧は1kV
〜10kV、アノード電極34と電子放出素子との距離
Hは3〜8mmの範囲で測定した。
【0047】更に、本発明者等は、上述の本発明に係わ
る表面伝導電子放出素子の特性を鋭意検討した結果、本
発明の原理となる特性上の特徴を見いだした。図5に示
した測定装置により測定された放出電流Ieおよび素子
電流Ifと素子電圧Vfの関係の典型的な例を図6に示
す。なお、図6は著しくIf,Ieの大きさが異なるため
任意単位で示されており(放出電流Ieは素子電流Ifの
おおよそ2000分の1程度である)、図6からも明ら
かなように、本電子放出素子は放出電流Ieに対する三
つの特性を有する。
【0048】まず第一に、本素子はある電圧(閾値電圧
と呼ぶ)、図6中のVth)以上の素子電圧を印加すると
急激に放出電流Ieが増加し、一方、閾値電圧Vth以下
では放出電流Ieがほとんど検出されない。即ち、放出
電流Ieに対する明確な閾値電圧Vth以下では放出電流
Ieがほとんど検出されない。即ち、放出電流Ieに対す
る明確な閾値電圧Vthを持った非線形素子である。
【0049】第二に、放出電流Ieが素子電圧Vfに依存
するため、放出電流Ieは素子電圧Vfで制御できる。
【0050】第三に、アノード電極34に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。即
ち、アノード電極34に捕捉される電荷量は、素子電圧
Vfを印加する時間により制御できる。以上のような特
性を有するため、本発明にかかわる電子放出素子は、多
方面への応用が期待できる。
【0051】また、素子電流Ifは素子電圧Vfに対して
単調増加する(MI特性と呼ぶ)特性の例を図6に示し
たが、この他にも、素子電流Ifが素子電圧Vfに対して
電圧制御型負性抵抗(VCNR特性と呼ぶ)特性を示す
場合もある。なおこの場合も、本電子放出素子は上述し
た3つの特性を有する。
【0052】なお、上述の基本的な製造方法に限ること
なく、前記本発明の基本的な素子構成の基本的な製造方
法のうち一部を変更してもよい。
【0053】次に本実施例に係わる別な構成の表面伝導
形電子放出素子である垂直型表面伝導形電子放出素子に
ついて説明する。図7は本実施例にかかわる基本的な垂
直型表面伝導形電子放出素子の構成を示す図面である。
【0054】図7において、1は絶縁性基板、5と6は
素子電極、4は電子放出部を含む薄膜、3は電子放出
部、67は段差形成部である。尚、電子放出部3は段差
形成部67の厚み、製法及び電子放出部を含む薄膜4の
厚み、製法等によって、位置が変わらないことが好まし
い。絶縁性基板1、素子電極5と6、電子放出部を含む
薄膜4、電子放出部3は、前述した平面型表面伝導形電
子放出素子と同様の材料で構成されたものであり、垂直
型表面伝導形電子放出素子を特徴付ける段差形成部6
7、電子放出部3を含む薄膜4について以下に詳述す
る。段差形成部67は、真空蒸着法、印刷法、スパッタ
法等で形成されたSiO2等の絶縁性材料で構成され、
段差形成部67の厚さが、先に述べた平面型表面伝導形
電子放出素子の素子電極間隔L1に対応し、数百オング
ストロームより数十ミクロンであり、段差形成部67の
製法、及び、素子電極5,6間に印加する電圧と電子放
出し得る電界強度により設定されるが、好ましくは10
00オングストロームより10ミクロンである。
【0055】電子放出部を含む薄膜4は、素子電極5,
6と段差形成部67作成後に形成するため、素子電極
5,6の上に積層され、場合によっては、素子電極5,
6との電気的接続を担う重なりの一部を除いた所望の形
状にされる。また、電子放出部を含む薄膜4の膜厚は、
その製法に依存して、段差部での膜厚と素子電極5,6
の上に積層された部分の膜厚では異なる場合が多く、一
般に段差部分の膜厚が薄い。その結果、前述した平面型
表面伝導形電子放出素子と比べて、容易に通電処理さ
れ、電子放出部3が形成されたりする場合が多い。
【0056】尚、以上表面伝導形電子放出素子の基本的
な構成、製法について述べたが、本発明の思想によれ
ば、表面伝導形電子放出素子の特性で3つの特徴を有す
れば、上述の構成等に限定されず、後述の電子源、表示
装置等の画像形成装置に於ても適用できる。
【0057】次に、本実施例の主眼である電子源及び画
像形成装置について述べる。
【0058】前述した本実施例に係る表面伝導形電子放
出素子の基本的特性の3つの特徴によれば、表面伝導形
電子放出素子からの放出電子は、閾値電圧以上では、放
出されない。この特性によれば、多数の電子放出素子を
配置した場合においても、個々の素子に上記パルス状電
圧を適宜印加すれば、任意の表面伝導形電子放出素子を
選択し、その電子放出量が制御出来ることとなる。以下
この原理に基づき構成した電子源基板の構成について、
図8を用いて説明する。
【0059】図8において、71は絶縁性基板、72は
X方向配線、73はY方向配線、74は表面伝導形電子
放出素子である。尚、表面伝導形電子放出素子74は、
前述した平面型あるいは垂直型のどちらであってもよ
い。同図において、絶縁性基板71は、前述したガラス
基板等であり、その大きさ及びその厚みは、絶縁性基板
71に設置される表面伝導型素子の個数及び個々の素子
の設計上の形状、及び電子源の使用時、容器の一部を構
成する場合には、その容器を真空に保持するための条件
等に依存して適宜設定される。m本のX方向配線72
は、Dx1,Dx2,…,Dxmからなり、絶縁性基板71上
に、真空蒸着法、印刷法、スパッタ法等で形成された、
所望のパターンの導電性金属等を含み、多数の表面伝導
型素子に電圧が供給される様に、材料、膜厚、配線幅が
設定される。またY方向配線73は、Dy1,Dy2,…D
ynのn本の配線よりなり、X方向配線72と同様に、真
空蒸着法、印刷法、スパッタ法等で形成された、所望の
パターンの導電性金属等からなり、多数の表面伝導型素
子に電圧が供給される様に、その材料、膜厚、配線幅等
が設定される。これらm本のX方向配線72とn本のY
方向配線73間には、不図示の層間絶縁層が設置され、
電気的に分離されて、マトリクス配線を構成する(m,
nは共に正の整数)。不図示の層間絶縁層は、真空蒸着
法、印刷法、スパッタ法等で形成されたSiO2等であ
り、X方向配線72を形成した絶縁性基板71の全面或
は一部に所望の形状で形成されている。特に、X方向配
線72とY方向配線73の交差部の外側から印加される
電位差に耐え得る様に、膜厚、材料、製法が適宜設定さ
れ、X方向配線72とY方向配線73の交差部のみに設
置される場合もある。
【0060】次に、本実施例の特徴である、電圧降下に
起因する輝度分布の補正手段について詳述する。すでに
述べたようにX,Y両方向電極の交わる箇所に前述の表
面伝導形電子放出素子を設けてX,Y両電極に印加する
電圧のみによって素子のON−OFFを行う場合、一般
には図9に示すようにX方向電極、Y方向電極各々の一
方に駆動用の電圧を印加すれば、素子駆動が可能であ
る。同図では動作説明のために便宜上、m×n=8×8
の場合を示す。具体的には、同図において、120で示
す素子を動作させるためには、Dx1とDy1にそれぞれ素
子駆動に適した電圧を印加することで、実効的には素子
120にDx1とDy1の差電圧が印加されて素子が駆動さ
れる。他の素子を駆動する場合にも同様に、X方向及び
Y方向それぞれ1つの電極を選択して電圧印加を行うこ
とにより、素子駆動が可能になるとともに、複数の素子
を並列駆動する場合にもそれぞれに対応する電極に電圧
印加することでライン状、面状の素子駆動もまた可能で
ある。例えばDx1の電極に接続された素子列全てを動作
させる場合には、Dx1とDy1〜Dy8の各電極に適当な電
圧を印加することでライン駆動が可能である。
【0061】しかるに、既に述べたように、X方向,Y
方向の両電極にそれぞれ片側から電圧を印加した場合、
図13に示したように駆動すると、電源から遠くなるに
従って、素子に実効的に印加される電圧は低下する。従
って、駆動電源から遠い素子は電子放出量が減少し、画
像表示装置等に応用した場合には、電源から遠くなるに
従って、輝度の低下を生じることになる。これは素子の
駆動に伴う電流が配線を流れることで、配線自体が持っ
ている配線抵抗によって電圧降下が起こることに起因し
ている。従って、同時に駆動される素子が多くなるに従
ってこの問題は顕著になり、より大型の電子源及び画像
形成装置や高密度に配置された電子源及び画像形成装置
の実現にとって大きな問題である。
【0062】そこで本実施例においては、上記マトリク
ス状に素子配置する場合にX方向,Y方向の両電極に駆
動電圧を印加する場合、各々の電極の両端からそれぞれ
同一の駆動電圧を印加することで電圧降下に伴う分布を
補正するものである。
【0063】具体的には、図14に示すように、X方向
配線電極をDx1,Dx2,…Dx8とD′x1,D′x2,…
D′x8の2方向に取り出し電極を設け、Y方向について
も同様に、Dy側、D′y側の2方向に取り出し電極を設
ける。さらに素子駆動時には、Dx1とD′x1には同一の
電圧を、Dy1とD′y1に同一の電圧をそれぞれ印加する
ことで分布を補正する。即ち、本実施例においては、X
方向,Y方向の両配線電極をそれぞれ両側から駆動する
ことにより、配線抵抗に起因する電圧降下を1/2に低
減できるものである。
【0064】尚、本実施例で用いられるX方向配線電極
とY方向配線電極及び対向する素子電極を形成する導電
性金属は、その構成元素の一部あるいは全部が同一であ
っても、またそれぞれ異なってもよく、Ni,Cr,A
u,Mo,W,Pt,Ti,Al,Cu,Pd等の金属
或は合金及びPd,Ag,Au,RuO2,Pd−Ag
等の金属或は金属酸化物とガラス等から構成される印刷
導体、In2O3−SnO2等の透明導体及びポリシリコ
ン等の半導体材料等より適宜選択される。また表面伝導
形電子放出素子は、絶縁性基板71あるいは、不図示の
層間絶縁層上どちらに形成してもよい。また、前記X方
向配線72には、X方向に配列する表面伝導型放出素子
74の行を任意に走査するための走査信号を印加するた
めの不図示の走査信号発生手段と電気的に接続されてい
る。
【0065】一方、Y方向配線73には、Y方向に配列
する表面伝導型放出素子74の列の各列を任意に変調す
るための変調信号を印加するための不図示の変調信号発
生手段と電気的に接続されている。更に、表面伝導形電
子放出素子の各素子に印加される駆動電圧は、当該素子
に印加される走査信号と変調信号の差電圧として供給さ
れるものである。
【0066】次に、以上のようにして作製した電子源を
用いた画像表示等に用いる画像形成装置について図10
と図11を用いて説明する。図10は画像形成装置の基
本構成図である。
【0067】同図において、81は上述のようにして電
子放出素子を作製した電子源、82は電子源81を固定
したリアプレート、86はガラス基板83の内面に蛍光
膜84とメタルバック85等が形成されたフェースプレ
ート、87は支持枠であり、リアプレート82及びフェ
ースプレート86をフリットガラス等で封着して、外囲
器88を構成する。外囲器88は上述の如く、フェース
プレート86、支持枠87、リアプレート82で構成し
たが、リアプレート82は主に基板81の強度を補強す
る目的で設けられるため、基板81自体で十分な強度を
持つ場合は別体のリアプレート82は不要であり、基板
81に直接支持枠87を封着し、フェースプレート8
6、支持枠87、基板81にて外囲器88を構成しても
良い。
【0068】蛍光膜84は、モノクロームの場合は単色
の蛍光体のみから成るが、カラーの蛍光膜の場合は、図
11(a),(b)に示すように、蛍光体の配列により
ブラックストライプあるいはブラックマトリクスなどと
呼ばれる黒色導電材91と蛍光体92とで構成される。
ブラックストライプ,ブラックマトリクスが設けられる
目的は、カラー表示の場合必要となる三原色蛍光体の、
各蛍光体82間の塗り分け部を黒くすることで、混色等
を目立たなくすることと、蛍光膜84における外光反射
によるコントラストの低下を抑制することである。ブラ
ックストライプの材料としては、通常良く用いられてい
る黒鉛を主成分とする材料だけでなく、導電性があり、
光の透過及び反射が少ない材料であれば、これに限るも
のではない。
【0069】また、ガラス基板83に蛍光体を塗布する
方法はモノクローム,カラーによらず、沈澱法や印刷法
が用いられる。
【0070】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート86側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するための電極として作用するこ
と、外囲器内で発生した負イオンの衝突によるダメージ
からの蛍光体の保護等である。メタルバックは、蛍光膜
作製後、蛍光膜の内面側表面の平滑化処理(通常フィル
ミングと呼ばれる)を行い、その後A1を真空蒸着等で
堆積することで作製できる。フェースプレート86に
は、更に蛍光膜84の導電性を高めるため、蛍光膜84
の外面側に透明電極(不図示)が設けてもよい。前述の
封着を行う際、カラーの場合は各蛍光体と電子放出素子
とを対応させなくてはいけないため、十分な位置合わせ
を行なう必要がある。外囲器88は、不図示の排気管を
通じ、10のマイナス6乗ルート程度の真空度に真空排
気された後、外囲器88の封止を行われる。尚、容器外
端子Dx1ないしDxmとDy1ないしDynを通じ素子電極
5,6間に電圧を印加し、上述のフォーミング処理を行
い、電子放出部3を形成して電子放出素子を作製した。
また、外囲器88の封止後の真空度を維持するために、
ゲッター処理を行なう場合もある。これは、外囲器88
の封止を行う直前あるいは封止後に、抵抗加熱或は高周
波加熱等の加熱法により、外囲器88内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ba等が主成分であ
り、該蒸着膜の吸着作用により、例えば1×10マイナ
ス5乗ないしは1×10マイナス7乗[Torr]の真
空度を維持するものである。
【0071】以上のように完成した本実施例の画像表示
装置において、各電子放出素子には、容器外端子Dx1な
いしDxn,Dy1ないしDynを通じ、電圧を印加すること
により電子放出させ、高圧端子HVを通じ、メタルバッ
ク85、あるいは透明電極(不図示)に数kV以上の高
圧を印加し、電子ビームを加速し、蛍光膜84に衝突さ
せ、励起・発光させることで画像を表示するものであ
る。
【0072】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像装置の用途に適するよう適宜
選択する。
【0073】また、本発明の思想によれば、表示に用い
られる好適な画像形成装置に限るものでなく、感光性ド
ラムと発光ダイオード等で構成された光プリンタの発光
ダイオード等の代替の発光源として、上述の画像形成装
置を用いることもできる。またこの際、上述のm本の行
方向配線とn本の列方向配線を、適宜選択することで、
ライン状発光源だけでなく、2次元状の発光源としても
応用できる。
【0074】以下に、本発明の実施例を示す。
【0075】[実施例1]図15に本実施例で作製した
電子源の概略的部分平面図を示す。同図において、14
1は絶縁性基板、142は図10のDxnに対応するX方
向配線(下配線とも呼ぶ)、143は図10のDynに対
応するY方向配線(上配線とも呼ぶ)、144は電子放
出部を含む薄膜、145,146は素子電極である。
【0076】次に、本実施例の電子源の製造方法を図1
6を参照して、工程順に従って具体的に説明する。
【0077】工程−a(図15(a)) 清浄化した青板ガラス上に厚さ0.5ミクロンのシリコ
ン酸化膜をスパッタ法で形成した基板141上に、真空
蒸着により厚さ50オングストロームのCr、厚さ60
00オングストロームのAuを順次積層した後、ホトレ
ジスト(AZ1370 ヘキスト社製)をスピンナーに
より回転塗布、ベークした後、ホトマスク像を露光、現
像して、下配線142のレジストパターンを形成し、A
u/Cr堆積膜をウェットエッチングして、所望の形状
の下配線142を形成する。
【0078】工程−b(図15(b)) 次に、厚さ1ミクロンのシリコン酸化膜からなる層間絶
縁槽147をRFスパッタ法により堆積する。
【0079】工程−c(図15(c)) 工程bで堆積したシリコン酸化膜(層間絶縁層147)
にコンタクトホール148を形成するためのホトレジス
トパターンを作り、これをマスクとして層間絶縁層14
7をエッチングしてコンタクトホール148を形成す
る。このエッチングは、CF4とH2ガスを用いたRIE
(Reactive Ion Etching)法によった。
【0080】工程−d(図15(d)) その後、素子電極145,146と素子電極間ギャップ
Gとなるべきパターンをホトレジスト(RD−2000
N−41 日立化成社製)で形成し、真空蒸着法によ
り、厚さ50オングストロームのTi、厚さ1000オ
ングストロームのNiを順次堆積した。そして、このホ
トレジストパターンを有機溶剤で溶解し、Ni/Ti堆
積膜をリフトオフした。ここで素子電極間隔Gを3ミク
ロンとし、素子電極の幅W1(図1参照)を300ミク
ロンを有する素子電極145,146を形成した。
【0081】工程−e(図15(e)) 次に素子電極145,146の上に、上配線143用の
ホトレジストパターンを形成した後、厚さ50オングス
トロームのAuを順次真空蒸着により堆積し、リフトオ
フにより不要の部分を除去して、所望の形状の上配線1
43を形成した。
【0082】工程−f(図15(f)) 次に、素子電極145,146間に電子放出部を形成す
るために、膜厚1000オングストロームのCr膜14
9を真空蒸着により堆積・パターニングし、そのうえに
有機Pd(ccp4230奥野製薬(株)社製)をスピ
ンナーにより回転塗布し、300℃で10分間の加熱焼
成処理をした。また、こうして形成された主元素として
Pdよりなる微粒子からなる電子放出部形成用薄膜14
4の膜厚は100オングストローム、シート抵抗値は5
×10の4乗Ω/□であった。なお、ここで述べる微粒
子膜とは、上述したように、複数の微粒子が集合した膜
であり、その微細構造として、微粒子が個々に分散配置
した状態のみならず、微粒子が互いに隣接、あるいは、
重なり合った状態(島状も含む)の膜をさし、その粒径
とは、前記状態で粒子形状が認識可能な微粒子について
の径をいう。
【0083】工程−g(図15(g)) Cr膜149および焼成後の電子放出部形成用薄膜14
4を酸エッチャントによりエッチングして所望のパター
ンを形成した。
【0084】工程−h(図15(h)) コンタクトホール148部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ50オン
グストロームのTi、厚さ5000オングストロームの
Auを順次堆積した。そしてリフトオフにより不要の部
分を除去することにより、コンタクトホール148を埋
め込んだ。
【0085】以上の工程により、絶縁性基板141上に
下配線142、層間絶縁層147、上配線143、素子
電極145,146、電子放出部形成用薄膜144等を
形成した。
【0086】次に、以上のようにして作製しした電子源
を用いて表示装置を構成した例を、図17及び図11を
用いて説明する。
【0087】上述の工程にて、複数の平面型表面伝導型
放出素子を作製した基板161をリアプレート162上
に固定した後、基板161の5mm上方に、フェースプレ
ート86(ガラス基板83の内面に蛍光膜84とメタル
バック85が形成されて構成される)を支持枠82を介
して配置し、フェースプレート86、支持枠82、リア
プレート162の接合部にフリットガラスを塗布し、大
気中あるいは窒素雰囲気中で400℃ないし500℃で
10分以上焼成することで封着した。またリアプレート
162への基板161の固定もフリットガラスで行っ
た。また、同図において、164は電子放出素子、7
2,73は各々X方向及びY方向の取り出し配線であ
る。
【0088】蛍光膜84は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各蛍光体を塗布し、蛍光膜84を作製した。ブラ
ックストライプの材料として通常良く用いられている黒
鉛を主成分とする材料を用いたガラス基板83に蛍光体
を塗布する方法はスラリー法を用いた。また、蛍光膜8
4の内面側には通常メタルバック85が設けられる。メ
タルバックは、蛍光膜作製後、蛍光膜の内面側表面の平
滑化処理(通常フィルミングと呼ばれる)を行い、その
後、Al(アルミニウム)を真空蒸着することで作製し
た。フェースプレート86には、更に蛍光膜84の導伝
性を高めるため、蛍光膜84の外側面に透明電極(不図
示)が設けられる場合もあるが、本実施例では、メタル
バックのみで十分な導伝性が得られたので省略した。前
述の封着を行う際、カラーの場合は各色蛍光体と電子放
出素子とを対応させなくてはいけないため、十分な位置
合わせを行った。
【0089】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1ないしD
xmとDy1ないしDynを通して電子放出素子電極間に電圧
を印加し、電子放出部164を電子放出部形成用薄膜1
44を通電処理(フォーミング処理)することにより作
製した。
【0090】次に、10マイナス6乗トール程度の真空
度で、不図示の排気管をガスバーナーで熱することで溶
着し、外囲器の封止を行った。
【0091】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは封止を行う直前に、高周
波加熱等の加熱法により、画像形成装置内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成処理した。ゲッターはBa等を主成分とした。
【0092】以上のように完成した本実施例の画像表示
装置において、各電子放出素子には、容器外端子Dx1な
いしDxmの両端、Dy1ないしDynの両端から、走査信号
及び変調信号を不図示の信号発生手段よりそれぞれ印加
することにより電子放出させ、高圧端子Hvを通じ、メ
タルバック85に数kV以上の高電圧を印加し、電子ビ
ームを加速して蛍光膜84に衝突させ、励起、発光させ
ることで画像を表示した。その結果、輝度分布の少ない
良好な画像表示が可能となった。
【0093】また、比較のために本実施例で作製した画
像表示装置の駆動方法を容器外端子Dx1ないしDxm、D
y1ないしDynそれぞれの一端から走査信号及び変調信号
を印加して画像表示を行ったところ、信号源に近い領域
の輝度が高く、信号源から遠ざかるに従って輝度が低く
なる傾向が見られ、良好な表示画像は得られなかった。
【0094】[実施例2]本実施例は、複数の垂直型表
面伝導形電子放出素子を基板上に形成し、X方向配線と
Y方向線との層間絶縁層が、垂直型表面伝導電子放出素
子の段差形成部を兼ねており、素子電極とX方向配線及
びY方向配線との結線が構成元素あるいはその全てが同
一の場合である。電子源の一部の平面図は、図15と概
略同様であるため省略する。また、本実施例で用いた素
子の概略的斜視図は図7に示したものと同等である。
【0095】次に製造方法を図18を参照して工程順に
従って具体的に説明する。
【0096】工程−a(図18(a)) 清浄化した青板ガラスからなる基板1上に、真空蒸着に
より厚さ5000オングストロームのPdを積層した
後、ホトレジスト(AZ1370 ヘキスト社製)をス
ピンナーにより回転塗布、ベークした後、ホトマスク像
を露光、現像して、素子電極5及びY方向配線(不図
示)のレジストパターンを形成し、Pd膜をエッチング
して、所望の形状の素子電極5とY方向配線とを同時に
形成する。
【0097】工程−b(図18(b)) 次に厚さ1.5ミクロンのシリコン酸化膜からなる、X
方向配線(不図示)とY方向配線との層間絶縁層であ
り、かつ、垂直型表面伝導電子放出素子の段差形成部8
戸を兼ねる層間絶縁層67をRFスパッタ法により堆積
する。
【0098】工程−c(図18(c)) 工程bで堆積したシリコン酸化膜上に、所望の形状の段
差形成部8及び層間絶縁層67を形成するためのホトレ
ジストパターンを作り、これをマスクとして層間絶縁層
67をエッチングして、所望の形状の段差形成部8及び
層間絶縁層67を形成する。このエッチングはCF4と
H2ガスを用いたRIE(Reactive Ion Etching)法によ
った。
【0099】工程−d(図18(d)) その後、素子電極6となるべきパターンをホトレジスト
(RD−2000N−41 日立化成社製)形成し、真
空蒸着法により、厚さ1000オングストロームのPd
を堆積した。ホトレジストパターンを有機溶剤で溶解
し、Pd堆積膜をリフトオフし、段差形成部8の厚さに
対応する素子電極間隔L1は1.5ミクロンとなり、素
子電極5に対向する素子電極6の電極幅W1を500ミ
クロンとして形成した。
【0100】工程−e(図18(e)) 実施例1と同様にして、素子間電極5,6およびこの近
傍に開口を有するような、電子放出部形成用薄膜2の形
状で、膜厚1000オングストロームのCr膜を真空蒸
着により堆積、パターニングし、その上に有機Pd(c
cp4230奥野製薬(株)社製)をスピンナーにより
回転塗布し、300℃で10分間の加熱焼成処理をし
た。また、こうして形成された主元素として、Pdより
なる微粒子からなる電子放出部形成用薄膜4の膜厚は1
50オングストローム、シート抵抗値は7×10の4乗
Ω/□であった。
【0101】その後、Cr膜および焼成後の電子放出部
形成薄膜2を酸エッチャントによりウエットエッチング
して所望のパターンを形成した。
【0102】工程−f(図18(f)) 素子電極6の上に厚さ約10ミクロンのAg−Pd導体
を印刷し、所望の形状のX方向配線(不図示)を形成し
た。
【0103】つぎに、以上のようにして作製した電子源
を用いて、前述の実施例1と同様にして、画像表示装置
を構成した。
【0104】以上のように完成した本実施例の画像表示
装置において、実施例1と同様に、各電子放出素子に
は、容器外端子Dx1ないしDxm及びDy1ないしDynの両
端から、走査信号及び変調信号を不図示の信号発生手段
によりそれぞれ印加することにより電子放出させ、画像
表示を行ったところ、良好な画像の表示が可能であっ
た。
【0105】図20は、前述した構成の表示(ディスプ
レイ)パネルに、例えばテレビジョン放送を初めとする
種々の画像情報源より提供される画像情報を表示できる
ように構成した表示装置の一例を示すための図である。
図中、1100は前述した、例えば図14や図17等の
表示パネル、1001〜1004は表示パネルの駆動回
路、1102はディスプレイコントローラ、1103は
マルチプレクサ、1104はデコーダ、1105は入出
力インターフェース回路、1106はCPU、1107
は画像生成回路、1108および1109および111
0は画像メモリインターフェース回路、1111は画像
入力インターフェース回路、1112および1113は
TV信号受信回路、1114は入力部である。尚、本図
においては、テレビジョンをはじめとする各入力信号の
音声成分に関する処理回路やスピーカなどは省略してい
る。
【0106】以下、画像信号の流れに沿って各部の機能
を説明してゆく。
【0107】まず、TV信号受信回路1113は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。受
信するTV信号の方式は特に限られるものではなく、例
えば、NTSC方式、PAL方式、SECAM方式など
の諸方式でもよい。また、これよりさらに多数の走査線
よりなるTV信号(例えば、MUSE方式をはじめとす
るいわゆる高品位TV)は、大面積化や大画素数化に適
した前記表示パネル1100の利点を生かすのに好適な
信号源である。TV信号受信回路1113で受信された
TV信号は、デコーダ1114に出力される。
【0108】また、TV信号受信回路1112は、例え
ば同軸ケーブルや光ファイバなどのような有線伝送系を
用いて伝送されるTV画像信号を受信するための回路で
ある。前記TV信号受信回路1113と同様に、受信す
るTV信号の方式は特に限られるものではなく、また本
回路で受信されたTV信号もデコーダ1104に出力さ
れる。画像入力インターフェース回路1111は、例え
ばTVカメラや画像読み取りスキャナなどの画像入力装
置から供給される画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ1104に出力される。
画像メモリインターフェース回路1110は、ビデオテ
ープレコーダ(以下VTRと略す)に記憶されている画
像信号を取り込むための回路で、取り込まれた画像信号
はデコーダ1104に出力される。画像メモリインター
フェース回路1109は、ビデオディスクに記憶されて
いる画像信号を取り込むための回路で、取り込まれた画
像信号はデコーダ1104に出力される。
【0109】画像メモリインターフェース回路1108
は、いわゆる静止画ディスクのように、静止画像データ
を記憶している装置から画像信号を取り込むための回路
で、取り込まれた静止画像データはデコーダ1104に
出力される。入出力インターフェース回路1105は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンタなどの出力装置とを接
続するための回路で、画像データや文字・図形情報の入
出力を行うのはもちろんのこと、場合によっては本表示
装置の備えるCPU1106と外部との間で制御信号や
数値データの入出力などを行うことも可能である。画像
生成回路1107は、前記入出力インターフェース回路
1105を介して外部から入力される画像データや文字
・図形情報や、あるいはCPU1106より出力される
画像データや文字・図形情報に基づき、表示用画像デー
タを生成するための回路である。本回路の内部には、例
えば画像データや文字・図形情報を蓄積するための書き
換え可能メモリや、文字コードに対応する画像パターン
が記憶されている読み出し専用メモリや、画像処理を行
うためのプロセッサなどをはじめとする、画像の生成に
必要な回路が組み込まれている。
【0110】本回路により生成された表示用画像データ
は、デコーダ1104に出力されるが、場合によっては
前記入出力インターフェース回路1105を介して外部
のコンピュータネットワークやプリンタに出力すること
も可能である。CPU1106は、主として本表示装置
の動作制御や、表示画像の生成や選択や編集に関わる作
業を行う。例えば、マルチプレクサ1103に制御信号
を出力し、表示パネル1100に表示する画像信号を適
宜選択したり組み合わせたりする。また、その際には表
示する画像信号に応じてディスプレイパネルコントロー
ラ1102に対して制御信号を発生し、画面表示周波数
や走査方法(例えばインターレースかノンインターレー
スか)や、一画面の走査線の数など表示装置の動作を適
宜制御する。
【0111】また、前記画像生成回路1107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路1105を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。なお、CPU1106は、
むろんこれ以外の目的の作業にも関わるものであって良
い。例えば、パーソナルコンピュータやワードプロセッ
サなどのように、情報を生成したり処理する機能に直接
関わっても良い。あるいは、前述したように入出力イン
ターフェース回路1105を介して外部のコンピュータ
ネットワークと接続し、例えば数値計算などの作業を外
部機器と協動して行っても良い。
【0112】また、入力部1114は、前記CPU11
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック、バーコードリーダ、音声
認識装置など多様な入力機器を用いることができる。デ
コーダ1104は、前記1107ないし1113のそれ
ぞれより入力される種々の画像信号を3原色信号、また
は輝度信号とI信号、Q信号に逆変換するための回路で
ある。なお、同図中に点線で示すように、デコーダ11
04は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式方式をはじめとして、逆変換す
るに際して画像メモリを必要とするようなテレビ信号を
扱うためである。また、画像メモリを備えることによ
り、静止画の表示が容易になる、あるいは前記画像生成
回路1107およびCPU1106と協動して画像の間
引き、補間、拡大、合成をはじめとする画像処理や編集
が容易に行えるようになるという利点が生まれる。
【0113】マルチプレクサ1103は、前記CPU1
106より入力される制御信号に基づいて表示画像を適
宜選択するものである。即ち、マルチプレクサ1103
はデコーダ1104から入力される逆変換された画像信
号のうちから所望の画像信号を選択し、行方向及び列方
向のデータに変換して駆動回路1001〜1004に出
力する。その場合、一画面表示時間内で画像信号を切り
替えて選択することにより、いわゆる多画面テレビのよ
うに、一画面を複数の領域に分けて領域によって異なる
画像を表示することも可能である。ディスプレイパネル
コントローラ1102は、前記CPU1106より入力
される制御信号にもとづき駆動回路1001〜1004
の動作を制御するための回路である。まず、ディスプレ
イパネルの基本的な動作に関わるものとして、例えばデ
ィスプレイパネルの駆動用電源(図示せず)の動作シー
ケンスを制御するための信号を駆動回路に対して出力す
る。
【0114】このディスプレイパネルの駆動方法に関わ
るものとして、例えば画面表示周波数や走査方法(例え
ばインターレースかノンインターレースか)を制御する
ための信号を駆動回路に対して出力する。また場合によ
っては、表示画像の輝度やコントラストや色調やシャー
プネスといった画質の調整に関わる制御信号を駆動回路
に対して出力する場合もある。駆動回路1001〜10
04は、ディスプレイパネル1100に印加する駆動信
号を発生するための回路であり、前記マルチプレクサ1
103から入力される画像信号と、前記ディスプレイパ
ネルコントローラ1102より入力される制御信号に基
づいて、行方向及び列方向のそれぞれにおいて、ディス
プレイパネル1100の列及び行方向配線の両側より駆
動信号を入力して画像の表示を行なっている。
【0115】以上、各部の機能を説明したが、図20に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報を表示パネル1100に
表示することが可能である。即ち、テレビジョン放送を
はじめとする各種の画像信号はデコーダ1104におい
て逆変換された後、マルチプレクサ1103において適
宜選択され、駆動回路1001〜1004に入力され
る。一方、ディスプレイコントローラ1102は、表示
する画像信号に応じて駆動回路1001〜1004の動
作を制御するための制御信号を発生する。駆動回路10
01,1002は上記画像信号と制御信号に基づいて表
示パネル1100の列方向の駆動信号を印加し、また駆
動回路1003,1004は行方向の駆動信号を印加す
る。これにより、表示パネル1100において画像が表
示される。これらの一連の動作は、CPU1106によ
り統括的に制御される。
【0116】また、本表示装置においては、前記デコー
ダ1104に内蔵する画像メモリや、画像生成回路11
07およびCPU1106が関与することにより、単に
複数の画像情報の中から全多久したものを表示するだけ
でなく、表示する画像情報に対して、例えば拡大、縮
小、回転、移動、エッジ強調、間引き、補間、色変換、
画像の縦横比変換などをはじめとする画像処理や、合
成、消去、接続、入れ換え、はめ込みなどをはじめとす
る画像編集を行うことも可能である。また、本実施例の
説明では特に触れなかったが、上記画像処理や画像編集
と同様に、音声情報に関しても処理や編集を行なうため
の専用回路を設けても良い。
【0117】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、画像の編集機器、
コンピュータの端末機器、ワードプロセッサをはじめと
する事務用端末機器、ゲーム機などの機能を一台で兼ね
備えることが可能で、産業用あるいは民生用として極め
て応用範囲が広い。しかも、ディスプレイパネルの薄形
化が容易なため、装置の奥行きを小さくすることができ
る。それに加えて、大画面化が容易で輝度が高く視野角
特性にも優れるため、臨場感あふれる画像を視認性良く
表示することが可能である。
【0118】以上説明したように、本実施例の電子源
は、m本の行方向(或はX方向と呼ぶ)配線とn本の列
方向(或はY方向と呼ぶ)の配線とによって、表面伝導
形電子放出素子の対向する1対の素子電極をそれぞれ結
線することで、行列状に、多数個の表面伝導形電子放出
素子を配列した電子源を構成し、X方向とY方向の配線
の両側より適当な駆動信号を与えることで、多数の表面
伝導形電子放出素子を選択し、電子放出量を制御し得る
ことを可能としたものである。
【0119】これにより、グリッド電極の配置にともな
う先に述べた製造上の問題点を解決すると共に、配線抵
抗によって生じる電圧降下の影響を極力抑えた簡易かつ
新規な構成の電子源が提供される。
【0120】また、これら複数の電子源に対向するよう
に設けた蛍光体により、該電子源より放出した電子線に
よって可視画像を形成することにより、例えば表示装置
等の画像形成装置をも提供できる。これにより、上述し
たグリッド電極の製造にともなう製造上の問題点が解決
されると共に、配線抵抗によって生じる電圧降下の影響
を極力抑えた、表示品位の高い、簡易かつ新規な構成の
画像形成装置を提供できる。
【0121】また、表面伝導形電子放出素子の対向する
1対の素子電極、m本の行方向配線とn本の列方向配線
とをそれぞれ結線する結線、m本の行方向配線とn本の
列方向配線の少なくとも一部が構成元素の一部あるいは
全てが同一であること、該表面伝導形電子放出素子が絶
縁性基板上に、あるいは絶縁層上に形成されたことによ
って、製法上の問題点の解決された安価で簡易な構成の
電子源及び画像形成装置が提供できる。
【0122】またさらには、該絶縁層が、m本の行方向
配線とn本の列方向配線の交差部近傍のみにあること、
及び垂直型表面伝導型放出素子の段差形成部が、該絶縁
層の一部あるいはすべてが同一の製法で製造されること
によって、製法が簡略化され、安価でかつ簡易な構成の
電子源及び画像形成装置が提供できる。
【0123】すなわち、本実施例における技術思想は、
m本の行方向配線と、絶縁層を介して積層されたn本の
列方向に複数の表面伝導形電子放出素子を電気的に接続
することで、m×nの行列状の電子源及びそれを用いた
画像形成装置を提供するものであり、さらには前記行方
向配線及び列方向配線の各々の両側(2つの)方向から
電圧印加を可能とすることにより、配線抵抗に起因する
電圧降下によって生じる輝度分布を補正した画像形成装
置を提供することができる。
【0124】以上説明したように本実施例によれば、絶
縁性基板上にm本の行方向配線と絶縁層を介して積層さ
れたn本の列方向配線とによって、少なくとも素子電極
と電子放出部を含む薄膜とで構成される表面伝導形電子
放出素子の相対向する1対の素子電極とをそれぞれ結線
することで、行列状に多数個の表面伝導型放出素子を配
列し、かつ行、列それぞれ一本の結線に対して少なくと
も2つの電圧印加手段を設けたことを特徴とする電子源
とすることで簡易な構成で良好な均一性を有する電子源
が実現できる。
【0125】また、少なくとも蛍光体と電子源で構成さ
れた画像形成装置において、該電子源が絶縁性基板上に
m本の行方向配線と、絶縁層を介して積層されたn本の
列方向配線とによって、少なくとも素子電極と電子放出
部を含む薄膜とで構成される表面伝導形電子放出素子の
対向する一対の素子電極とをそれぞれ結線することで行
列状に、多数個の表面伝導型素子を配列し、かつ、行,
列それぞれ一本の結線に対して少なくとも2つの電圧印
加手段を設けた電子源であることを特徴とする画像形成
装置とすることで簡易な構成であり、かつ、良好な均一
性を有する画像形成装置を実現できる。
【0126】
【発明の効果】以上説明したように本発明によれば、簡
易な構成でかつ容易に、多数素子からなる電子源より任
意の素子を選択して、放出電子量を制御できる電子源を
提供することができる。
【0127】また本発明によれば、配線抵抗による電圧
降下に起因するばらつきを無くして、電子源よりの放出
電子線量をほぼ均一に保ちながら画像を形成できる効果
がある。
【0128】更には、表面伝導形電子放出素子を複数設
置した電子源及び該電子源と対向した位置に画像形成手
段を配置した画像形成装置の製法上の問題点を解決し、
安価で新規な構成の表面伝導形電子放出素子を複数設置
した電子源及び該電子源を用いた画像画像形成装置を提
供できる。
【0129】
【図面の簡単な説明】
【図1】本実施例に関わる平面型表面伝導形電子放出素
子の基本構成図で,(a)は平面図、(b)は断面図で
ある。
【図2】本実施例に関わる表面伝導形電子放出素子の基
本的な製法を説明するための図である。
【図3】本実施例の表面伝導形電子放出素子の通電処理
に用いられる電圧波形を示す図である。
【図4】本実施例の表示パネルのフォーミング回路の構
成を示すブロック図である。
【図5】本実施例の表面伝導形電子放出素子の基本的な
測定装置の構成を示すブロック図である。
【図6】本実施例の表面伝導形電子放出素子の基本的な
特性図である。
【図7】本実施例の垂直型表面伝導形電子放出素子の基
本構成図である。
【図8】本実施例の電子源の構成図である。
【図9】本実施例の電子源を片側駆動する際の状態を示
す概略図である。
【図10】本実施例の画像表示装置に構成を示す概観斜
視図である。
【図11】本実施例の画像表示装置で採用される蛍光膜
の説明図である。
【図12】従来の電子放出素子の接続を説明するための
等価回路図である。
【図13】片側駆動時における素子印加電圧を示す特性
図である。
【図14】本実施例における両側駆動用電子源の概略図
である。
【図15】本発明の実施例1で作製した電子源の平面図
である。
【図16】本発明の実施例1で作製した電子源の製法工
程を説明する図である。
【図17】本発明の実施例で作製した画像形成装置の概
略的斜視図である。
【図18】本発明の実施例2で作製した垂直型電子源の
製法工程を説明する図である。
【図19】従来の表面伝導形電子放出素子の構成を説明
するための図である。
【図20】本実施例の表示パネルを画像表示装置に適用
した具体例を示すブロック図である。
【符号の説明】
1,71,81,141,161 絶縁性基板 2,144 電子放出部形成用薄膜 3 電子放出部 5,6,145,146 素子電極 67 段差形成部 72,142 X方向配線 73,143 Y方向配線 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 162 リアプレート 164 電子放出素子

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上にm本の行方向配線と、前
    記行方向配線と絶縁層を介して積層されたn本の列方向
    配線と、 少なくとも1対の素子電極と電子放出部とを含む薄膜と
    を有する表面伝導形電子放出素子とを有し、 前記表面伝導形電子放出素子の前記1対の素子電極のそ
    れぞれと前記行方向配線と前記列方向配線とを結線し
    て、行列状に複数の前記表面伝導形電子放出素子を配列
    し、かつ前記行及び列方向配線のそれぞれの少なくとも
    両端部に電圧印加用の端子を有することを特徴とする電
    子源。
  2. 【請求項2】 前記複数の表面伝導形電子放出素子は平
    面型の表面伝導形電子放出素子であることを特徴とする
    請求項1に記載の電子源。
  3. 【請求項3】 前記複数の表面伝導形電子放出素子は垂
    直型の表面伝導形電子放出素子であることを特徴とする
    請求項1に記載の電子源。
  4. 【請求項4】 前記表面伝導形電子放出素子の電子放出
    部を含む薄膜は導電性微粒子を含むことを特徴とする請
    求項1に記載の電子源。
  5. 【請求項5】 前記絶縁層が、前記m本の行方向配線と
    前記n本の列方向配線の交差部近傍に存在することを特
    徴とする請求項1に記載の電子源。
  6. 【請求項6】 前記複数の表面伝導形電子放出素子は前
    記絶縁性基板上に形成されていることを特徴とする請求
    項1に記載の電子源。
  7. 【請求項7】 前記表面伝導形電子放出素子は前記絶縁
    層上に形成されていることを特徴とする請求項1に記載
    の電子源。
  8. 【請求項8】 絶縁性基板上にm本の行方向配線と、前
    記行方向配線と絶縁層を介して積層されたn本の列方向
    配線と、少なくとも1対の素子電極と電子放出部とを含
    む薄膜とを有する表面伝導形電子放出素子とを有し、前
    記表面伝導形電子放出素子の前記1対の素子電極のそれ
    ぞれと前記行方向配線と前記列方向配線とを結線して、
    行列状に複数の前記表面伝導形電子放出素子を配列し、
    かつ前記行及び列方向配線のそれぞれの少なくとも両端
    部に電圧印加用の端子を有する電子源と、 前記端子に画像信号に応じた駆動信号を出力する駆動手
    段と、 前記駆動手段により駆動され、前記電子源より出力され
    た電子線に基づいて可視画像を形成する画像形成手段
    と、を有することを特徴とする画像形成装置。
  9. 【請求項9】 前記電子源の表面伝導形電子放出素子は
    平面型の表面伝導形電子放出素子であることを特徴とす
    る請求項8に記載の画像形成装置。
  10. 【請求項10】 前記電子源の表面伝導形電子放出素子
    は垂直型の表面伝導形電子放出素子であることを特徴と
    する請求項8に記載の画像形成装置。
  11. 【請求項11】 前記表面伝送形電子放出素子の電子放
    出部を含む薄膜が導電性微粒子を含むことを特徴とする
    請求項8に記載の画像形成装置。
  12. 【請求項12】 前記絶縁層が、前記m本の行方向配線
    と前記n本の列方向配線の交差部近傍に存在しているこ
    とを特徴とする請求項8に記載の画像形成装置。
  13. 【請求項13】 前記表面伝導形電子放出素子は前記絶
    縁性基板上に形成されていることを特徴とする請求項8
    に記載の画像形成装置。
  14. 【請求項14】 前記表面伝導形電子放出素子は前記絶
    縁層上に形成されていることを特徴とする請求項8に記
    載の画像形成装置。
  15. 【請求項15】 m本の行方向配線及びn本の列方向配
    線のそれぞれの両側の電圧印加用端子から電圧を印加し
    てフォーミングを行う電子源製造方法。
JP11712294A 1994-05-30 1994-05-30 電子源と、その製造方法及び該電子源を用いた画像形成装置 Expired - Fee Related JP3402751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11712294A JP3402751B2 (ja) 1994-05-30 1994-05-30 電子源と、その製造方法及び該電子源を用いた画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11712294A JP3402751B2 (ja) 1994-05-30 1994-05-30 電子源と、その製造方法及び該電子源を用いた画像形成装置

Publications (2)

Publication Number Publication Date
JPH07326311A true JPH07326311A (ja) 1995-12-12
JP3402751B2 JP3402751B2 (ja) 2003-05-06

Family

ID=14703982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11712294A Expired - Fee Related JP3402751B2 (ja) 1994-05-30 1994-05-30 電子源と、その製造方法及び該電子源を用いた画像形成装置

Country Status (1)

Country Link
JP (1) JP3402751B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633270B2 (en) 2000-07-28 2003-10-14 Nec Electronics Corporation Display device
US6787984B2 (en) 2001-08-27 2004-09-07 Canon Kabushiki Kaisha Wiring substrate, manufacturing method therefor, and image display device
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US6943492B2 (en) 2001-07-25 2005-09-13 Canon Kabushiki Kaisha Light weight flat panel image display device
US6988921B2 (en) 2002-07-23 2006-01-24 Canon Kabushiki Kaisha Recycling method and manufacturing method for an image display apparatus
US6992434B2 (en) 2001-09-27 2006-01-31 Canon Kabushiki Kaisha Electron-emitting device having a fissure to increase electron emission efficiency
US7097530B2 (en) 2001-09-07 2006-08-29 Canon Kabushiki Kaisha Electron source substrate and display apparatus using it
US7368866B2 (en) 2002-08-28 2008-05-06 Canon Kabushiki Kaisha Envelope, envelope manufacturing method, image display device, and television display device
US8002602B2 (en) 2008-01-31 2011-08-23 Canon Kabushiki Kaisha Manufacturing method of vacuum airtight container

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633270B2 (en) 2000-07-28 2003-10-14 Nec Electronics Corporation Display device
US6943492B2 (en) 2001-07-25 2005-09-13 Canon Kabushiki Kaisha Light weight flat panel image display device
US6787984B2 (en) 2001-08-27 2004-09-07 Canon Kabushiki Kaisha Wiring substrate, manufacturing method therefor, and image display device
US7264842B2 (en) 2001-08-27 2007-09-04 Canon Kabushiki Kaisha Method of manufacturing a wiring substrate for a display panel
US7097530B2 (en) 2001-09-07 2006-08-29 Canon Kabushiki Kaisha Electron source substrate and display apparatus using it
US6992434B2 (en) 2001-09-27 2006-01-31 Canon Kabushiki Kaisha Electron-emitting device having a fissure to increase electron emission efficiency
US7442406B2 (en) 2001-09-27 2008-10-28 Canon Kabushiki Kaisha Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof
US7211943B2 (en) 2002-01-29 2007-05-01 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US6903504B2 (en) 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US6988921B2 (en) 2002-07-23 2006-01-24 Canon Kabushiki Kaisha Recycling method and manufacturing method for an image display apparatus
US7326095B2 (en) 2002-07-23 2008-02-05 Canon Kabushiki Kaisha Recycling method and manufacturing method for an image display apparatus
US7368866B2 (en) 2002-08-28 2008-05-06 Canon Kabushiki Kaisha Envelope, envelope manufacturing method, image display device, and television display device
US8002602B2 (en) 2008-01-31 2011-08-23 Canon Kabushiki Kaisha Manufacturing method of vacuum airtight container

Also Published As

Publication number Publication date
JP3402751B2 (ja) 2003-05-06

Similar Documents

Publication Publication Date Title
JP3416266B2 (ja) 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置
JP3044435B2 (ja) 電子源及び画像形成装置
US6348761B1 (en) Electron beam apparatus and image-forming apparatus
JP3167072B2 (ja) 画像形成装置
JP3320294B2 (ja) 電子線発生装置、及び、それを用いた画像形成装置
JP3387617B2 (ja) 電子源
JP3402751B2 (ja) 電子源と、その製造方法及び該電子源を用いた画像形成装置
JPH0896700A (ja) 電子源、それを用いた画像形成装置及びこれらの製法
JP3416261B2 (ja) 電子源のフォーミング方法
JP3287699B2 (ja) 電子線装置と画像形成装置
JP3517474B2 (ja) 電子線発生装置及び画像形成装置
JP2854532B2 (ja) 表面伝導型電子放出素子、電子源、画像形成装置、及びこれらの製造方法
JP3320245B2 (ja) 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法
JP2866312B2 (ja) 電子源及びそれを用いた画像形成装置と、それらの製造方法
JP3673667B2 (ja) 電子放出素子、電子源、及び画像形成装置
JP3728271B2 (ja) 電子放出素子及び電子源及び画像形成装置の製造方法
JPH09230818A (ja) 電子発生装置、それを用いた画像形成装置およびそれらの駆動方法、駆動回路
JP3372689B2 (ja) 電子ビーム発生装置および画像表示装置
JPH07320632A (ja) 電子源及びそれを用いた画像形成装置
JPH0927273A (ja) 電子放出素子、電子源、及びこれを用いた画像形成装置とそれらの製造方法
JPH1064406A (ja) 電子放出素子及び画像形成装置
JPH0945222A (ja) 電子放出素子、それを用いた電子源、画像形成装置
JPH09265897A (ja) 電子放出素子、電子源及び画像形成装置
JP2001250472A (ja) 電子源と画像形成装置
JP2002313225A (ja) 電子源のフォーミング方法及び電子源と画像形成装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees