JPH0731696B2

JPH0731696B2 - 論理回路の接続構成方法

Info

Publication number: JPH0731696B2
Application number: JP1320205A
Authority: JP
Inventors: 一夫小林; 春夫若林; 慶明脇村
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1989-12-08
Filing date: 1989-12-08
Publication date: 1995-04-10
Anticipated expiration: 2010-04-10
Also published as: JPH03180975A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、抽象度の高い機能仕様を記述として、階層的
に記述された論理回路の仕様を入力し、論理ゲートレベ
ルの論理回路に展開する場合の論理回路の接続構成方法
に関する。

〔従来の技術〕

従来、ディジタル論理装置の自動設計システムにおい
て、階層的に記述された論理回路の仕様から下位レベル
の論理ゲートを構成要素とする論理回路に展開する場
合、論理回路の接続方法をどのようにするかという点に
ついて、種々の方法が提案されている。このような自動
設計システムについての従来の文献としては、例えば、
A.C.P.arker et al ‘Automated Synthesis of Digital
System'IEEE Desing ＆ Test pp.75〜81 Nov.1984があ
る。

第10図は、従来においけるディジタル論理装置の機能を
３階層の記述で表わした例を示す図である。

図中のｆは、論理装置をあるまとまった働き毎に１つの
単位に分けられたものを接続した記述であって、この単
位を『機能ブロック』と呼ぶ。記述ｆは、これらの機能
ブロックを構成要素として、機能ブロック間の接続を表
わしており、これを『上位の階層の記述』（101）と呼
ぶ。特に、該当する記述より上位の階層が存在しない場
合には、それを『最上位の記述』と呼ぶ。この記述ｆ
は、機能ブロックf₁，f₂（1101）と、それらを接続する
インタフェース信号線、および入力端子ａと、そこから
各機能ブロックに接続される信号線とから構成されてい
る。機能ブロックf₁は、入力端子１と出力端子2,3を持
ち、また機能ブロックf₂は、入力端子4,5,6を持ってい
る。以上が、第10図（その１）の上段の図についての説
明である。

これらの機能ブロックf₁，f₂は、第10図（その１）の下
段、および第10図（その２）の上段の図で示すように、
その機能を詳細化した記述で表わすことができる。これ
らの記述を、『下位の記述』102,103と呼ぶ。図中、機
能ブロックf₁の機能を詳細化した記述102は、論理ゲー
トレベルの論理回路A,B,C（1021）と、入力端子１と、
出力端子2,3と、これらの間を接続する信号線とから構
成されている。同じように、機能ブロックf₂の機能を詳
細化した記述103は、論理ゲートレベルの論理回路D,E
（1031）と、機能ブロックＦ（1032）と、入力端子4,5,
6と、それらの間を接続する信号線とから構成されてい
る。

さらに、機能ブロックＦは、第10図（その２）の下段の
図に示すように、入力端子7,8,9を持ち、この機能ブロ
ックを詳細化した記述104として、論理ゲートレベルの
論理回路G,H（1041）と、入力端子とそれらの間を接続
する信号線とから構成されている。

第11図は、従来の自動設計システムにより作成された論
理回路の接続構成を示す記述の図である。

これは、第10図の機能仕様から展開されたものであり、
論理ゲートレベルの論理回路Ａ〜Ｈ（1110）と、入力端
子ａと、それらの間を接続する信号線とから構成されて
いる。すなわち、論理回路A,B,Cは第10図の下位の記述1
02を転写したものであり、論理回路D,Eは第10図の下位
の記述103を転写したものであり、論理回路G,Hは第10図
（その２）の下段の記述104を転写したものである。

第12図は、従来のディジタル論理装置の自動設計システ
ムのハードウェア構成図である。

この自動設計システムは、第10図に示すような階層的に
記述された論理回路の仕様から、第11図に示すような下
位レベルの論理ゲートを構成要素とする論理回路に展開
する。

機能記述格納ファイル123は、第10図に示すような階層
的に記述された論理回路の機能仕様を格納するファイル
であって、CPU120はここから順次、論理回路の機能仕様
を取り出して、プログラム処理を実行する。また、論理
回路記述格納ファイル124は、CPU120の処理により機能
仕様から展開した下位レベルの論理ゲートで構成される
論理回路の記述を格納する。主記憶装置121には、CPU12
0の処理に必要なプログラム、例えば機能記述格納ファ
イル123に格納する機能仕様の記述を記述入力部122から
読み込み、その機能仕様から展開された論理回路の記述
を論理回路記述格納ファイル124に格納するための読み
書きプログラム1211、およびその機能仕様から論理回路
に展開するための論理展開処理プログラム1212等が記憶
されている。

第13図は、従来の論理展開処理の手順を示すフローチャ
ートである。

このフローは、第12図に示す自動設計システムの論理展
開処理プログラム1212により行われる。

先ず、機能記述格納ファイル123に格納されている機能
記述から、最上位の記述を取り出す（ステップ130）。
次に、取り出された記述中に機能ブロックが１つ以上属
しているか否かを判定する（ステップ131）。次に、機
能ブロックが属していたときには、該当する機能ブロッ
クの詳細な機能仕様を表わす下位の記述を１つ取り出
し、ステップ131に戻る（ステップ132）。また、その最
上位の記述の中に、機能ブロックが１つも属していない
ときには、該当する階層が最上位か否かを判定し（ステ
ップ133）、最上位であれば、処理の必要がないため、
処理を終了する。また、最上位でなければ、１つ上位の
階層に戻り、その階層の記述において、該当する機能ブ
ロックを詳細化された記述で置き換える（ステップ13
4）。すなわち、最上位の階層から順次、下位の詳細な
論理回路の構成に展開する手順を、実行している。

〔発明が解決しようとする課題〕

このように、従来の論理回路の接続構成方法では、機能
ブロックをその詳細化した論理回路と置き換えているだ
けであるため、機能ブロック間のインタフェース信号線
は、上位の階層の記述時から全て記述する必要があっ
た。

そのため、上位の階層の記述を行う時点から、下位の詳
細な回路構成まで検討しておく必要があり、その結果、
詳細な論理回路レベルで設計誤りがあって、それを修正
する必要が生じたときには、上位の階層の記述にまで遡
及して修正する必要があった。

本発明の目的は、このような従来の課題を解決し、該当
する機能仕様から下位レベルの論理ゲートを構成要素と
する論理回路に展開する場合に、上位の階層の記述を行
う時点では、下位の詳細な回路構成時に必要な信号線を
省略することができ、また詳細な論理回路レベルで設計
誤りがあって、それを修正する必要が生じたときでも、
下位の階層だけを修正するだけで、論理ゲートレベルの
論理回路を自動作成することができる論理回路の接続構
成方法を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明による論理回路の接続
構成方法は、ディジタル論理装置の機能仕様を、階層的
に構成された機能ブロックあるいは論理回路の接続とし
て表わし、該機能ブロックから階層を展開して順次、下
位レベルの論理回路を作成するための自動設計システム
による論理回路の接続構成方法において、全階層に共通
して参照可能な第１の信号と、特定の階層以下で参照可
能な第２の信号とを組み合わせて、機能ブロック間ある
いは論理回路間の接続を記述し、同時に該機能ブロック
の詳細な構成である下位の階層を表す仕様に対して、該
階層以下で使用可能な上記第２の信号のキーワードを記
述し、上記機能ブロック間の接続を含む機能仕様の記述
から、上記第１の信号を全階層にわたり探索して、共通
名称を持つ該第１の信号どうしを接続し、同時に上記第
２の信号のキーワードが記述された階層以下の階層を探
索して、共通名称を持つ上記第２の信号どうしを接続し
て、上記機能ブロックの階層を論理ゲートレベルに展開
し、ディジタル論理装置の論理回路を構成することを特
徴としている。

〔作用〕

本発明においては、論理ゲートレベルより記述の抽象度
の高い機能仕様の記述として、階層的に記述された論理
回路の仕様を入力するディジタル論理装置の自動設計シ
ステムにおいて、全階層に共通して参照可能である第１
の信号（以下、グローバル信号と呼ぶ）および特定の階
層以下で参照可能である第２の信号（以下、セミグロー
バル信号と呼ぶ）を組み合わせて機能ブロック間および
論理回路間の接続を記述し、同時に下位の階層でセミグ
ローバル信号のキーワードを記述し、機能ブロック間の
接続を含む機能仕様の記述から、グローバル信号を全階
層にわたって探索し、共通名称を持つグローバル信号ど
うしを接続し、同時にセミグローバル信号のキーワード
が記述された階層以下の階層を探索して、共通名称を持
つセミグローバル信号どうしを接続して、機能ブロック
の階層を論理ゲートレベルに展開し、ディジタル論理装
置の論理回路を構成する。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示す機能仕様の記述の図
である。

ここでは、ディジタル論理装置の機能を、３階層の記述
で表わしている。

第１図（その１）の上段の図は上位の階層の記述11であ
り、下段と第１図（その２）の上段はそれぞれ機能ブロ
ックを詳細化した下位の記述12,13であり、下段はさら
に上段の図における機能ブロックを詳細化した下位の記
述14である。

図中、ｆは最上位の記述であって、機能ブロックf₁，f₂
（111）と、入力端子ａと、それに接続されるグローバ
ル信号線＃S1とから構成されている。第10図に示す従来
の最上位の記述と比較すれば明からなように、第１図で
は、下位の記述で必要な信号線を直接に記述せずに、単
に接続を表わすグローバル信号線を記述している点が異
なっている。

機能ブロックf₁，f₂は、下位の記述12,13で示すよう
に、さらに詳細化されて示される。機能ブロックf₁の機
能を詳細化した記述12は、論理ゲートレベルの論理回路
A,B,C（121）と、入力側のグローバル信号線＃S1と、出
力側のグローバル信号線＃S2,＃S3と、それらの間を接
続する信号線とから構成される。すなわち、下位の記述
12,13では、直接、信号線が記載される。

同じようにして、機能ブロックf₂の機能を詳細化した記
述13は、機能ブロックＦ（132）と、論理ゲートレベル
の論理回路D,E（131）と、入力側のグローバル信号線＃
S2,＃S3と、出力側のセミグローバル信号線ｘ＃S7,x＃S
8と、それらの間を接続する信号線と、セミグローバル
信号が機能ブロックf₂を詳細化した記述以下の階層で有
効であることを表わすキーワードｘとから構成される。

さらに、機能ブロックＦ（132）を詳細化した記述14
は、論理ゲートレベルの論理回路G,H（141）と、入力端
子とそれら論理回路を接続する信号線と、入力側のグロ
ーバル信号線＃S1と、セミグローバル信号線ｘ＃S7,x＃
S8とから構成される。

このように、本発明においては、機能仕様を階層的に構
成される機能ブロックあるいは論理回路の接続として表
わす場合に、グローバル信号とセミグローバル信号を組
み合わせて機能ブロック間の接続を記述する。また、下
位の階層では、セミグローバル信号のキーワードを記述
する。

第２図は、本発明の一実施例を示すディジタル論理装置
の自動設計システムのハードウェア構成図である。

第２図の自動設計システムは、第１図に示すような階層
的に記述された論理回路の仕様から、第11図に示すよう
な下位レベルの論理ゲートを構成要素とする論理回路に
展開する。

21はCPU、22は主記憶装置、23は記述入力部、24は機能
記述格納ファイル、25は論理回路記述格納ファイル、26
は一時記憶ファイルである。

機能記述格納ファイル24は、第１図に示すような階層的
に記述された論理回路の機能仕様を格納するファイルで
あり、また論理回路記述格納ファイル25は、機能仕様か
ら展開した下位レベルの論理ゲートで構成される論理回
路の記述を格納するファイルである。また、主記憶装置
22には、CPU21の処理に必要なプログラム、例えば、機
能記述格納ファイル24に格納する機能仕様の記述を記述
入力部23から読み込み、その機能仕様から展開された論
理回路の記述を論理回路記述格納ファイル25に格納する
ための読み書きプログラム221と、その機能仕様から論
理ゲートレベルの論理回路に展開する処理を行うための
論理接続展開処理プログラム222等が記憶されている。
また、一時記憶ファイル26には、論理接続展開処理プロ
グラム222の処理過程の情報を、一時的に格納するため
のファイルである。

第３図は、第２図における論理接続展開処理プログラム
の機能ブロック図である。

主記憶装置22に格納されている論理接続展開処理プログ
ラムは、第３図に示すように、与えられた機能仕様を基
にして、階層間のグローバル信号線とセミグローバル信
号線の接続関係を表わす接続テーブルを作成する接続テ
ーブル作成部31と、その接続テーブルを参照して、第１
図に示すような機能仕様の機能ブロック間の接続を補完
して、第11図に示すような従来の機能仕様を作成するブ
ロック間接続部32と、従来の手順と同じようにして論理
ゲートレベルの論理回路の接続に展開する論理展開処理
部33と、これら３つの処理部31,32,33の実行を制御する
実行制御部34とから構成される。

第４図は、第３図における実行制御部の処理手順を示す
フローチャートであり、第５図は、本発明における接続
テーブルのデータ構造図である。

先ず、接続テーブル作成部31は、与えられた機能仕様を
基にして、第５図（Ａ）に示すデータ構造により、階層
間のグローバル信号線とセミグローバル信号線の接続関
係を表わす接続テーブルを作成して、一時記憶ファイル
26に格納する（ステップ40）。次に、ブロック間接続部
32は、接続テーブル作成部31が作成した接続テーブルを
参照して、第１図に示す機能仕様の機能ブロック間の接
続を補完して、第10図に示すような機能仕様を作成し、
一時記憶ファイル26に格納する（ステップ41）。次に、
論理展開処理部33は、従来の手順と同じように、論理ゲ
ートレベルの論理回路の接続に展開し、論理回路記述格
納ファイル25に格納する（ステップ42）。

第５図（Ａ）のデータ構造で示すように、第１図に示す
f,f₁，f₂,F等の機能仕様の１つの記述毎に、グローバル
信号とセミグローバル信号を配列したデータが記述され
る。すなわち、このデータ構造は、該当する記述を指定
する『記述名』51と、もし該当する記述にセミグローバ
ル信号のキーワードが記述されているときには、そのこ
とを指定する『セミグローバル信号のキーワード』52
と、該当する記述中に記述されている全てのグローバル
信号とセミグローバル信号を指定する『接続信号Ｉ』53
〜『接続信号Ｎ』54（ただし、Ｎの値は、該当する信号
線数を表わしている）と、該当する記述中の全ての機能
ブロックを指定する『下位の記述名１』55〜『下位の記
述名Ｍ』56（ただし、Ｍの値は、当該する機能ブロック
数を表わしている）とから構成される。

第５図（Ｂ）は、各記述毎に作成される階層関係および
グローバル信号、セミグローバル信号を表わす図であ
る。

第５図（Ｂ）中の○印は、第５図（Ａ）に示すデータ構
造を示している。すなわち、（Ｂ）は、各記述毎に作成
される（Ａ）の全てを表わしており、矢印とその横の記
述により、元の機能仕様の記述間の階層関係とグローバ
ル信号とセミグローバル信号とを表わしている。○印の
内部の名称は、上記の『記述名』51に該当する。ただし
“f₂/x"のうちの“/x"は該当する記述にセミグローバル
信号のキーワードｘが、指定されていることを表わして
いる。また、円の右側の“→”を含む名称は、上記の
『接続信号』53,54に該当する。“→”の左辺が接続
元、右辺が接続先を指定する。一方、円から出ている矢
印付きの実線は、上記の『下位の記述名』55,56に該当
する円を指定し、矢印の方向が下位であることを表わし
ている。

第６図は、第４図における接続テーブル作成処理の詳細
フローチャートである。

接続テーブル作成部31の処理手順の詳細は、第６図に示
すように、先ず、機能記述格納ファイル24に格納されて
いる機能記述から、最上位の記述を取り出す（ステップ
600）。次に、該当する記述中のグローバル信号とセミ
グローバル信号と機能ブロックを基にして、１つの接続
テーブルを作成する（ステップ601）。次に、該当する
記述中の機能ブロックのうち、下位の記述に対して接続
テーブルが作成されているか否かを判定する（ステップ
602）。その結果、未処理の下位の記述があれば、該当
する機能ブロックの詳細な機能仕様を表わす下位の記能
を１つ取り出して、ステップ601に戻る（ステップ60
3）。また、未処理のものがなければ、該当する記述が
最上位の階層か否かを判定する（ステップ604）。その
結果、最上位であれば、全ての接続テーブルを一時記憶
ファイル26に格納して、処理を終了する（ステップ60
5）。また、最上位でないときには、１つ上位の階層に
戻り、ステップ601に戻る（ステップ606）。

第７図は、第４図における機能ブロック間の接続補完処
理の詳細動作フローチャートである。

また、第９図は、接続端子テーブルのデータ構造図であ
る。

ブロック間接続部32は、機能仕様の機能ブロック間の接
続を補完して、第10図に示すような機能仕様を作成し、
それを一時記憶ファイル26に格納する。

先ず、一時記憶ファイル26に格納されている接続テーブ
ルを基にして、同一名称が接続先と接続元とに指定され
ている接続信号（例えば、第５図（Ｂ）のａ→＃S1と＃
S1→Ｃにおける＃S1に相当する）を検出し、第９図に示
すようなデータ構造の接続端子テーブルを作成する（ス
テップ700）。この接続端子テーブルは、接続元の端子
名（例えば、第５図（Ｂ）のａ→＃S1におけるａに相当
する）と、それが属する記述の記述名との対を表わす１
以上の『接続元端子名』91と、該当する接続元からの信
号が接続される先（例えば、第５図（Ｂ）の＃S1→Ｃに
おけるＣに相当する）と、それが属する記述の記述名と
の対を表わす１以上の『接続先端子名』92,93とから構
成される。

次に、機能仕様格納ファイル24に格納されている機能仕
様の記述から、最上位の記述を取り出す（ステップ70
1）。次に、該当する記述中のグローバル信号、セミグ
ローバル信号に対して、接続端子テーブルを基に次の
〜の処理により機能ブロックに入出力端子を追加する
とともに、入出力端子、機能ブロックおよび論理回路間
を接続する（ステップ702）。

接続元端子名で指定される入力端子と接続先端子名で
指定される出力端子が該当する記述に属する場合には、
該当するグローバル信号線ないしセミグローバル信号線
を削除して、その替りに接続元と接続先の入・出力端子
どうしを信号線で接続する。

接続元端子名で指定される入力端子と接続先端子名で
指定される機能ブロック（下位の記述の記述名）が該当
する記述に属する場合には、該当する機能ブロックに入
力端子を１つ追加し、該当するグローバル信号線ないし
セミグローバル信号線を削除して、その替りに接続元と
接続先の入力端子どうしを信号線で接続する。さらに、
該当の機能ブロックを詳細化した下位の記述において、
入力端子を追加して、それを該当するグローバル信号な
いしセミグローバル信号と置換する。

接続元端子名で指定される機能ブロック（下位の記述
の記述名）と接続先端子名で指定される出力端子が該当
する記述に属する場合には、該当する機能ブロックに出
力端子を１つ追加し、該当するグローバル信号線ないし
セミグローバル信号線を削除して、その替りに接続元と
接続先の出力端子どうしを信号線で接続する。さらに、
該当する機能ブロックを詳細化した下位の記述におい
て、出力端子を追加して、それを該当するグローバル信
号ないしセミグローバル信号と置換する。

接続元端子名で指定される機能ブロック（下位の記述
の記述名）を接続先端子名で指定される機能ブロック
（下位の記述の記述名）が該当する記述に属する場合に
は、接続元の機能ブロックに出力端子を１つ追加し、接
続先の機能ブロックに入力端子を１つ追加し、接続元の
出力端子と接続先の入力端子を信号線で接続する。さら
に、接続元の機能ブロックを詳細化した下位の記述にお
いて、出力端子を追加して、それを該当するグローバル
信号ないしセミグローバル信号と置換する。接続先の機
能ブロックを詳細化した下位の記述において、入力端子
を追加して、それを該当するグローバル信号ないしセミ
グローバル信号と置換する。

第７図に戻り、次に、該当する記述中の機能ブロックの
うち、下位の記述に対してグローバル信号ないしセミグ
ローバル信号の置換が処理済みか否かを判定する（ステ
ップ703）。判定の結果、未処理の下位の記述があれ
ば、該当する機能ブロックの詳細な機能仕様を表わす下
位の記述を１つ取り出して、ステップ702に戻る（ステ
ップ704）。また、未処理のものがなければ、該当する
記述が最上位の階層か否かを判定する（ステップ70
5）。最上位であれば、グローバル信号ないしセミグロ
ーバル信号が置換された全ての機能仕様の記述を、一時
記憶ファイル26に格納して処理を終了する（ステップ70
6）。また、最上位でなければ、１つ上位の階層に戻
り、ステップ703に戻る（ステップ707）。

以上が、論理接続展開処理プログラム222における接続
テーブル作成部31とブロック間接続部32の動作説明であ
る。

もう１つの構成モジュールである論理展開処理部33は、
従来の手順と同じであって（ただし、元になる機能仕様
の記述は、一時記憶ファイル26から取り出される）、論
理ゲートレベルの論理回路の接続に展開して、第２図に
示す論理回路記述格納ファイル25に格納する（第４図の
ステップ42）。

なお、以上の実施例では、ブロック間接続部32によりグ
ローバル信号ないしセミグローバル信号が置換した後、
論理展開処理部33により従来の手順と同じようにして、
論理ゲートレベルの論理回路の接続に展開しているが、
論理展開処理部33は、接続テーブル作成部31から得た接
続テーブルを参照して、直接、機能仕様の記述を論理ゲ
ートレベルの論理回路の接続に展開することができる。
これによっても、目的の論理回路を構成できることは勿
論である。

第８図は、本発明における直接論理展開処理部の処理手
順を示すフローチャートであって、上述のように、論理
展開処理部が接続テーブルを参照して直接、機能仕様の
記能を論理ゲートレベルの論理回路の接続に展開する場
合の動作が示される。

先ず、一時記憶ファイル26に格納されている接続テーブ
ルを基に、同一名称が接続先と接続元とに指定されてい
る接続信号（例えば、第５図（Ｂ）のａ→＃S1と＃S1→
Ｃにおける＃S1に相当する）を検出し、第９図に示すデ
ータ構造の接続端子テーブルを作成する（ステップ80
0）。次に、機能記述格納ファイル24に格納されている
機能記述から、最上位の記述を取り出す（ステップ80
1）。次に、取り出された記述中に機能ブロックが１つ
以上属しているか否かを判定する（ステップ802）。そ
の結果、機能ブロックが属していたならば、該当する機
能ブロックの詳細な機能仕様を表わす下位の記述を１つ
取り出し、ステップ802に戻る（ステップ803）。また、
機能ブロックが１つも属していなければ、該当する階層
が最上位か否かを判定し（ステップ804）、最上位でな
ければ、１つ上位の階層に戻り、その階層の記述におい
て、該当する機能ブロックを詳細化した記述で置き換え
て、ステップ802に戻る（ステップ805）。また、最上位
であれば、該当する記述中のグローバル信号、セミグロ
ーバル信号に対して、接続端子テーブルを基に次の〜
の処理により、入・出力端子と論理回路間を接続する
（ステップ806）。そして、論理ゲートレベルの論理回
路の接続に展開された記述を、第２図に示す論理回路記
述格納ファイル25に格納する（ステップ807）。

ステップ806の処理は、下記の通りである。

接続元端子名で指定される入力端子と接続先端子名
で指定される出力端子が該当する記述に属する場合に
は、該当するグローバル信号線ないしセミグローバル信
号線を削除して、その替りに接続元と接続先の入・出力
端子どうしを信号線で接続する。

接続元端子名で指定される入力端子と接続先端子名
で指定される論理回路が該当する記述に属する場合に
は、該当するグローバル信号線ないしセミグローバル信
号を削除して、その替りに接続元と接続先の入力端子ど
うしを信号線で接続する。

接続元端子名で指定される論理回路と接続先端子名
で指定される出力端子が該当する記述に属する場合に
は、該当するグローバル信号線ないしセミグローバル信
号線を削除して、その替りに接続元と接続先の出力端子
どうしを信号線で接続する。

接続元端子名で指定される論理回路と接続先端子名
で指定される論理回路が該当する記述に属する場合に
は、接続元の出力端子と接続先の入力端子を信号線で接
続する。

このように、本発明において、グローバル信号とセミグ
ローバル信号とを組み合わせて機能ブロック間の接続を
記述しており、これと同時に機能ブロックの詳細な構成
を表わす下位の階層で、その階層以下で使用可能なセミ
グローバル信号のキーワードを記述し、機能ブロック間
の接続を含む機能仕様の記述から、グローバル信号を全
階層にわたり探索して、共通名称を持つグローバル信号
どうしを接続している。これと同時に、セミグローバル
信号のキーワードが記述された階層以下の階層を探索し
て、共通名称を持つセミグローバル信号どうしを接続し
て、機能ブロックの階層を論理ゲートレベルに展開し、
ディジタル論理装置の論理回路を構成している。

〔発明の効果〕

以上説明したように、本発明によれば、上位の階層の記
述を行う時点では、下位の詳細な回路構成時に必要な信
号線を省略することができ、さらに詳細な論理回路レベ
ルで設計誤りがあって、それを修正する必要があるとき
にも、下位の階層に閉じて修正するので、論理ゲートレ
ベルの論理回路を自動的に作成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す機能仕様の記述を示す
図、第２図は本発明の一実施例を示すディジタル論理装
置の自動設計システムのブロック図、第３図は第２図に
おける論理接続展開処理プログラムの機能ブロック図、
第４図は第２図の論理接続展開処理プログラムの実行制
御部の動作フローチャート、第５図は本発明の論理接続
展開処理プログラムが作成する接続テーブルのデータ構
造図、第６図は本発明の論理接続展開処理プログラムの
接続テーブル作成部の動作フローチャート、第７図は本
発明の論理接続展開処理プログラムのブロック間接続部
のフローチャート、第８図は本発明の他の実施例を示す
直接論理展開処理部の動作フローチャート、第９図は本
発明の論理接続展開処理プログラムが作成する接続端子
テーブルのデータ構造図、第10図は従来におけるディジ
タル論理装置の機能を３階層の記述で表わした記述例の
図、第11図は第10図の機能仕様から展開される論理ゲー
トレベルの論理回路の構成図、第12図は従来のディジタ
ル論理装置の自動設計システムの構成図、第13図は従来
の自動設計システムの論理接続展開処理プログラムの動
作フローチャートである。 11:上位の階層の記述、12,13,14:機能ブロックを詳細化
した下位の記述、21:CPU、22:主記憶装置、23:記述入力
部、24:機能仕様格納ファイル、25:論理回路記述格納フ
ァイル、26:一時記憶ファイル、221:読み書きプログラ
ム、222:論理接続展開処理プログラム、31:接続テーブ
ル作成部、32:ブロック間接続部、33:論理展開処理部、
34:実行制御部、51:記述名、52:セミグローバル信号の
キーワード、53,54:接続信号、55,56:下位の記述名、9
1:接続元端子名、92,93:接続先端子名。

Claims

【特許請求の範囲】

【請求項１】ディジタル論理装置の機能仕様を、階層的
に構成された機能ブロックあるいは論理回路の接続とし
て表わし、該機能ブロックから階層を展開して順次、下
位レベルの論理回路を作成するための自動設計システム
による論理回路の接続構成方法において、全階層に共通して参照可能な第１の信号と、特定の階層
以下で参照可能な第２の信号とを組み合わせて、機能ブ
ロック間あるいは論理回路間の接続を記述し、同時に該機能ブロックの詳細な構成である下位の階層を
表す仕様に対して、該階層以下で使用可能な上記第２の
信号のキーワードを記述し、上記機能ブロック間の接続を含む機能仕様の記述から、
上記第１の信号を全階層にわたり探索して、共通名称を
持つ該第１の信号どうしを接続し、同時に上記第２の信号のキーワードが記述された階層以
下の階層を探索して、共通名称を持つ上記第２の信号ど
うしを接続して、上記機能ブロックの階層を論理ゲートレベルに展開し、ディジタル論理装置の論理回路を構成することを特徴と
する論理回路の接続構成方法。