JPH07315984A - Vertical liquid phase epitaxy and device therefor - Google Patents

Vertical liquid phase epitaxy and device therefor

Info

Publication number
JPH07315984A
JPH07315984A JP13489094A JP13489094A JPH07315984A JP H07315984 A JPH07315984 A JP H07315984A JP 13489094 A JP13489094 A JP 13489094A JP 13489094 A JP13489094 A JP 13489094A JP H07315984 A JPH07315984 A JP H07315984A
Authority
JP
Japan
Prior art keywords
melt
epitaxial growth
substrate
reservoir
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13489094A
Other languages
Japanese (ja)
Inventor
Atsushi Yoshinaga
敦 吉永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP13489094A priority Critical patent/JPH07315984A/en
Publication of JPH07315984A publication Critical patent/JPH07315984A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

PURPOSE:To provide vertical liq. phase epitaxy and device therefor capable of conducting uniform epitaxial growth on the surfaces of plural semiconductor substrates especially from a single melt, capable of growing a good-quality crystal and excellent in mass-productivity. CONSTITUTION:Plural semiconductor substrates 2 are horizontally laminated at specified intervals and supported, the substrates 2 are dipped in a melt reservoir 11 set at the lower part, pulled up and separated from the reservoir 11, only the melt 8 necessary for epitaxial growth is held on the respective substrates, and epitaxial growth is conducted outside the reservoir 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば光半導体素子な
どの製造に利用される縦型液相エピタキシャル成長方法
及び装置に関するものであり、特に単一メルトを使用し
て複数の半導体基板の表面に均一なエピタキシャル成長
をさせることができ、良質の結晶成長が得られ、極めて
量産性が高いものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical liquid phase epitaxial growth method and apparatus used in the manufacture of, for example, optical semiconductor elements, and more particularly to a method for forming a single melt on the surfaces of a plurality of semiconductor substrates. Uniform epitaxial growth can be achieved, high-quality crystal growth can be obtained, and mass productivity is extremely high.

【0002】[0002]

【従来の技術】現在、液相エピタキシャル法(以下、L
PE法という)に用いられているエピタキシャル装置の
特質を概観する。エピタキシャル装置は大別すると、横
型法と縦型法とに分けられる。
2. Description of the Related Art Currently, a liquid phase epitaxial method (hereinafter referred to as L
An overview of the characteristics of the epitaxial device used in the PE method). The epitaxial devices are roughly classified into a horizontal type method and a vertical type method.

【0003】横型法は、現在ではスライドボート法が主
流である。このスライドボート法におけるエピタキシャ
ル成長前のメルト溶解工程では、半導体基板はメルトと
空間的に離れた位置で保持されており、メルト溶解終了
後、治具を摺動させて基板をメルトの底部に臨ませた状
態でエピタキシャル成長を開始させる。スライドボート
法により多数枚の基板を1バッチでエピタキシャル成長
する場合、1枚の基板ごとにメルトを調製しなくてはな
らないので、秤量時間が基板枚数に比例して長くなり、
量産性が低下する。このスライドボート法において固相
ドープ法を採用する場合は、メルトと基板の組合せ(セ
ット)を一列に複数配置させたり、さらにこれを縦方向
に積層して量産性を稼ぐ方法が考えられるが、このよう
な手法を採ると摺動部の接触面積が増加して摺動が困難
になるので1バッチ当たりの基板投入枚数はあまり増や
せない。また、このように治具の挙動に摺動を伴うエピ
タキシャル装置は、製造量産性が低い。さらに、スライ
ドボート法において気相ドープ法を採用する場合、メル
トと雰囲気ガスの接触を図るためにメルト上部に開口部
を設けなくてはならないので、固相ドープ法を採用した
場合のようにメルトと基板の組合せを縦方向に積層する
ことは困難となり、1バッチ当たりの基板投入枚数は固
相ドープ法を採用した場合よりも少なくなる。
As the horizontal method, the slide boat method is mainly used at present. In the melt-melting step before epitaxial growth in the slide boat method, the semiconductor substrate is held at a position spatially separated from the melt, and after the melt-melting is completed, the jig is slid to expose the substrate to the bottom of the melt. The epitaxial growth is started in this state. When a large number of substrates are epitaxially grown in one batch by the slide boat method, the melt must be prepared for each substrate, so the weighing time becomes longer in proportion to the number of substrates.
Mass productivity decreases. When adopting the solid phase dope method in this slide boat method, a method of arranging a plurality of combinations (sets) of the melt and the substrate in a row or further stacking them in the vertical direction to increase the mass productivity is conceivable. If such a method is adopted, the contact area of the sliding portion increases and sliding becomes difficult, so the number of substrates to be loaded per batch cannot be increased so much. In addition, such an epitaxial device in which the behavior of the jig is slid is low in manufacturing mass productivity. Furthermore, when adopting the vapor phase dope method in the slide boat method, it is necessary to provide an opening in the upper part of the melt in order to achieve contact between the melt and the atmospheric gas, and therefore, as in the case of adopting the solid phase dope method. It is difficult to stack the combination of the substrate and the substrate in the vertical direction, and the number of substrates to be loaded per batch is smaller than that in the case where the solid phase doping method is adopted.

【0004】縦型法には、基板を水平に保持してメルト
中に浸漬させる方法と、基板を垂直に保持してメルト中
に浸漬させる方法とがある。縦型法においては、1バッ
チに投入できる基板枚数は横型法に比べて多くすること
ができる。水平基板の例としては例えば特開平5−71
558号公報があり、垂直基板の例としては例えば特公
昭54−38600号公報がある。しかし、何れの場合
もメルトの比表面積(表面積/体積)が、個々の基板と
メルトの組合せが独立している横型法よりも小さいの
で、気相ドープ法を採用する場合、ドーパントのメルト
への取り込み効率やメルト中での均一性が悪化する。ま
た、縦型法では、メルト溜に基板を浸漬するので、エピ
タキシャル成長に寄与しない過剰メルト量が横型スライ
ドボート法よりも多く、メルト溜壁面と接しているメル
トの量も多い。このため、メルト溜壁面に析出する溶質
の量がエピタキシャル層の総量(全投入基板上のエピタ
キシャル量の合計)に対して無視できない量になり、こ
のメルト溜壁面への溶質の析出がエピタキシャル成長と
競合するので、ドーパント濃度、メルトバック量、層厚
等の微妙な調整が横型法よりも困難になる。
The vertical method includes a method of holding the substrate horizontally and immersing it in the melt, and a method of holding the substrate vertically and immersing it in the melt. In the vertical method, the number of substrates that can be put into one batch can be increased as compared with the horizontal method. An example of a horizontal substrate is, for example, Japanese Patent Laid-Open No. 5-71
558 and Japanese Patent Publication No. 54-38600 as an example of a vertical substrate. However, in each case, the specific surface area (surface area / volume) of the melt is smaller than that of the horizontal method in which the combination of the individual substrate and the melt is independent. Uptake efficiency and uniformity in the melt deteriorate. Further, in the vertical method, since the substrate is immersed in the melt reservoir, the amount of excess melt that does not contribute to epitaxial growth is greater than in the horizontal slide boat method, and the amount of melt in contact with the melt reservoir wall surface is also greater. For this reason, the amount of solute deposited on the melt reservoir wall surface becomes a non-negligible amount with respect to the total amount of the epitaxial layer (total epitaxial amount on all input substrates), and the solute deposition on the melt reservoir wall surface competes with the epitaxial growth. Therefore, delicate adjustment of the dopant concentration, meltback amount, layer thickness and the like becomes more difficult than in the horizontal method.

【0005】一方、LPE法における不純物ドープ法に
は、予めメルトに不純物を混合しておく固相ドープ法
と、ガス或いは固体を加熱して発生する蒸気をメルトと
接触させて不純物をドープする気相ドープ法とがある。
LPE法でpn接合を形成する場合、気相ドープ法では
p型とn型のドーパントを独立して供給できるので、メ
ルトは単一でも良い。この場合、第1層目のドーパント
はメルト中に固相ドープしておいてもよい。また、固相
ドープ法では、原理的にはp型とn型のメルトを別々に
用意してエピタキシャル成長中に基板を第1のメルトか
ら第2のメルトに漬け換えることによってpn接合を形
成するので、2バッチ以上のメルトが必要になるが、砒
化ガリウム(或いは砒化ガリウム・アルミニウム)にシ
リコンをドープする場合には、両性不純物であるSiの
電導型がエピタキシャル成長温度によって反転するの
で、例外的に単一メルトでpn接合を形成できることが
知られている。
On the other hand, the impurity doping method in the LPE method includes a solid-phase doping method in which impurities are mixed in advance with a melt, and a vapor in which vapor generated by heating gas or solid is brought into contact with the melt to dope impurities. There is a phase doping method.
When forming a pn junction by the LPE method, p-type and n-type dopants can be independently supplied by the vapor phase doping method, so that the melt may be single. In this case, the dopant for the first layer may be solid-phase-doped in the melt. In the solid phase doping method, p-type and n-type melts are prepared separately, and the pn junction is formed by dipping the substrate from the first melt to the second melt during epitaxial growth. More than two batches of melt are required. However, when gallium arsenide (or gallium arsenide.aluminum) is doped with silicon, the conductivity type of Si, which is an amphoteric impurity, is inverted due to the epitaxial growth temperature, so it is exceptional. It is known that one melt can form a pn junction.

【0006】[0006]

【発明が解決しようとする課題】したがって、一度に処
理できる基板の枚数を増やし、且つ基板表面にのみ必要
なエピタキシャル成長メルトを載置することができ、必
要に応じて不純物を均一にドープすることができるよう
なLPE法の改良が求められていた。
Therefore, the number of substrates that can be processed at one time can be increased, and the required epitaxial growth melt can be placed only on the surface of the substrate, so that impurities can be uniformly doped. There has been a demand for improvement of the LPE method so as to be possible.

【0007】[0007]

【課題を解決するための手段】本発明は上記に鑑み提案
されたもので、複数の半導体基板を水平に且つ所定の間
隔で積層させて支持し、上記半導体基板を下方に設置し
たメルト溜へ浸漬した後、メルト溜から引揚げ分離し、
各半導体基板上にエピタキシャル成長に必要なメルトの
みを保持させ、メルト溜外部においてエピタキシャル成
長をさせ、必要に応じて成長過程で系内にドーパントガ
スを導入して気相ドープすることを特徴とする縦型液相
エピタキシャル成長方法に関するものである。
SUMMARY OF THE INVENTION The present invention has been proposed in view of the above, and supports a plurality of semiconductor substrates horizontally and stacked at a predetermined interval and supports the semiconductor substrates on a melt reservoir installed below. After soaking, lift off from the melt reservoir,
Vertical type, characterized in that only the melt necessary for epitaxial growth is held on each semiconductor substrate, epitaxial growth is performed outside the melt reservoir, and if necessary, a dopant gas is introduced into the system during the growth process for vapor phase doping. The present invention relates to a liquid phase epitaxial growth method.

【0008】また、本発明は上記縦型液相エピタキシャ
ル成長方法を実施する装置をも提案するものであり、半
導体基板を水平に支持する支持板を所定の微小な間隔で
多数段積層してなる基板カセットと、該基板カセットを
上下動させる駆動機構と、上記基板カセットを浸漬させ
るメルト溜とを備える縦型液相エピタキシャル成長装置
であり、半導体基板を支持板に支持させて半導体基板と
上段の支持板との間に微小な間隙を形成させ、基板カセ
ットをメルト溜に浸漬して上記間隙にメルトを充填さ
せ、基板カセットを引揚げ分離して前記間隙に充填させ
たメルトのみを表面張力により保持し、メルト溜外部に
おいてエピタキシャル成長をさせるための装置である。
The present invention also proposes an apparatus for carrying out the above-mentioned vertical liquid phase epitaxial growth method, which is a substrate obtained by laminating a large number of support plates for horizontally supporting a semiconductor substrate at predetermined minute intervals. A vertical type liquid phase epitaxial growth apparatus comprising a cassette, a drive mechanism for moving the substrate cassette up and down, and a melt reservoir for immersing the substrate cassette, wherein the semiconductor substrate is supported by a supporting plate and the upper supporting plate. A small gap is formed between the substrate cassette and the substrate cassette, the substrate cassette is dipped in the melt reservoir to fill the gap, and the substrate cassette is lifted and separated, and only the melt filled in the gap is retained by the surface tension. A device for epitaxial growth outside the melt reservoir.

【0009】[0009]

【作用】本発明は上記構成であるから、複数の半導体基
板の上に形成させた微小な間隙のみにメルトを保持さ
せ、メルト溜の外部で徐冷してエピタキシャル成長させ
ることができる。したがって、必要最低量のメルトのみ
を用いることができ、必要に応じて容易に且つ均一に不
純物を気相ドープすることもできる。
Since the present invention has the above-mentioned structure, the melt can be held only in the minute gaps formed on the plurality of semiconductor substrates, and can be gradually cooled outside the melt reservoir for epitaxial growth. Therefore, only the required minimum amount of melt can be used, and the impurities can be easily and uniformly vapor-phase-doped as necessary.

【0010】[0010]

【実施例】以下、本発明を図面の実施例に基づいて詳細
に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the embodiments of the drawings.

【0011】図1は本発明にかかわるエピタキシャル装
置の断面図であり、図2は基板カセット9を示す側面図
である。支持板1の上に半導体基板2が水平に支持さ
れ、この組合せが同図では10組、基板位置固定治具7
を介して垂直に積み重ねられている。これを下部保持治
具3と上部保持治具4との間に挟み、下部保持治具3と
上部保持治具4とにそれぞれ設けた固定用の穴に固定用
ボルト5を固定して基板カセット9を構成している。
尚、上部保持治具4の上面には図示しない駆動機構によ
り上下動する操作棒6が一体に接続され、反応管10の
上部より図1の基板カセット9を上下動できるようにし
てある。一方、下部保持治具3の下面は反応管10の下
方に設けたメルト溜11内のメルト8表面のクラストを
破砕するため尖らせた形状にしてある。
FIG. 1 is a sectional view of an epitaxial device according to the present invention, and FIG. 2 is a side view showing a substrate cassette 9. The semiconductor substrate 2 is supported horizontally on the support plate 1, and 10 combinations of these combinations are shown in FIG.
Are stacked vertically through. This is sandwiched between the lower holding jig 3 and the upper holding jig 4, and fixing bolts 5 are fixed to fixing holes provided in the lower holding jig 3 and the upper holding jig 4, respectively, to fix the substrate cassette. 9 is composed.
An operation rod 6 which is vertically moved by a drive mechanism (not shown) is integrally connected to the upper surface of the upper holding jig 4 so that the substrate cassette 9 shown in FIG. On the other hand, the lower surface of the lower holding jig 3 has a sharpened shape for crushing the crust on the surface of the melt 8 in the melt reservoir 11 provided below the reaction tube 10.

【0012】図3は前記支持板1の端部構造を分解、拡
大して示す斜視図である。支持板1は、黒鉛、石英、p
BN等のセラミック製の平板で、四隅には前記固定ボル
ト5を通すための切欠き1aが設けてある。基板位置固
定治具7は半導体基板2を支持板1上の所定の位置に固
定すると同時にその上段に配設される支持板1との間に
所定の空間を形成させるためのもので、各段の四隅に配
置されている。基板位置固定治具7の厚さdは半導体基
板2の厚さtよりも約2mm厚くし、組立てた際に半導
体基板2上にメルト8が充填する微小な間隙(約2m
m)が形成されるようにする。また、基板位置固定治具
7の隅部には前垂れ状の規制片7aが設けられ、組立て
た際には上記規制片7aが支持板1の端縁1bと接し、
基板位置固定治具7の内側端縁7bが半導体基板2を所
定位置に固定(横ズレによる脱離を防止)するようにな
っている。このような端部構造を有する支持板1を複数
段積層して基板カセット9を構成する。
FIG. 3 is a perspective view showing the end structure of the support plate 1 in an exploded and enlarged manner. The support plate 1 is made of graphite, quartz, p
It is a flat plate made of ceramics such as BN, and notches 1a for passing the fixing bolts 5 are provided at four corners. The substrate position fixing jig 7 is for fixing the semiconductor substrate 2 at a predetermined position on the support plate 1 and at the same time forming a predetermined space between the semiconductor substrate 2 and the support plate 1 arranged on the upper stage thereof. It is located in the four corners of. The thickness d of the substrate position fixing jig 7 is set to be about 2 mm thicker than the thickness t of the semiconductor substrate 2, and a minute gap (about 2 m) filled with the melt 8 on the semiconductor substrate 2 when assembled.
m) is formed. Further, a regulation piece 7a having a front drip shape is provided at a corner of the board position fixing jig 7, and the regulation piece 7a comes into contact with the end edge 1b of the support plate 1 when assembled.
The inner edge 7b of the substrate position fixing jig 7 fixes the semiconductor substrate 2 at a predetermined position (prevents detachment due to lateral displacement). The substrate cassette 9 is configured by stacking a plurality of stages of the support plates 1 having such an end structure.

【0013】図4は上述の端部構造を有する支持板1の
組立状態を示す平面図、図5はその側面図である。半導
体基板2は支持板1の中央に配設され、四隅に配された
基板位置固定治具7により側方から保持されている。
尚、半導体基板2と基板位置固定治具7(の内側端縁7
b)は必ずしも接している必要はなく、半導体基板2が
支持板1上を多少移動(横ズレ)してもその一部が支持
板1の外側にはみ出さないような構造であれば良い。ま
た、前述のように基板位置固定治具7はこの上段に配設
される支持板1との間に所定の空間を形成させる役割も
兼ねている。そして、この基板位置固定治具7自身はそ
の外側に位置する固定用ボルト5により位置を規制され
ている。
FIG. 4 is a plan view showing an assembled state of the support plate 1 having the above-mentioned end structure, and FIG. 5 is a side view thereof. The semiconductor substrate 2 is arranged in the center of the support plate 1, and is laterally held by substrate position fixing jigs 7 arranged at the four corners.
The semiconductor substrate 2 and the substrate position fixing jig 7 (the inner edge 7 of the
b) does not have to be in contact with each other, and may have a structure in which a part of the semiconductor substrate 2 does not protrude to the outside of the support plate 1 even if the semiconductor substrate 2 moves (horizontal shift) on the support plate 1. Further, as described above, the substrate position fixing jig 7 also serves to form a predetermined space between the substrate position fixing jig 7 and the support plate 1 arranged on the upper stage. The position of the substrate position fixing jig 7 itself is regulated by the fixing bolts 5 located outside thereof.

【0014】上記構成の基板カセット9を、図1のよう
にエピタキシャル成長炉内に組み込み、反応管10の内
部を不活性雰囲気とし、ヒーター12はメルト8及びメ
ルト溜11上部を所定の温度プログラム(図6)に従っ
て制御できるように分割方式等を採用するとよい。
As shown in FIG. 1, the substrate cassette 9 having the above-described structure is installed in an epitaxial growth furnace, the inside of the reaction tube 10 is made an inert atmosphere, and the heater 12 sets the melt 8 and the upper part of the melt reservoir 11 to a predetermined temperature program (see FIG. It is advisable to adopt a division method or the like so that it can be controlled according to 6).

【0015】以下、具体的操作に沿ってその他の構成を
説明する。まず、前記基板カセット9を図1に示すよう
な反応管10上部に位置させる。次に、溶質として燐化
ガリウム、或いは砒化ガリウム(アルミニウム)、ドー
パントとしてシリコン、テルル等、溶媒として金属ガリ
ウム、をそれぞれ仕込んだメルト8を、図6の温度プロ
グラムに従って原料溶解温度T1まで昇温し、溶質とド
ーパントとを均一に溶解させる。このとき溶質の仕込み
量は、溶解温度T1と後述する浸漬温度T3との間で飽
和するように調製しておく。そして、炉の温度を浸漬温
度T3まで降温し、定温保持すると、メルト8の表面に
若干のクラストが張った飽和溶液ができる。続いて図6
の(A)時点で操作棒6を下降させて基板カセット9を
メルト8中に浸漬させる。すると、図7に示すようにメ
ルト8が支持板1,1間の空間に充満する。浸漬終了か
ら0〜10分後、図6の(B)時点で操作棒6を上昇さ
せてメルト8中から基板カセット9を引揚げ分離する。
その際、図8に示すようにメルト8の一部は支持板1,
1間の空間から流出するが、半導体基板2上のメルト8
のみは流出せずに保持される。これは、半導体基板2が
存在する領域では半導体基板2の厚さの分だけ前記空間
がその周囲よりも狭い間隙となっているため、その分だ
け表面張力が大きくなるのでこの間隙のメルト8のみが
流出せずに保持されるのである。このような現象は、説
明するまでもなく支持板1,1間の空間の厚さと半導体
基板2の厚さと(即ち上記間隙)に依存しているが、こ
の点について実験した結果、半導体基板2の厚さが25
0〜400μmの場合、支持板1,1間の空間の厚さが
2.5mm以下、好ましくは2mm以下であれば、上述
のように半導体基板2上にのみメルト8を残した状態で
過剰のメルト8を基板カセット9から自重で除去(流
出)できることがわかった。図6の(B)時点以降は、
従来のLPE法に従って降温してエピタキシャル成長を
継続し、必要であれば雰囲気中にドーパントガスを流
し、気相ドープ法で不純物をドープする。また、必要で
あればメルトバックを実施してもよい。
Other configurations will be described below along with specific operations. First, the substrate cassette 9 is positioned above the reaction tube 10 as shown in FIG. Next, the melt 8 charged with gallium phosphide or gallium arsenide (aluminum) as a solute, silicon and tellurium as a dopant, and metal gallium as a solvent is heated to the raw material melting temperature T1 according to the temperature program of FIG. , Solute and dopant are uniformly dissolved. At this time, the amount of solute charged is adjusted so as to be saturated between the dissolution temperature T1 and the immersion temperature T3 described later. Then, when the temperature of the furnace is lowered to the immersion temperature T3 and kept at a constant temperature, a saturated solution having a slight crust on the surface of the melt 8 is formed. Continuing with FIG.
At time (A), the operating rod 6 is lowered to immerse the substrate cassette 9 in the melt 8. Then, as shown in FIG. 7, the melt 8 fills the space between the support plates 1 and 1. 0 to 10 minutes after the completion of the immersion, the operating rod 6 is lifted at the time point of FIG. 6B to lift and separate the substrate cassette 9 from the melt 8.
At that time, as shown in FIG.
The melt 8 on the semiconductor substrate 2 flows out from the space between the two.
Only is retained without spilling. This is because, in the region where the semiconductor substrate 2 is present, the space is a gap narrower than the surroundings by the thickness of the semiconductor substrate 2, and therefore the surface tension is increased by that amount, so only the melt 8 in this gap is formed. Are retained without spilling. Needless to say, such a phenomenon depends on the thickness of the space between the support plates 1 and 1 and the thickness of the semiconductor substrate 2 (that is, the above-mentioned gap). As a result of experiments on this point, the semiconductor substrate 2 Thickness is 25
In the case of 0 to 400 μm, if the thickness of the space between the support plates 1 and 1 is 2.5 mm or less, preferably 2 mm or less, the excess of the melt 8 is left only on the semiconductor substrate 2 as described above. It was found that the melt 8 can be removed (flowed out) from the substrate cassette 9 by its own weight. After (B) point in FIG. 6,
The temperature is lowered according to the conventional LPE method to continue the epitaxial growth, and if necessary, a dopant gas is caused to flow into the atmosphere to dope the impurities by a vapor phase doping method. If necessary, meltback may be carried out.

【0016】上記エピタキシャル成長装置を用いたエピ
タキシャルウエーハの製造例を以下に示す。
An example of manufacturing an epitaxial wafer using the above epitaxial growth apparatus is shown below.

【0017】[製造例1]概略すると、砒化ガリウム基
板上に、シリコンをドープした砒化ガリウム層を積層さ
せて赤外発光ダイオードを作成した。メルトとしては、
溶媒として金属ガリウム5kg、溶質として砒化ガリウ
ム多結晶715g、及びドーパントとしてシリコン10
gをそれぞれ配合した溶液を用いた。このメルトの飽和
温度(図6のT2)は908℃である。半導体基板には
n型砒化ガリウム単結晶基板を用いた。また、基板カセ
ットには黒鉛製のものを用い、半導体基板を10枚取り
付けた。前記図示実施例に準じて基板カセットをメルト
溜上部に位置させ、図6のプログラムに従ってメルトを
910℃(メルト溶解温度)まで昇温した。この温度で
約1時間保持して砒化ガリウム多結晶を均一に溶解した
後、905℃まで降温した。15分間定温保持した後、
基板カセットをメルト中に浸漬させた。5分経過後、基
板カセットを引揚げ分離し、メルト溜上部に位置させ
た。その後1℃/分の冷却速度で785℃まで降温し、
エピタキシャル層を成長させた。このエピタキシャル系
においてシリコンの導電型はエピタキシャル成長に伴っ
てn型からp型に自然反転するので、この工程によって
pn接合が形成される。785℃に到達した後、雰囲気
ガスを不活性ガスに切替え、ヒーターを切って放冷し
た。
[Manufacturing Example 1] In summary, an infrared light emitting diode was prepared by stacking a silicon-doped gallium arsenide layer on a gallium arsenide substrate. As a melt,
Metallic gallium 5 kg as a solvent, gallium arsenide polycrystal 715 g as a solute, and silicon 10 as a dopant.
The solution which mix | blended each g was used. The saturation temperature (T2 in FIG. 6) of this melt is 908 ° C. An n-type gallium arsenide single crystal substrate was used as the semiconductor substrate. A substrate cassette made of graphite was used, and ten semiconductor substrates were attached. The substrate cassette was positioned above the melt reservoir according to the illustrated embodiment, and the melt was heated to 910 ° C. (melt melting temperature) according to the program shown in FIG. The gallium arsenide polycrystal was uniformly melted by maintaining this temperature for about 1 hour, and then the temperature was lowered to 905 ° C. After keeping the temperature constant for 15 minutes,
The substrate cassette was immersed in the melt. After the lapse of 5 minutes, the substrate cassette was lifted and separated, and was placed on the melt reservoir. Then cool down to 785 ° C at a cooling rate of 1 ° C / min,
The epitaxial layer was grown. In this epitaxial system, the conductivity type of silicon naturally inverts from n-type to p-type with epitaxial growth, so a pn junction is formed by this step. After reaching 785 ° C., the atmosphere gas was switched to an inert gas, the heater was turned off, and the mixture was allowed to cool.

【0018】上記製造例1で得られたエピタキシャルウ
エーハを用いて発光ダイオードを製作し、特性を評価し
た。n層、p層の厚さはそれぞれ50μm、80μm
で、発光波長は930nmであった。また、発光出力
(相対値)を順方向電流20mAで比較した場合、従来
のメルト溜中に浸漬したままエピタキシャル成長させる
方法では0.50であるのに対して製造例1では0.5
5であり、10%の向上が認められた。さらに、1枚の
ウエーハ内の面内バラツキは極めて小さく、10枚のウ
エーハ間のバラツキも認められず、極めて均一性に優れ
たものが得られた。
Using the epitaxial wafer obtained in Production Example 1 above, a light emitting diode was manufactured and its characteristics were evaluated. The thicknesses of the n layer and the p layer are 50 μm and 80 μm, respectively.
The emission wavelength was 930 nm. Further, when comparing the light emission output (relative value) at a forward current of 20 mA, it is 0.50 in the conventional method of epitaxial growth while being immersed in the melt pool, whereas it is 0.5 in Production Example 1.
5, which was an improvement of 10%. Further, the in-plane variation within one wafer was extremely small, and the variation between the ten wafers was not recognized, and the wafer having extremely excellent uniformity was obtained.

【0019】[製造例2]概略すると、n型燐化ガリウ
ム基板上に、シリコンをドープした燐化ガリウム層と、
窒素をドープしたn型燐化ガリウム層と、亜鉛をドープ
したp型燐化ガリウム層と、を積層させて黄緑色発光ダ
イオードを作成した。メルトとしては、溶媒として金属
ガリウム5kg、溶質として燐化ガリウム多結晶190
g、及びドーパントとしてシリコン26mgをそれぞれ
配合した溶液を用いた。このメルトの飽和温度(図6の
T2)は1010℃である。また、前記製造例1と同様
に基板カセットには黒鉛製のものを用い、半導体基板を
10枚取り付けた。前記図示実施例に準じて基板カセッ
トをメルト溜上部に位置させ、図6の温度プログラムに
従ってメルトを1020℃(メルト溶解温度)まで昇温
した。この温度で約1時間保持して燐化ガリウム多結晶
を均一に溶解した後、1000℃まで降温した。15分
間保持した後、基板カセットをメルト中に浸漬させた。
5分経過後、基板カセットを引揚げ分離し、メルト溜上
部に位置させた。その後、2.5℃/分の冷却速度で9
00℃まで降温し、エピタキシャル層を成長させた。こ
のエピタキシャル成長過程で温度が960℃になった段
階で、反応管内にアンモニアガスを導入した。さらに冷
却を続け、900℃に達した段階で温度を保持し、p型
燐化ガリウム層を成長させるために、メルト溜に金属亜
鉛を投入し、亜鉛蒸気を発生させた。半導体基板上に保
持されたメルトに、亜鉛が充分供給された後、2.5℃
/分で800℃まで降温して燐化ガリウム層を成長させ
た。その後、冷却を続け、800℃に到達した後、雰囲
気ガスを不活性ガスに切り替え、ヒーターを切って放冷
した。
[Production Example 2] Briefly, a gallium phosphide layer doped with silicon is formed on an n-type gallium phosphide substrate.
A yellow-green light emitting diode was prepared by stacking a nitrogen-doped n-type gallium phosphide layer and a zinc-doped p-type gallium phosphide layer. As the melt, 5 kg of metal gallium as a solvent and gallium phosphide polycrystal 190 as a solute were used.
g and 26 mg of silicon as a dopant were used. The saturation temperature (T2 in FIG. 6) of this melt is 1010 ° C. As in the case of Production Example 1, a graphite cassette was used as the substrate cassette, and ten semiconductor substrates were attached. The substrate cassette was positioned above the melt reservoir according to the illustrated embodiment, and the melt was heated to 1020 ° C. (melt melting temperature) according to the temperature program of FIG. The gallium phosphide polycrystal was uniformly dissolved by holding at this temperature for about 1 hour, and then the temperature was lowered to 1000 ° C. After holding for 15 minutes, the substrate cassette was immersed in the melt.
After the lapse of 5 minutes, the substrate cassette was lifted and separated, and was placed on the melt reservoir. Then, at a cooling rate of 2.5 ° C / min, 9
The temperature was lowered to 00 ° C. to grow an epitaxial layer. Ammonia gas was introduced into the reaction tube when the temperature reached 960 ° C. during the epitaxial growth process. Further cooling was continued, and when the temperature reached 900 ° C., the temperature was maintained and metallic zinc was charged into the melt reservoir to grow a p-type gallium phosphide layer, and zinc vapor was generated. After sufficient zinc is supplied to the melt held on the semiconductor substrate, 2.5 ° C
The gallium phosphide layer was grown by lowering the temperature to 800 ° C./min. Then, cooling was continued, and after reaching 800 ° C., the atmosphere gas was switched to an inert gas, the heater was turned off, and the mixture was allowed to cool.

【0020】上記製造例2で得られたエピタキシャルウ
エーハを用いて発光ダイオードを製作し、特性を評価し
た。n層、p層の厚さはそれぞれ50μm(このうち窒
素がドーピングされている領域は20μm)、20μm
であった。また、発光出力(相対値)を順方向電流20
mAで比較した場合、製造例2では0.25であり、従
来のメルト溜中に浸漬したままエピタキシャル成長させ
る方法に対して20%の向上が認められた。さらに、1
枚のウエーハ内のバラツキは極めて小さく、10枚のウ
エーハ間のバラツキも認められず、極めて均一性に優れ
たものが得られた。
A light emitting diode was manufactured using the epitaxial wafer obtained in the above Production Example 2 and its characteristics were evaluated. The thicknesses of the n-layer and the p-layer are 50 μm (20 μm in the region doped with nitrogen) and 20 μm, respectively.
Met. In addition, the light emission output (relative value) is set to the forward current 20.
When compared in mA, it was 0.25 in Production Example 2, and an improvement of 20% was recognized as compared with the conventional method of epitaxial growth while being immersed in a melt pool. Furthermore, 1
The variations in the wafers were extremely small, and the variations among the 10 wafers were not recognized, and the wafers with excellent uniformity were obtained.

【0021】前記図示実施例及び製造例1,2より明ら
かなように、本発明によれば各半導体基板に対するメル
トを個別に調製する必要がなく、一つのメルト溜で自動
的に過不足なくそれぞれの半導体基板上に飽和メルトを
供給することができるようになった。このため、1バッ
チ当たりの投入する半導体基板の枚数が増加してもメル
ト秤量時間が増加しないので、結果的には生産効率向上
に寄与する。また、図6(B)の時点以降では、半導体
基板上のメルトの周囲が雰囲気ガスと接触しているの
で、1バッチに多数枚の半導体基板を投入しても気相ド
ープを効率的に実施することができ、量産性を向上でき
るという効果もある。さらに、治具の挙動(操作)には
摺動を伴わないので、製造量産性の高いエピタキシャル
装置を実現することができる。
As is clear from the illustrated embodiment and manufacturing examples 1 and 2, according to the present invention, it is not necessary to separately prepare the melt for each semiconductor substrate, and one melt reservoir can automatically prepare the melt without excess or deficiency. It is now possible to supply saturated melt onto semiconductor substrates. For this reason, the melt weighing time does not increase even if the number of semiconductor substrates to be added per batch increases, and as a result, it contributes to the improvement of production efficiency. Further, after the time point of FIG. 6B, since the periphery of the melt on the semiconductor substrate is in contact with the atmospheric gas, the vapor phase doping can be efficiently performed even if a large number of semiconductor substrates are charged in one batch. It is also possible to improve the mass productivity. Furthermore, since the jig behavior (operation) does not involve sliding, it is possible to realize an epitaxial device with high productivity in mass production.

【0022】以上本発明を実施例に基づいて説明した
が、本発明は前記した実施例に限定されるものではな
く、特許請求の範囲に記載した構成を変更しない限りど
のようにでも実施することができる。
Although the present invention has been described above based on the embodiments, the present invention is not limited to the above-mentioned embodiments, and may be carried out in any manner as long as the configuration described in the claims is not changed. You can

【0023】[0023]

【発明の効果】以上説明したように、本発明の縦型液相
エピタキシャル成長方法は、複数の半導体基板の表面に
飽和メルトを供給するに際して、メルト溜は一つだけ調
製すればよく、しかもエピタキシャル成長に必要なメル
トのみを半導体基板上に表面張力で保持させるためにメ
ルトを浪費することがないので、極めて量産性及び生産
効率が高いものである。
As described above, according to the vertical liquid phase epitaxial growth method of the present invention, when supplying a saturated melt to the surfaces of a plurality of semiconductor substrates, only one melt reservoir needs to be prepared. Since the melt is not wasted because only the necessary melt is held on the semiconductor substrate by surface tension, mass productivity and production efficiency are extremely high.

【0024】また、必要に応じて不純物を均一にドープ
する際には、雰囲気ガス中にドーパントガスを導入する
だけで気相ドープを容易に且つ効率的に実施することが
できるので、量産性を向上することができる。
Further, when the impurities are uniformly doped, if necessary, the vapor phase doping can be easily and efficiently carried out by only introducing the dopant gas into the atmosphere gas, so that the mass productivity is improved. Can be improved.

【0025】さらに、本発明の成長装置においては、従
来のスライドボート法のように治具の挙動(操作)に摺
動を伴うことがないので、製造量産性の高いエピタキシ
ャル装置を実現することができる。
Further, in the growth apparatus of the present invention, the behavior (operation) of the jig is not accompanied by sliding unlike the conventional slide boat method, so that an epitaxial apparatus with high productivity in mass production can be realized. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の装置を模式的に示す側面図である。FIG. 1 is a side view schematically showing an apparatus of the present invention.

【図2】図1の装置に用いた基板カセットの組立状態を
示す側面図である。
FIG. 2 is a side view showing an assembled state of a substrate cassette used in the apparatus shown in FIG.

【図3】支持板の端部構造の一例を示す分解斜視図であ
る。
FIG. 3 is an exploded perspective view showing an example of an end structure of a support plate.

【図4】図3の支持板への半導体基板の組立状態を示す
平面図である。
FIG. 4 is a plan view showing an assembled state of the semiconductor substrate on the support plate of FIG.

【図5】図4の側面図である。FIG. 5 is a side view of FIG.

【図6】エピタキシャル成長の温度プログラムの一例を
示すグラフである。
FIG. 6 is a graph showing an example of a temperature program for epitaxial growth.

【図7】基板カセットをメルト溜に浸漬した状態を示す
一部の側断面図である。
FIG. 7 is a partial side sectional view showing a state in which the substrate cassette is immersed in the melt reservoir.

【図8】エピタキシャル成長時のメルトの状態を示す一
部の側面図である。
FIG. 8 is a partial side view showing a melt state during epitaxial growth.

【符号の説明】[Explanation of symbols]

1 支持板 2 半導体基板 3 下部保持治具 4 上部保持治具 5 固定用ボルト 6 操作棒 7 スペーサー 8 メルト 9 基板カセット 10 反応管 11 メルト溜 12 ヒーター 1 Support plate 2 Semiconductor substrate 3 Lower holding jig 4 Upper holding jig 5 Fixing bolt 6 Operation rod 7 Spacer 8 Melt 9 Substrate cassette 10 Reaction tube 11 Melt reservoir 12 Heater

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の半導体基板を水平に且つ所定の間
隔で積層させて支持し、上記半導体基板を下方に設置し
たメルト溜へ浸漬した後、メルト溜から引揚げ分離し、
各半導体基板上にエピタキシャル成長に必要なメルトの
みを保持させ、メルト溜外部においてエピタキシャル成
長をさせることを特徴とする縦型液相エピタキシャル成
長方法。
1. A plurality of semiconductor substrates are horizontally stacked and supported at predetermined intervals, the semiconductor substrates are immersed in a melt reservoir installed below, and then separated from the melt reservoir.
A vertical liquid phase epitaxial growth method characterized in that only a melt necessary for epitaxial growth is held on each semiconductor substrate, and epitaxial growth is performed outside the melt reservoir.
【請求項2】 複数の半導体基板を水平に且つ所定の間
隔で積層させて支持し、上記半導体基板を下方に設置し
たメルト溜へ浸漬した後、メルト溜から引揚げ分離し、
各半導体基板上にエピタキシャル成長に必要なメルトの
みを保持させ、メルト溜外部においてエピタキシャル成
長をさせ、成長過程で系内にドーパントガスを導入して
気相ドープすることを特徴とする縦型液相エピタキシャ
ル成長方法。
2. A plurality of semiconductor substrates are stacked horizontally and supported at predetermined intervals, the semiconductor substrates are immersed in a melt reservoir installed below, and then lifted and separated from the melt reservoir,
A vertical liquid phase epitaxial growth method characterized in that only a melt necessary for epitaxial growth is held on each semiconductor substrate, epitaxial growth is performed outside the melt reservoir, and a dopant gas is introduced into the system during the growth process to perform vapor phase doping. .
【請求項3】 半導体基板を水平に支持する支持板を所
定の微小な間隔で多数段積層してなる基板カセットと、
該基板カセットを上下動させる駆動機構と、上記基板カ
セットを浸漬させるメルト溜とを備える縦型液相エピタ
キシャル成長装置。
3. A substrate cassette in which a plurality of support plates for horizontally supporting a semiconductor substrate are stacked at predetermined minute intervals,
A vertical liquid phase epitaxial growth apparatus comprising a drive mechanism for moving the substrate cassette up and down and a melt reservoir for immersing the substrate cassette.
JP13489094A 1994-05-26 1994-05-26 Vertical liquid phase epitaxy and device therefor Pending JPH07315984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13489094A JPH07315984A (en) 1994-05-26 1994-05-26 Vertical liquid phase epitaxy and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13489094A JPH07315984A (en) 1994-05-26 1994-05-26 Vertical liquid phase epitaxy and device therefor

Publications (1)

Publication Number Publication Date
JPH07315984A true JPH07315984A (en) 1995-12-05

Family

ID=15138912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13489094A Pending JPH07315984A (en) 1994-05-26 1994-05-26 Vertical liquid phase epitaxy and device therefor

Country Status (1)

Country Link
JP (1) JPH07315984A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289545A (en) * 2001-03-27 2002-10-04 New Japan Radio Co Ltd Production method for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289545A (en) * 2001-03-27 2002-10-04 New Japan Radio Co Ltd Production method for semiconductor device

Similar Documents

Publication Publication Date Title
US7637998B2 (en) Method for producing single crystal silicon carbide
US3632431A (en) Method of crystallizing a binary semiconductor compound
US3715245A (en) Selective liquid phase epitaxial growth process
KR100272139B1 (en) Semiconductor liquid phase epitaxial growth method and apparatus
US4032370A (en) Method of forming an epitaxial layer on a crystalline substrate
US4063972A (en) Method for growing epitaxial layers on multiple semiconductor wafers from liquid phase
JPH07315984A (en) Vertical liquid phase epitaxy and device therefor
US4572763A (en) Method and apparatus for performing epitaxial growth of ZnSe crystal from a melt thereof
US6824609B2 (en) Liquid phase growth method and liquid phase growth apparatus
JPH07315982A (en) Vertical liquid phase epitaxial growth method and system therefor
JP2008300603A (en) Semiconductor production apparatus
JP2599767B2 (en) Solution growth equipment
JP2534945B2 (en) Method for manufacturing semiconductor device
JPS626338B2 (en)
JPS5935589Y2 (en) Liquid phase crystal growth equipment
JPS59128297A (en) Liquid phase epitaxial growing method
JPH0572359B2 (en)
JPS6235998B2 (en)
JP2003267794A (en) Method and apparatus for growing crystal
JPH08203838A (en) Manufacture of compound semiconductor
JPH08333193A (en) Production of semiconductor crystal and apparatus therefor
JPH05114565A (en) Slide boat member and liquid phase epitaxy using same
JPH08274038A (en) Liquid phase epitaxial growth method and growth device for the method
JPH0566914B2 (en)
JPH0566915B2 (en)