JPH07309036A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】 バイポーラデバイスでパルス幅生成部を構成
するようにした画像形成装置を提供する。 【構成】 パルス幅のことなる複数のパルス幅を生成す
るパルス幅生成手段を有し、該パスル幅生成手段により
生成された複数のパルス幅により、前記半導体レーザの
光強度と同時にパルス幅変調を行うものである。前記パ
ルス幅生成手段は、最小のパルス幅を生成する第１の遅
延時間生成回路１１ａ，１２ａ，１３ａと、該最小の複
数倍のパルス幅を生成する第２の遅延時間生成回路１１
ｂ，１２ｂ，１３ｂとの２系統所有し、前記第１及び第
２の遅延時間生成回路の出力を論理積１４ａ〜１４ｃも
しくは論理和１５ａ〜１５ｃを介してマルチプレクサ１
６に入力することにより、最小のパルス幅の異なる２つ
のパルス幅を出力する。発振回路やフリップフロップを
用いることなく、簡便な構成で容易にパルス幅の異なる
２つのパルス幅を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像形成装置に関し、
より詳細には、レーザプリンタや光ディスク装置，デジ
タル複写機，光通信装置等における光源として用いられ
る半導体レーザの光出力を制御する半導体レーザ制御装
置に関する。

【０００２】

【従来の技術】半導体レーザは、極めて小型であって、
かつ駆動電流により高速に直接変調を行うことができる
ので、近年、レーザプリンタ，光ディスク装置，デジタ
ル複写機等の光源として広く使用されている。しかし、
半導体レーザの駆動電流と光出力の関係は、温度により
著しく変化するので、半導体レーザの光強度を所望の値
に設定しようとする場合に問題となる。この問題を解決
して、半導体レーザの利点を活かすために、従来、さま
ざまなＡＰＣ（Automatic Power Control）回路が提案
されている。このＡＰＣ回路は、大きく次の３つの方式
に分類できる。

【０００３】（１）半導体レーザの光出力を受光素子に
よりモニターし、この受光素子に発生する半導体レーザ
の光出力に比例する受光電流に比例する信号と、発光レ
ベル指令信号とが等しくなるように、常時、半導体レー
ザの順方向電流を制御する光電気負帰還ループにより、
半導体レーザの光出力を所望の値に制御する方式。 （２）パワー設定期間内には半導体レーザの光出力を受
光素子によりモニターし、この受光素子に発生する受光
電流（半導体レーザの光出力に比例する）に比例する信
号と、発光レベル指令信号とが等しくなるように半導体
レーザの順方向電流を制御し、パワー設定期間外にはパ
ワー設定期間で設定した半導体レーザの順方向電流の値
を保持することにより、半導体レーザの光出力を所望の
値に制御するとともに、パワー設定期間外にはパワー設
定期間で設定した半導体レーザの順方向電流を情報に基
づいて変調することにより、半導体レーザの光出力に情
報を載せる方式。 （３）半導体レーザの温度を測定し、その測定した温度
信号によって半導体レーザの順方向電流を制御したり、
または半導体レーザの温度を一定とするように制御した
りして、半導体レーザの光出力を所望の値に制御する方
式。

【０００４】半導体レーザの光出力を所望の値とするた
めには、前記（１）の方式が望ましいが、受光素子の動
作速度，光電気負帰還ループを構成している増幅素子の
動作速度等の限界により、制御速度に限界が生じる。た
とえば、この制御速度の目安として、光電気負帰還ルー
プの開ループでの交叉周波数を考慮した場合、この交叉
周波数をｆ０としたとき、半導体レーザの光出力のステ
ップ応答特性は次のように近似できる。 Ｐout＝Ｐ₀｛１−exp（−２πｆ₀ｔ）｝ Ｐout：半導体レーザの光出力 Ｐ₀：半導体レーザの設定された光強度 ｔ：時間

【０００５】半導体レーザの多くの使用目的では、半導
体レーザの光出力を変化させた直後から、設定された時
間τ₀が経過するまでの全光量（光出力の積分値∫Poutd
t）が所定の値となることが必要とされ、以下のような
式となる。 ∫Poutdt＝Ｐ₀・ｔ₀｛１−１／２πｆ₀ｔ₀［１−exp(−
２πｆ₀ｔ₀)］｝ 仮に、τ₀＝５０ｎＳ、誤差の許容範囲を０.４％とした
場合、ｆ₀＞８００MHZとしなければならず、これは極め
て困難である。

【０００６】また、前記（２）の方式では、（１）の方
式の上記問題は発生せず、半導体レーザを高速に変調す
ることが可能であるので、多く使用されている。しかし
ながら、この（２）の方式は、半導体レーザの光出力を
常時制御しているわけではないので、外乱等により容易
に半導体レーザの光量変動を生じる。外乱としては、例
えば、半導体レーザのドウループ特性があり、半導体レ
ーザの光量は、このドウループ特性により容易に数％程
度の誤差が生じてしまう。半導体レーザのドウループ特
性を抑制する試みとして、半導体レーザの熱時定数に半
導体レーザ駆動電流の周波数特性を合わせ補償する方法
などが提案されているが、半導体レーザの熱時定数は各
半導体レーザ毎に個別にバラツキがあり、また、半導体
レーザの周囲環境により異なる等の問題がある。また、
その他、光ディスク装置などにおいて問題とされる半導
体レーザの戻り光の影響による光量変動などの問題があ
る。

【０００７】この点を解決するために、例えば、特開
平２−２０５０８６号公報のものが提案されている。こ
の公報では、半導体レーザの光出力を受光素子によりモ
ニターし、その出力と発光レベル指令信号とが等しくな
るように、常時半導体レーザの順方向電流を制御する光
電気負帰還ループと、発光レベル指令信号を半導体レー
ザの順方向電流に変換する変換手段とを有し、前記光電
気負帰還ループの制御電流と前記変換手段により生成さ
れた電流の和または差の電流によって、半導体レーザの
光出力を制御するものである。また、特開平５−６７
８３３号公報においては、前記内容を集積化しうる回路
構成としたことにより、光電気負帰還ループの設計の容
易さや集積化を可能にする半導体レーザ制御装置が提案
されている。

【０００８】

【発明が解決しようとする課題】しかしながら、前記公
報に記載されている半導体レーザ制御装置の内容は、
主に、半導体レーザの光出力制御に主眼がおかれてお
り、レーザプリンタやデジタル複写機等の光源としての
半導体レーザ制御装置としては不十分なものであった。
また、公報においては、Ｃ−ＭＯＳデバイスを用いて
ＩＣ化によりパルス幅を簡便に生成し、バイポーラデバ
イスを用いてＩＣ化による光電気負帰還ループの設計を
容易にし、さらに、両ＩＣと半導体レーザをより有効に
接続する手段や、検査法を提供することで、レーザプリ
ンタやデジタル複写機等の光源としての半導体レーザの
制御装置の具体的構成を提供している。

【０００９】また、前記内容は、ＩＣをＣ−ＭＯＳデバ
イスとバイポーラデバイスの両方を用いて２つのＩＣも
しくはＢiＣＭＯＳプロセスを用いる構成には有効であ
るが、さらに省スペース，小型，ローコストを考える場
合には、１チップ、それもＢiＣＭＯＳプロセスのよう
にコストの非常にかかるデバイスでない構成が必要であ
る。それには、前記パルス幅生成部と半導体レーザの光
電気負帰還ループ部の両方をＣ−ＭＯＳデバイスもしく
はバイポーラデバイスのどちらかで実現する必要があ
る。

【００１０】本発明は、このような実情に鑑みてなされ
たもので、バイポーラデバイスでパルス幅生成部を構成
するようにした画像形成装置を提供することを目的とし
ている。

【００１１】

【課題を解決するための手段】本発明は、上記課題を解
決するために、（１）パルス幅の異なる複数のパルス幅
を生成するパルス幅生成手段と、被駆動半導体レーザを
制御し、変調する制御・変調手段とを有し、前記パルス
幅生成手段により生成された複数のパルス幅により、前
記半導体レーザの光強度と同時にパルス幅変調を行う画
像形成装置において、前記パルス幅生成手段は、最小の
パルス幅△Ｔを生成する第１の遅延時間生成回路と、該
最小のパルス幅の複数倍のパルス幅を生成する第２の遅
延時間生成回路との２系統所有し、前記第１及び第２の
遅延時間生成回路の出力を論理積もしくは論理和を介し
てマルチプレクサに入力することにより、最小のパルス
幅△Ｔの異なる２つのパルス幅を出力する構成としたこ
と、或いは、（２）パルス幅の異なる複数のパルス幅を
生成するパルス幅生成手段と、被駆動半導体レーザを制
御し、変調する制御・変調手段とを有し、前記パルス幅
生成手段により生成された複数のパルス幅により、前記
半導体レーザの光強度と同時にパルス幅変調を行う画像
形成装置において、前記パルス幅生成手段は、フリップ
フロップと遅延時間生成回路により１パルス幅生成部を
構成し、該１パルス幅生成部を複数所有し、該１パルス
幅生成部の出力をマルチプレクサに入力することによ
り、最小のパルス幅△Ｔだけパルス幅の異なる２つのパ
ルス幅を出力する構成としたこと、或いは、（３）パル
ス幅の異なる複数のパルス幅を生成するパルス幅生成手
段と、被駆動半導体レーザを制御し、変調する制御・変
調手段とを有し、前記パルス幅生成手段により生成され
た複数のパルス幅により、前記半導体レーザの光強度と
同時にパルス幅変調を行う画像形成装置において、前記
パルス幅生成手段は、フリップフロップと遅延時間生成
回路により１パルス幅生成部を構成し、該１パルス幅生
成部を複数所有し、該１パルス幅生成部の出力をマルチ
プレクサに入力することにより、最小のパルス幅△Ｔだ
けパルス幅の異なる２つのパルス幅を出力する構成と
し、前記パルス幅生成手段を２系統所有すること、或い
は、（４）パルス幅の異なる複数のパルス幅を生成する
パルス幅生成手段と、被駆動半導体レーザを制御し、変
調する制御・変調手段とを有し、前記パルス幅生成手段
により生成された複数のパルス幅により、前記半導体レ
ーザの光強度と同時にパルス幅変調を行う画像形成装置
において、前記パルス幅生成手段は、フリップフロップ
と遅延時間生成回路により１パルス幅生成部を構成し、
該１パルス幅生成部を複数所有し、パルス選択データに
従って前記１パルス幅生成部において１パルス幅を生成
し、該１パルス幅生成部の出力を２パルス生成部を介す
ることにより、最小のパルス幅△Ｔだけパルス幅の異な
る２つのパルス幅を出力する構成としたこと、或いは、
（５）パルス幅の異なる複数のパルス幅を生成するパル
ス幅生成手段と、被駆動半導体レーザを制御し、変調す
る制御・変調手段とを有し、前記パルス幅生成手段によ
り生成された複数のパルス幅により、前記半導体レーザ
の光強度と同時にパルス幅変調を行う画像形成装置にお
いて、前記パルス幅生成手段は、２個のフリップフロッ
プと、複数の遅延時間発生部より生成する遅延時間をマ
ルチプレクサを介してパルス選択データに従って１つの
遅延時間を選択する遅延時間生成回路とを２個所有する
ことにより、最小のパルス幅△Ｔだけパルス幅の異なる
２つのパルス幅を出力する構成としたこと、或いは、
（６）パルス幅の異なる複数のパルス幅を生成するパル
ス幅生成手段と、被駆動半導体レーザを制御し、変調す
る制御・変調手段とを有し、前記パルス幅生成手段によ
り生成された複数のパルス幅により、前記半導体レーザ
の光強度と同時にパルス幅変調を行う画像形成装置にお
いて、前記パルス幅生成手段は、２個のフリップフロッ
プと、複数の遅延時間発生部より生成する遅延時間を２
個のマルチプレクサを介してパルス選択データに従って
２つの遅延時間を選択する遅延時間生成回路とを所有す
ることにより、最小のパルス幅△Ｔだけパルス幅の異な
る２つのパルス幅を出力する構成としたこと、或いは、
（７）パルス幅の異なる複数のパルス幅を生成するパル
ス幅生成手段と、被駆動半導体レーザを制御し、変調す
る制御・変調手段とを有し、前記パルス幅生成手段によ
り生成された複数のパルス幅により、前記半導体レーザ
の光強度と同時にパルス幅変調を行う画像形成装置にお
いて、前記パルス幅生成手段は、２個のフリップフロッ
プと、複数の遅延時間発生部より生成する遅延時間を２
個のマルチプレクサを介してパルス選択データに従って
２つの遅延時間を選択する遅延時間生成回路とを所有す
ることにより、最小のパルス幅△Ｔだけパルス幅の異な
る２つのパルス幅を出力する構成とし、前記パルス幅生
成手段を２系統所有すること、或いは、（８）パルス幅
の異なる複数のパルス幅を生成するパルス幅生成手段
と、被駆動半導体レーザを制御し、変調する制御・変調
手段とを有し、前記パルス幅生成手段により生成された
複数のパルス幅により、前記半導体レーザの光強度と同
時にパルス幅変調を行う画像形成装置において、前記パ
ルス幅生成手段は、２個のフリップフロップと、最小遅
延時間△Ｔの奇数倍の遅延時間を生成する遅延時間生成
部と、最小遅延時間△Ｔの偶数倍の遅延時間を生成する
遅延時間生成部とを所有し、それぞれマルチプレクサを
介してパルス選択データに従い、△Ｔだけパルス幅の異
なる２つのパルス幅を出力する構成としたこと、或い
は、（９）パルス幅の異なる複数のパルス幅を生成する
パルス幅生成手段と、被駆動半導体レーザを制御し、変
調する制御・変調手段とを有し、前記パルス幅生成手段
により生成された複数のパルス幅により、前記半導体レ
ーザの光強度と同時にパルス幅変調を行う画像形成装置
において、前記パルス幅生成手段は、２個のフリップフ
ロップと、最小遅延時間△Ｔの２のべき乗倍の遅延時間
を生成する遅延時間生成部と、その遅延時間生成をパル
ス幅選択データに従ってスイッチングするスイッチ回路
とにより構成され、△Ｔだけパルス幅の異なる２つのパ
ルス幅を出力する構成としたこと、或いは、（１０）パ
ルス幅の異なる複数のパルス幅を生成するパルス幅生成
手段と、被駆動半導体レーザを制御し、変調する制御・
変調手段とを有し、前記パルス幅生成手段により生成さ
れた複数のパルス幅により、前記半導体レーザの光強度
と同時にパルス幅変調を行う画像形成装置において、前
記パルス幅生成手段は、２個のフリップフロップと、最
小遅延時間△Ｔの２のべき乗倍の遅延時間を生成する遅
延時間生成部と、その遅延時間生成をパルス幅選択デー
タに従ってスイッチングするスイッチ回路とにより構成
され、△Ｔだけパルス幅の異なる２つのパルス幅を出力
する構成とし、前記パルス幅生成手段を２系統所有する
こと、或いは、（１１）パルス幅の異なる複数のパルス
幅を生成するパルス幅生成手段と、被駆動半導体レーザ
を制御し、変調する制御・変調手段とを有し、前記パル
ス幅生成手段により生成された複数のパルス幅により、
前記半導体レーザの光強度と同時にパルス幅変調を行う
画像形成装置において、前記パルス幅生成手段を構成す
る遅延時間生成部を、エミッタフォロワ動作を行うトラ
ンジスタのエミッタとグランド間に容量を接続し、前記
トランジスタに流す電流を制御することにより、所望の
遅延時間を生成する構成としたこと、或いは、（１２）
パルス幅の異なる複数のパルス幅を生成するパルス幅生
成手段と、被駆動半導体レーザを制御し、変調する制御
・変調手段とを有し、前記パルス幅生成手段により生成
された複数のパルス幅により、前記半導体レーザの光強
度と同時にパルス幅変調を行う画像形成装置において、
前記パルス幅生成手段を構成する遅延時間生成部を、差
動回路を構成するトランジスタのコレクタと電源電圧間
に容量を接続し、前記トランジスタのコレクタに前記コ
レクタ電位のスイング量を規定するスイング量規定回路
を接続し、前記トランジスタに流す電流を制御すること
により所望の遅延時間を生成する構成としたこと、或い
は、（１３）パルス幅の異なる複数のパルス幅を生成す
るパルス幅生成手段と、被駆動半導体レーザを制御し、
変調する制御・変調手段とを有し、前記パルス幅生成手
段により生成された複数のパルス幅により、前記半導体
レーザの光強度と同時にパルス幅変調を行う画像形成装
置において、前記パルス幅生成手段を構成する遅延時間
生成部を、差動回路を構成するトランジスタのベースー
コレクタ間に容量を接続し、前記トランジスタに流す電
流を制御することにより所望の遅延時間を生成する構成
としたこと、或いは、（１４）パルス幅の異なる複数の
パルス幅を生成するパルス幅生成手段と、被駆動半導体
レーザを制御し、変調する制御・変調手段とを有し、前
記パルス幅生成手段により生成された複数のパルス幅に
より、前記半導体レーザの光強度と同時にパルス幅変調
を行う画像形成装置において、前記パルス幅生成手段を
構成する遅延時間生成部を、エミッタフォロワ動作を行
うトランジスタのエミッタとグランド間に容量を接続
し、前記トランジスタに流す電流を制御することにより
所望の遅延時間を生成する構成とし、その遅延時間の制
御を積分回路を用いて構成したこと、或いは、（１５）
パルス幅の異なる複数のパルス幅を生成するパルス幅生
成手段と、被駆動半導体レーザを制御し、変調する制御
・変調手段とを有し、前記パルス幅生成手段により生成
された複数のパルス幅により、前記半導体レーザの光強
度と同時にパルス幅変調を行う画像形成装置において、
前記パルス幅生成手段を構成する遅延時間生成部を、エ
ミッタフォロワ動作を行うトランジスタのエミッタとグ
ランド間に容量を接続し、前記トランジスタに流す電流
を制御することにより所望の遅延時間を生成する構成と
し、その遅延時間の制御を位相比較回路を用いて構成し
たこと、或いは、（１６）パルス幅の異なる複数のパル
ス幅を生成するパルス幅生成手段と、被駆動半導体レー
ザを制御し、変調する制御・変調手段とを有し、前記パ
ルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段を構
成する遅延時間生成部を、差動回路を構成するトランジ
スタのコレクタと電源電圧間に容量を接続し、前記トラ
ンジスタのコレクタに前記コレクタ電位のスイング量を
規定するスイング量規定回路を接続し、前記トランジス
タに流す電流を制御することにより所望の遅延時間を生
成する構成とし、その遅延時間の制御を積分回路を用い
て構成したこと、或いは、（１７）パルス幅の異なる複
数のパルス幅を生成するパルス幅生成手段と、被駆動半
導体レーザを制御し、変調する制御・変調手段とを有
し、前記パルス幅生成手段により生成された複数のパル
ス幅により、前記半導体レーザの光強度と同時にパルス
幅変調を行う画像形成装置において、前記パルス幅生成
手段を構成する遅延時間生成部を、差動回路を構成する
トランジスタのコレクタと電源電圧間に容量を接続し、
前記トランジスタのコレクタに前記コレクタ電位のスイ
ング量を規定するスイング量規定回路を接続し、前記ト
ランジスタに流す電流を制御することにより所望の遅延
時間を生成する構成とし、その遅延時間の制御を位相比
較回路を用いて構成したこと、或いは、（１８）パルス
幅の異なる複数のパルス幅を生成するパルス幅生成手段
と、被駆動半導体レーザを制御し、変調する制御・変調
手段とを有し、前記パルス幅生成手段により生成された
複数のパルス幅により、前記半導体レーザの光強度と同
時にパルス幅変調を行う画像形成装置において、前記パ
ルス幅生成手段を構成する遅延時間生成部を、差動回路
を構成するトランジスタのベースーコレクタ間に容量を
接続し、前記トランジスタに流す電流を制御することに
より所望の遅延時間を生成する構成とし、その遅延時間
の制御を積分回路を用いて構成したこと、或いは、（１
９）パルス幅の異なる複数のパルス幅を生成するパルス
幅生成手段と、被駆動半導体レーザを制御し、変調する
制御・変調手段とを有し、前記パルス幅生成手段により
生成された複数のパルス幅により、前記半導体レーザの
光強度と同時にパルス幅変調を行う画像形成装置におい
て、前記パルス幅生成手段を構成する遅延時間生成部
を、差動回路を構成するトランジスタのベースーコレク
タ間に容量を接続し、前記トランジスタに流す電流を制
御することにより所望の遅延時間を生成する構成とし、
その遅延時間の制御を位相比較回路を用いて構成したこ
とを特徴としたものである。

【００１２】

【作用】前記構成を有する本発明の画像形成装置は、パ
ルス幅の異なる複数のパルス幅を生成するパルス幅生成
手段と、被駆動半導体レーザを制御し、変調する制御・
変調手段とを有し、前記パルス幅生成手段により生成さ
れた複数のパルス幅により、前記半導体レーザの光強度
と同時にパルス幅変調を行う画像形成装置であり、 （１）前記パルス幅生成手段を最小のパルス幅△Ｔを生
成する遅延時間生成回路と、その複数倍のパルス幅を生
成する遅延時間生成回路を２系統所有し、その出力を論
理積もしくは論理和を介してマルチプレクサに入力する
ことにより、△Ｔパルス幅の異なる２つのパルス幅を出
力する構成としたので、発振回路やフリップフロップを
用いることなく、簡便な構成で容易に△Ｔパルス幅の異
なる２つのパルス幅を出力するパルス幅生成手段を有す
る画像形成装置を実現できる。

【００１３】（２）前記パルス幅生成手段をフリップフ
ロップと遅延時間生成回路により１パルス幅生成部を構
成し、前記１パルス幅生成部を複数所有し、その出力を
マルチプレクサに入力することにより、最小のパルス幅
△Ｔだけパルス幅の異なる２つのパルス幅を出力する構
成としたので、発振回路を用いることなく、同期のとれ
た△Ｔパルス幅の異なる２つのパルス幅を出力し、半導
体レーザのパルス幅パワー混合変調方式に最適なパルス
幅生成手段を有する画像形成装置を実現できる。

【００１４】（３）前記パルス幅生成手段をフリップフ
ロップと遅延時間生成回路により１パルス幅生成部を構
成し、該１パルス幅生成部を複数所有し、その出力をマ
ルチプレクサに入力することにより、最小のパルス幅△
Ｔだけパルス幅の異なる２つのパルス幅を出力する構成
とし、前記パルス幅生成手段を２系統所有するので、発
振回路を用いることなく、同期のとれた△Ｔパルス幅の
異なる２つのパルス幅を出力し、半導体レーザのパルス
幅パワー混合変調方式に最適なパルス幅生成手段を実現
でき、かつ左右両パルスを得ることにより、ドット集中
型で再現性の良い画像を得ることができる高解像度，高
精度の画像形成装置を実現できる。

【００１５】（４）前記パルス幅生成手段をフリップフ
ロップと遅延時間生成回路により１パルス幅生成部を構
成し、該１パルス幅生成部を複数所有し、パルス選択デ
ータに従って、前記１パルス幅生成部において１パルス
幅を生成し、その出力を２パルス生成部を介することに
より、最小のパルス幅△Ｔだけパルス幅の異なる２つの
パルス幅を出力する構成とするので、発振回路を用いる
ことなく、同期のとれた△Ｔパルス幅の異なる２つのパ
ルス幅を出力し、半導体レーザのパルス幅パワー混合変
調方式に最適なパルス幅生成手段を有する画像形成装置
を実現できる。

【００１６】（５）前記パルス幅生成手段を２個のフリ
ップフロップと、複数の遅延時間発生部より生成する遅
延時間をマルチプレクサを介してパルス選択データに従
って１つの遅延時間を選択する遅延時間生成回路を２個
所有することにより、最小のパルス幅△Ｔだけパルス幅
の異なる２つのパルス幅を出力する構成とするので、発
振回路を用いることなく、同期のとれた△Ｔパルス幅の
異なる２つのパルス幅を出力し、半導体レーザのパルス
幅パワー混合変調方式に最適なパルス幅生成手段を有す
る画像形成装置を実現できる。

【００１７】（６）前記パルス幅生成手段を２個のフリ
ップフロップと、複数の遅延時間発生部より生成する遅
延時間を２個のマルチプレクサを介してパルス選択デー
タに従って２つの遅延時間を選択する遅延時間生成回路
を所有することにより、最小のパルス幅△Ｔだけパルス
幅の異なる２つのパルス幅を出力する構成とするので、
発振回路を用いることなく、同期のとれた△Ｔパルス幅
の異なる２つのパルス幅を出力し、半導体レーザのパル
ス幅パワー混合変調方式に最適なパルス幅生成手段を有
する画像形成装置を実現できる。

【００１８】（７）前記パルス幅生成手段を２個のフリ
ップフロップと、複数の遅延時間発生部より生成する遅
延時間を２個のマルチプレクサを介してパルス選択デー
タに従って２つの遅延時間を選択する遅延時間生成回路
を所有することにより、最小のパルス幅△Ｔだけパルス
幅の異なる２つのパルス幅を出力する構成とし、前記パ
ルス幅生成手段を２系統所有するので、発振回路を用い
ることなく、同期のとれた△Ｔパルス幅の異なる２つの
パルス幅を出力し、半導体レーザのパルス幅パワー混合
変調方式に最適なパルス幅生成手段を実現でき、かつ左
右両パルスを得ることにより、ドット集中型で再現性の
良い画像を得ることができる高解像度，高精度の画像形
成装置を実現できる。

【００１９】（８）前記パルス幅生成手段を２個のフリ
ップフロップと、最小遅延時間△Ｔの奇数倍の遅延時間
を生成する遅延時間生成部と、最小遅延時間△Ｔの偶数
倍の遅延時間を生成する遅延時間生成部とを所有し、そ
れぞれマルチプレクサを介し、パルス選択データに従
い、△Ｔだけパルス幅の異なる２つのパルス幅を出力す
る構成とするので、発振回路を用いることなく、同期の
とれた△Ｔパルス幅の異なる２つのパルス幅を出力し、
半導体レーザのパルス幅パワー混合変調方式に最適なパ
ルス幅生成手段を有する画像形成装置を実現できる。

【００２０】（９）前記パルス幅生成手段を２個のフリ
ップフロップと、最小遅延時間△Ｔの２のべき乗倍の遅
延時間を生成する遅延時間生成部と、その遅延時間生成
をパルス幅選択データに従ってスイッチングするスイッ
チ回路により構成し、△Ｔだけパルス幅の異なる２つの
パルス幅を出力する構成とするので、発振回路を用いる
ことなく、同期のとれた△Ｔパルス幅の異なる２つのパ
ルス幅を出力し、半導体レーザのパルス幅パワー混合変
調方式に最適なパルス幅生成手段を有する画像形成装置
を実現できる。

【００２１】（１０）前記パルス幅生成手段を２個のフ
リップフロップと、最小遅延時間△Ｔの２べき乗倍の遅
延時間を生成する遅延時間生成部と、その遅延時間生成
をパルス幅選択データに従ってスイッチングするスイッ
チ回路により構成し、△Ｔだけパルス幅の異なる２つの
パルス幅を出力する構成とし、前記パルス幅生成手段を
２系統所有するので、発振回路を用いることなく、同期
のとれた△Ｔパルス幅の異なる２つのパルス幅を出力
し、半導体レーザのパルス幅パワー混合変調方式に最適
なパルス幅生成手段を実現でき、かつ左右両パルスを得
ることにより、ドット集中型で再現性の良い画像を得る
ことができる高解像度，高精度の画像形成装置を実現で
きる。

【００２２】（１１）前記パルス幅生成手段を構成する
遅延時間生成部の構成を、エミッタフォロワ動作を行う
トランジスタのエミッタとグランド間に容量を接続し、
前記トランジスタに流す電流を制御することにより、所
望の遅延時間を生成する構成とするので、簡単な回路構
成で集積化に適した遅延時間生成部を実現でき、小型
化，ローコスト化が達成できる画像形成装置を実現でき
る。

【００２３】（１２）前記パルス幅生成手段を構成する
遅延時間生成部の構成を、差動回路を構成するトランジ
スタのコレクタと電源電圧間に容量を接続し、前記トラ
ンジスタのコレクタに前記コレクタ電位のスイング量を
規定するスイング量規定回路を接続し、前記トランジス
タに流す電流を制御することにより、所望の遅延時間を
生成する構成とするので、簡単な回路構成で集積化に適
した遅延時間生成部を実現でき、小型化，ローコスト化
が達成できる画像形成装置を実現できる。 （１３）前記パルス幅生成手段を構成する遅延時間生成
部の構成を差動回路を構成するトランジスタのベースー
コレクタ間に容量を接続し、前記トランジスタに流す電
流を制御することにより、所望の遅延時間を生成する構
成とするので、簡単な回路構成で集積化に適した遅延時
間生成部を実現でき、小型化，ローコスト化が達成でき
る画像形成装置を実現できる。

【００２４】（１４）前記パルス幅生成手段を構成する
遅延時間生成部の構成をエミッタフォロワ動作を行うト
ランジスタのエミッタとグランド間に容量を接続し、前
記トランジスタに流す電流を制御することにより、所望
の遅延時間を生成する構成とし、その遅延時間の制御を
積分回路を用いて構成するので、簡単な回路構成で集積
化に適し、高精度に制御された遅延時間生成部を実現で
き、小型化，ローコスト化が達成でき、かつ再現性の良
い画像形成装置を実現できる。

【００２５】（１５）前記パルス幅生成手段を構成する
遅延時間生成部の構成をエミッタフォロワ動作を行うト
ランジスタのエミッタとグランド間に容量を接続し、前
記トランジスタに流す電流を制御することにより、所望
の遅延時間を生成する構成とし、その遅延時間の制御を
位相比較回路を用いて構成するので、簡単な回路構成で
集積化に適し、高精度に制御された遅延時間生成部を実
現でき、小型化，ローコスト化が達成でき、かつ再現性
の良い画像形成装置を実現できる。

【００２６】（１６）前記パルス幅生成手段を構成する
遅延時間生成部の構成を差動回路を構成するトランジス
タのコレクタと電源電圧間に容量を接続し、前記トラン
ジスタのコレクタに前記コレクタ電位のスイング量を規
定するスイング量規定回路を接続し、前記トランジスタ
に流す電流を制御することにより、所望の遅延時間を生
成する構成とし、その遅延時間の制御を積分回路を用い
て構成するので、簡単な回路構成で集積化に適し、高精
度に制御された遅延時間生成部を実現でき、小型化，ロ
ーコスト化が達成でき、かつ再現性の良い画像形成装置
を実現できる。

【００２７】（１７）前記パルス幅生成手段を構成する
遅延時間生成部の構成を差動回路を構成するトランジス
タのコレクタと電源電圧間に容量を接続し、前記トラン
ジスタのコレクタに前記コレクタ電位のスイング量を規
定するスイング量規定回路を接続し、前記トランジスタ
に流す電流を制御することにより、所望の遅延時間を生
成する構成とし、その遅延時間の制御を位相比較回路を
用いて構成するので、簡単な回路構成で集積化に適し、
高精度に制御された遅延時間生成部を実現でき、小型
化，ローコスト化が達成でき、かつ再現性の良い画像形
成装置を実現できる。

【００２８】（１８）前記パルス幅生成手段を構成する
遅延時間生成部の構成を差動回路を構成するトランジス
タのベースーコレクタ間に容量を接続し、前記トランジ
スタに流す電流を制御することにより、所望の遅延時間
を生成する構成とし、その遅延時間の制御を積分回路を
用いて構成するので、簡単な回路構成で集積化に適し、
高精度に制御された遅延時間生成部を実現でき、小型
化，ローコスト化が達成でき、かつ再現性の良い画像形
成装置を実現できる。

【００２９】（１９）前記パルス幅生成手段を構成する
遅延時間生成部の構成を差動回路を構成するトランジス
タのベースーコレクタ間に容量を接続し、前記トランジ
スタに流す電流を制御することにより、所望の遅延時間
を生成する構成とし、その遅延時間の制御を位相比較回
路を用いて構成するので、簡単な回路構成で集積化に適
し、高精度に制御された遅延時間生成部を実現でき、小
型化，ローコスト化が達成でき、かつ再現性の良い画像
形成装置を実現できる。

【００３０】

【実施例】実施例について、図面を参照して以下に説明
する。本発明は、レーザプリンタやディジタル複写機，
レーザファックスなどの光書き込み部に用いられている
半導体レーザの制御及び変調部のパルス幅生成部に関す
るものである。図１は、半導体レーザ制御モジュールの
ブロック図で、図中、１はディジタルＡＳＩＣ（Digita
l Application Specific IC）、１ａはパルス変調器（P
ulse Modulator）及びディジタルインタフェース（Digi
tal Interface）、２はアナログＡＳＩＣ（Analog ASI
C）、２ａはＬＤコントローラ（Laser Diode Controlle
r）及びパワー変調器（Power Modulator）、２ｂはバイ
ポーラデバイス（Bipolar Deivce）、３はＬＤ（Laser
Diode）及びＰＤ（Photo Diode）である。

【００３１】画像データ８Bit（Pixel Data Digital DA
ta）と位置制御信号２BitをディジタルＡＳＩＣ１に入
力する。該ＡＳＩＣ１は CMOS DEVICE１ｂであり、パル
ス幅変調およびパルス生成タイミングが設定された５ビ
ットの出力Ｄ０〜Ｄ４（上位ビットＤ４，最下位ビット
Ｄ０，値０〜３１）を生成し、アナログＡＳＩＣ２に対
して出力する。該アナログＡＳＩＣ２は、入力された５
ビットのデータに従い、半導体レーザ（ＬＤ）を変調す
る。５ビットデータＤ０〜Ｄ４の値は、半導体レーザの
光強度レベルを決定し、パルス幅が半導体レーザの光出
力のパルス幅を決定し、パルスの発生タイミングが半導
体レーザの発光タイミングを決定する。

【００３２】図２（ａ）,（ｂ）は、半導体レーザの光
出力波形の基本概念図を示す図である。レーザプリンタ
等で多階調出力を得る手法としては、パルス幅変調，パ
ワー変調などがあるが、本発明で用いる方式は、パルス
幅−パワー混合変調方式とする。この変調方式は、基本
的に２値記録方式であり、印字プロセスに対して安定で
あるパルス幅変調方式を基調とし、その移り変わり部を
光強度変調により補間する方式であり、同じ階調数を実
現する場合に、それぞれ単独の変調方式に比較して、必
要となるパルス幅数，パワー値数が低減することによ
り、それぞれの構成が容易に達成でき、集積化に適して
おり、かつ印字プロセスに対して安定である特徴があ
る。

【００３３】図２には、パルス幅３値，パワー６値の場
合における半導体レーザの光出力波形を模式的に表す。
図２に示すように、本方式は基本的にパルス幅変調であ
るので、中間露光領域を利用するパワー変調部は最小パ
ルス幅で出力する必要がある。このような光出力を得る
ためには、パルス幅をＰＭとすると、ＰＭとＰＭ＋△Ｐ
Ｍ（△ＰＭは最小パルス幅）の２パルスを生成すればよ
い。

【００３４】図３は、本発明による画像形成装置の一実
施例を説明するための構成図で、図中、１１ａ，１１ｂ
は１Ｔ遅延回路、１２ａ，１２ｂは２Ｔ遅延回路、１３
ａ，１３ｂは３Ｔ遅延回路、１４ａ〜１４ｃは論理積
（ＡＮＤ）回路、１５ａ〜１５ｄは論理和（ＯＲ）回
路、１６はマルチプレクサである。

【００３５】本発明の画像形成装置は、パルス幅の異な
る複数のパルス幅を生成するパルス幅生成手段と、被駆
動半導体レーザを制御し、変調する制御・変調手段とを
有し、前記パスル幅生成手段により生成された複数のパ
ルス幅により、前記半導体レーザの光強度と同時にパル
ス幅変調を行うものであり、前記パルス幅生成手段は、
最小のパルス幅△Ｔを生成する第１の遅延時間生成回路
１１ａ，１２ａ，１３ａと、該最小のパルス幅の複数倍
のパルス幅を生成する第２の遅延時間生成回路１１ｂ，
１２ｂ，１３ｂとの２系統所有し、前記第１及び第２の
遅延時間生成回路の出力を論理積１４ａ〜１４ｃもしく
は論理和１５ａ〜１５ｃを介してマルチプレクサ１６に
入力することにより、最小のパルス幅△Ｔの異なる２つ
のパルス幅を出力する構成としたものである。

【００３６】図４は、図３における各部の波形図であ
る。クロック（図中、ＣＬＫで示す）の周期を８Ｔと
し、デューディは５０％とする。クロックを１Ｔ遅延回
路に入力し、立ち下がり時間が時間Ｔだけ遅延するＤ１
パルスを生成し、反転クロック（図中ＣＬＫ）との論理
積をとることにより、１ＴパルスＬを生成する。同様
に、２ＴパルスＬ、３ＴパルスＬを生成する。また、反
転クロックを１Ｔ遅延回路に入力してＤ５パルス（図２
に示す）を生成し、反転クロックとの論理和をとること
により、５ＴパルスＬを生成する。同様に、６Ｔパルス
Ｌ、７ＴパルスＬを生成する。１ＴパルスＬ〜８Ｔパル
スＬを次段のマルチプレクサに入力し、パルス選択デー
タに従って所望のｘＴパルス及び（ｘ＋１）Ｔパルス
（Ｘ＝０,１,…,７）を生成することができる。この実
施例では、パルス幅を８値としたが、同様の考え方で、
複数個のパルスを容易に生成できる。

【００３７】図５は、図３における遅延回路（１Ｔ〜３
Ｔ）の具体的な回路構成図で、図６はその波形図であ
る。トランジスタＱ１〜Ｑ４と抵抗Ｒ１〜Ｒ３により構
成される回路ブロックでクロック入力電圧（図中、ＶＣ
ＬＫ）のＤＣレベルシフトと等価動作を行い、トランジ
スタＱ５，Ｑ６と抵抗Ｒ４とコンデンサＣ１、及びＶＣ
ＯＮＴにより構成される回路ブロックで図５の波形１を
整形し、トランジスタＱ７〜Ｑ１６と抵抗Ｒ５〜Ｒ１３
により構成される回路ブロックで、図６の波形１を整形
することにより、図６に示す遅延パルス１を生成する。

【００３８】図５に示すＶＣＬＫをＱ２のベースに入力
すると、瞬時にＱ５のベースにＶＣＬＫと同様の波形が
得られる。この波形は、次のＱ５、Ｑ６、Ｒ４で構成さ
れるエミッタフォロワにより、コンデンサＣ１がなけれ
ばＱ５のベースエミッタ間電圧Ｖｂｅ分だけＤＣレベル
が負方向にシフトされた波形がＱ５のエミッタに得られ
る。しかし、コンデンサＣ１がＱ５のエミッタに接続さ
れていることにより、ＶＣＬＫの波形の立ち上がり時、
つまりＱ５のベース電圧の立ち上がり時にはＱ５の動作
としてはＯＮ状態を継続するのでＱ５の出力抵抗が非常
に小さいために、コンデンサＣ１に関係なくＱ５のエミ
ッタ電位が瞬時に立ち上がるが、ＶＣＬＫの波形の立ち
下がり時には、Ｑ５の動作としては、瞬時ＯＦＦとなる
状態が生じる。

【００３９】この場合、Ｑ５からの電流供給が無いこと
により、Ｑ５のエミッタ電位は、コンデンサＣ１の容量
とＱ６、Ｒ４、ＶＣＯＮＴで構成される電流ｉにより決
定される。Ｑ５のエミッタ電位をＶ、電荷量をＱとする
と、 Ｑ＝Ｃ×Ｖ＝ｉ×ｔ であるので、Ｑ５のエミッタ電位は、 Ｖ＝ｉ×ｔ／Ｃ となる。そして、Ｑ５の動作がＯＮ状態に復帰するに伴
いＱ５より電流が供給されはじめてＱ５のエミッタ電位
が収束する図６の波形１が得られる。

【００４０】また、Ｑ６のベース−エミッタ間電圧をＶ
ｂｅ１とすると、 ｉ＝（ＶＣＯＮＴ−Ｖｂｅ１）／Ｒ４ であるので、ＶＣＯＮＴに所望の電圧を入力することに
より、広範囲にわたり上記時間ｔを設定することが可能
である。さらに、この波形を次段Ｑ７〜Ｑ１６、Ｒ５〜
Ｒ１３により構成される回路で、Ｑ８とＱ９で構成され
る差動部の反転信号を入力抵抗Ｒ９を介してＱ９のベー
スに入力することにより、図６の遅延パルス１に示す整
形された波形を得ることができる。

【００４１】図７は、本発明による画像形成装置の他の
実施例を説明するための構成図で、図中、２１ａ〜２１
ｇはＤフリップフロップ、２２ａ〜２２ｇは遅延回路、
２３はマルチプレクサである。

【００４２】この実施例でも、上記例と同様にＴパルス
〜８Ｔパルスの８パルスを生成する。最小ブロック構成
は、Ｄフリップフロップ２１ａと時間Ｔを計測もしくは
遅延させる回路２２ａにより構成される。このブロック
図の動作を説明する。入力データにＨ（ハイ）が入力さ
れているので、ＣＬＫの立ち上がりエッジで出力ＱがＨ
になる。出力Ｑは時間遅延回路２２ａによりある一定時
間、例えばＴ時間後に前記フリップフロップ２１ａにリ
セットをかける。すると、出力Ｑはクロック立ち上がり
時からＴ時間後までＨを出力する波形となる。

【００４３】時間遅延回路の具体的回路構成は、図５と
同様の回路で実現できる。図５においては、遅延時間生
成をＶＣＬＫの同相波形、つまりＱ３のコレクタより生
成したが、時間遅延回路の遅延時間をＱ２のコレクタよ
り生成すると、遅延波形は図８の波形２となる。この波
形２を整形し、図８の遅延パルス２により前記フリップ
フロップにリセットをかけるとすればよい。このように
して、１Ｔパルス〜７Ｔパルスを生成し、マルチプレク
サを介してパルス選択データにより所望のｘＴパルス及
び（ｘ＋１）Ｔパルス（Ｘ＝０、１、……、７）を生成
することができる。

【００４４】図９は、本発明による画像形成装置の更に
他の実施例を説明するための構成図で、図中、３０はパ
ルス選択回路、３１ａ〜３１ｇはＤフリップフロップ、
３２ａ〜３２ｇは遅延回路、３３は論理和（ＯＲ）回
路、３４は２パルス生成部、３５は遅延時間制御部、３
６ａ，３６ｂは遅延部である。

【００４５】本実施例の最小ブロック構成は図７と同様
であるので、ここでは説明を省略する。本実施例では、
図に示すＤ１１〜Ｄ１７を、図１０に示す規則に従って
パルス選択回路３０を実現することにより、所望の１パ
ルスを生成し、該パルスを遅延時間制御部３５と２つの
時間Ｔ遅延部３６ａ，３６ｂにより構成される２パルス
生成部３４を介することにより、所望のｘＴパルス及び
（ｘ＋１）Ｔパルス（Ｘ＝０、１、……、７）を生成す
ることができる。２パルス生成部の動作は、図９に示す
ように、ＣＬＫを時間Ｔ遅延部３６ａ，３６ｂに入力
し、その出力ＣＬＫ´を遅延時間制御部３５を介して時
間Ｔ遅延部３６ａ，３６ｂを制御する模擬回路を形成
し、同じ制御部を用いて実際のｘＴパルスを時間Ｔ遅延
した（ｘ＋１）Ｔパルスを生成することにより、図７に
示すマルチプレクサを簡略化する構成が可能となる。

【００４６】図１１は、本発明による画像形成装置の更
に他の実施例を説明するための構成図で、図中、４０
ａ，５０ａはパルス選択回路、４１ａ〜４１ｇ，５１ａ
〜５１ｇはＤフリップフロップ、４２ａ〜４２ｇ，５２
ａ〜５２ｇは遅延回路、４３，５３はＬＲ選択回路、４
４，５４はマルチプレクサである。

【００４７】本実施例の最小ブロック構成は図７と同様
であるので、ここでは説明を省略する。本実施例では、
図９、図１０に示す構成の２チャンネル構成である。た
だし、本実施例では、図中、パルス選択回路４０ａ，５
０ａは、パルス選択データに従い時間Ｔだけ異なる２パ
ルス、例えば２ＴパルスＬと３ＴパルスＬ、４Ｔパルス
Ｒと５ＴパルスＲなどを生成するデータをそれぞれのＤ
フリップフロップ４１ａ〜４１ｇ，５１ａ〜５１ｇに入
力する。生成されたパルスはＬＲ選択データに従って制
御されるＬＲ選択回路４３，５３、パルス選択データに
従って制御されるマルチプレクサ４４，５４を介した後
所望のｘＴパルス及び（ｘ＋１）Ｔパルス（Ｘ＝０、
１、……、７）を生成する。

【００４８】ここで、Ｄフリップフロップの出力Ｑと反
転Ｑ（Ｑ）には、それぞれＬ、Ｒとしているが、その説
明図を図１２（ａ）,（ｂ）に示す。図１２（ａ）,
（ｂ）を見れば分かるように、図１２（ａ）における１
ＴパルスＬとは、ＣＬＫの立ち上がりエッジに同期し、
パルス幅がＴのパルスであり、この反転パルスは、図１
２（ｂ）に示す７ＴパルスＲとなる。これらのパルス
は、クロックサイクルから見るとあたかも左から生じる
パルスと右から生じるパルスとなるので、それぞれのパ
ルスをｘＴパルスＬ（left pulse）、ｘＴパルスＲ（ri
ght pulse）とする。これらのパルスを生成する利点
は、レーザプリンタ等の出力部において、１ドットごと
に出力するだけでなく、隣接する２ドットをまとめて出
力することが可能となる。つまり、あるクロックで図１
２（ｂ）の５ＴパルスＲを出力し、次のクロックで図１
２（ａ）の５ＴパルスＬを出力した場合には、この連続
する２ドットの中央に１０Ｔパルスを生成することが可
能である。

【００４９】現状の複写機等の電子写真プロセスでは、
平滑な画像を出力する場合に１ドットごとの出力では良
好な平滑性を得ることが困難であり、２ドットをまとめ
て出力することで、ドット集中型で再現性の良い画像を
得ることができるので、上記のように左パルスと右パル
スを出力できる構成は多階調画像の出力系には有効であ
る。図１１において、２チャンネル構成でなくても１チ
ャンネルで左パルスと右パルスを出力することは可能で
あるが、クロックが入力されるごとにデータがパタパタ
切り替わることにより、連続する２ドットを出力する場
合にはノイズが入る場合が生じる。

【００５０】しかし、２チャンネル構成の場合には、図
１３に動作概略を示すように、図中のＣＬＫ１と反転ク
ロックＣＬＫ１を生成し、ＤＡＴＡ０から図１４に示す
回路等によりＤＡＴＡ１、ＤＡＴＡ２を生成し、それぞ
れ反転クロックＣＬＫ１でＤＡＴＡ１を、ＣＬＫ１でＤ
ＡＴＡ２をたたくことにより、図中のＤＯＵＴ０、ＤＯ
ＵＴ１を生成する。この場合、図中、ＰＵＬＳＥ０から
次のＰＵＬＳＥ２生成まで１ＣＬＫ０の時間余裕が生じ
るので、この間データ選択等の処理を実行できるので、
連続する２ドットを出力する場合でもノイズが生じない
構成となる。

【００５１】図１５は、本発明による画像形成装置の更
に他の実施例を説明するための構成図で、図中、６１
ａ，６１ｂはＤフリップフロップ、６２ａ，６２ｂは遅
延回路である。本実施例のパルス生成回路は、Ｄフリッ
プフロップ６１，６１ｂの２個と時間遅延回路６２ａ，
６２ｂの２個で構成されており、図中の時間ｘＴ遅延回
路及び時間（ｘ＋１）Ｔ遅延回路の実施例を図１６及び
図１７に示す。

【００５２】図１６及び図１７は時間遅延回路で、図
中、７１ａ〜７１ｇ，８１は遅延制御部、７２ａ〜７２
ｇ，８２ａ〜８２ｇは時間Ｔ遅延発生回路、７３，８３
はマルチプレクサである。図１６、図１７に示す時間遅
延回路は、時間Ｔ遅延発生回路７２ａが次段の時間Ｔ遅
延発生回路７２ｂに順次つながっていくことにより、そ
れぞれ遅延時間Ｔ、２Ｔ、……７Ｔを生成している。こ
の遅延時間はマルチプレクサ７３にパルス選択データと
一緒に入力され、そのデータに従って、所望の時間ｘＴ
または（ｘ＋１）Ｔが生成される。

【００５３】この構成においては、Ｄフリップフロップ
を２個しか必要としないので、回路規模や回路素子数の
低減を実現することができる。これらの実施例では、時
間Ｔ遅延発生回路を次段の時間Ｔ遅延発生回路に順次つ
なげたが、時間Ｔ遅延回路、時間２Ｔ遅延回路、……時
間７Ｔ遅延回路をそれぞれ構成する場合でも同様の機能
が実現できる。また、この図には、遅延時間の制御部が
それぞれの遅延発生回路もしくはトータルの遅延時間を
制御する構成となっているが、この制御部も、時間Ｔ制
御、時間２Ｔ制御、……時間７Ｔ制御の構成でも同様で
ある。また、図１５に示す構成を２系統用いることによ
り、前記図１２（ａ）,（ｂ）に示す左右パルスをノイ
ズを生じることなく、安定に生成する構成が可能であ
る。

【００５４】図１８は、本発明による画像形成装置の更
に他の実施例を説明するための構成図で、図中、９１
ａ，９１ｂはＤフリップフロップ、９２は遅延回路であ
る。本実施例のパルス生成回路は、Ｄフリップフロップ
２個と時間遅延回路１個で構成されており、図中の時間
ｘＴ及び（ｘ＋１）Ｔ遅延回路の実施例を図１９に示
す。図１９において、１０１は遅延制御部、１０２ａ〜
１０２ｇは時間Ｔ遅延発生回路、１０３ａ，１０３ｂは
マルチプレクサである。

【００５５】本実施例の時間遅延回路は１つであり、時
間Ｔ遅延発生回路が次段の時間Ｔ遅延発生回路に順次つ
ながっていくことにより、それぞれ遅延時間Ｔ、２Ｔ、
……７Ｔを生成している。この遅延時間は２つのマルチ
プレクサにパルス選択データと一緒に入力され、そのデ
ータに従って、所望の時間ｘＴと（ｘ＋１）Ｔが生成さ
れる。この回路構成では、前述した図１５の例より、さ
らに時間遅延回路が１つ少ない回路構成が可能となり、
回路規模や回路素子数の低減を実現することができる。
これらの実施例では、時間Ｔ遅延発生回路を次段の時間
Ｔ遅延発生回路に順次つなげたが、時間Ｔ遅延回路、時
間２Ｔ遅延回路、……時間７Ｔ遅延回路をそれぞれ構成
する場合でも同様の機能が実現できる。また、この図に
は、遅延時間の制御部がそれぞれの遅延発生回路もしく
はトータルの遅延時間を制御する構成となっているが、
この制御部も、時間Ｔ制御、時間２Ｔ制御、……時間７
Ｔ制御の構成でも同様である。また、図１８に示す構成
を２系統用いることにより、前記図１２（ａ）,（ｂ）
に示す左右パルスをノイズを生じることなく安定に生成
する構成が可能である。

【００５６】図２０（ａ）,（ｂ）は、本発明による画
像形成装置の更に他の実施例を説明するための構成図
で、図中、１１１ａ〜１１１ｄは遅延発生回路、１１２
はマルチプレクサである。本実施例では、図のように遅
延時間発生部を２つに分割し、１つの遅延時間発生部か
らは奇数の遅延時間、つまりＴ，３Ｔ、５Ｔ、７Ｔ……
を生成し、もう１つの遅延時間発生部からは偶数の遅延
時間、つまり２Ｔ，４Ｔ、６Ｔ……を生成し、それぞれ
をマルチプレクサに入力して、所望の遅延パルスを選択
する。ここで、それぞれのブロックについてはすでに動
作説明をしているのでここでは省略する。

【００５７】図２１は、本発明による画像形成装置の更
に他の実施例を説明するための構成図で、図中、１２１
ａ，１２１ｂはＤフリップフロップ、１２２はスイッチ
回路、１２３ａ〜１２３ｃは遅延回路である。本実施例
のパルス生成回路は、２個のＤフリップフロップ１２１
ａ，１２１ｂと時間ｘＴ及び（ｘ＋１）Ｔ遅延回路によ
り構成されている。また時間ｘＴ及び（ｘ＋１）Ｔ遅延
回路は、時間Ｔ遅延回路１２３ａ，時間２Ｔ遅延回路１
２３ｂ，時間４Ｔ遅延回路１２３ｃの３ブロックとスイ
ッチ回路１２２で構成されている。遅延回路はパルス選
択データにより制御され、例えば６Ｔと７Ｔの遅延時間
が所望の場合には、順次時間４Ｔ遅延部、時間２Ｔ遅延
部を経てＤフリップフロップ１を、時間４Ｔ遅延部、時
間２Ｔ遅延部、時間Ｔ遅延部を経てＤフリップフロップ
２をリセットすることによりそれぞれ、所望の時間ｘＴ
パルスと（ｘ＋１）Ｔパルスが生成される構成となって
いる。時間遅延回路がさらに３個でよいので、回路構成
が簡便となり、また回路素子数をより低減することがで
きる。また、図２１に示す構成を２系統用いることによ
り、前記１２（ａ）,（ｂ）に示す左右パルスをノイズ
を生じることなく、安定に生成する構成が可能である。

【００５８】図２２は、本発明による画像形成装置の更
に他の実施例を説明するための構成図で、本実施例の遅
延時間発生部の具体的回路構成の例を記載している。図
２２において、Ｑ７〜Ｑ１６、Ｒ５〜Ｒ１３で構成され
る部分の動作はすでに説明しているので、ここでは省略
する。Ｑ２のベースにＥＣＬレベルに変換されたクロッ
クＶＣＬＫを入力し、Ｑ５のベース電位が上昇する場合
には、トランジスタＱ１はＯＦＦ動作に向かうのでこの
ケースには関与せず、Ｑ１７のトランジスタがＯＮ動作
になるまで、図５において説明したように、Ｑ５のベー
ス電位Ｖは、コンデンサＣ１の容量とトランジスタＱ４
のコレクタ電流ｉにより決定され、 Ｖ＝ｉ×ｔ／Ｃ となる。

【００５９】また、Ｑ４のエミッタ抵抗をＶｂｅ２とす
ると、 ｉ＝（ＶＣＯＮＴ−Ｖｂｅ２）／Ｒ３ である。そして、トランジスタＱ１７がＯＮ動作となる
電位、つまりＶＲＥＦ５＋Ｖｂｅ（Ｑ１７）まで上昇す
る。逆に、Ｑ５のベース電位が降下する場合には、Ｑ
１，Ｑ１７がＯＦＦ動作領域では、上式で表現され、ト
ランジスタＱ１がＯＮ動作となる電位、つまりＶＲＥＦ
４−Ｖｂｅ（Ｑ１）まで降下する。この動作概略図を図
２３に示す。本実施例では、図２３のように立ち上がり
時にも立ち下がり時にも時間遅延を生じる回路を実現す
ることができる。

【００６０】図２４は、本発明による画像形成装置の更
に他の実施例を説明するための構成図である。本実施例
の動作は図５と同様である。ただし、コンデンサＣ１が
Ｑ２のベース、コレクタ間に接続されていることによ
り、いわゆるミラー効果が発生するため、このコンデン
サＣ１の見かけ上の容量は、Ｑ２、Ｑ３、Ｑ４、Ｒ１、
Ｒ３等で構成される差動部のゲイン倍されることになる
ので、そのゲインをＧとすると、見かけ上の容量Ｃｅｆ
ｆは、 Ｃｅｆｆ＝ＸＣ１×Ｇ となり、より大きい遅延時間を得ることができる遅延時
間生成部を構成することができる。

【００６１】図２５及び図２６は、本発明による画像形
成装置の更に他の実施例を説明するための構成図で、図
中、１３１，１４１は時間Ｔ遅延生成部、１３２，１４
２は遅延回路、１３３は論理積（ＡＮＤ）回路、１４３
は位相比較器、１３４，１４４は積分回路、１３５，１
４５は比較増幅器である。

【００６２】これらの図は、遅延時間を制御する回路の
具体的な回路ブロック構成図を表している。図中の時間
Ｔ遅延生成部とシュミットトリガー部に関してはすでに
説明をしているのでここでは省略する。図２５の実施例
においては、図３、図４で説明したように、遅延パルス
と反転クロックのＡＮＤ１３３をとることにより、遅延
パルスとクロックの差、つまり遅延量を検出し、その積
分量を比較増幅器１３５に入力し、遅延時間比較電圧Ｖ
ＣＯＭＰと比較することにより、遅延時間を所望の値に
常時制御する構成が実現できる。積分については図５、
図２２、図２４に記載されている具体的回路を用いても
よいし、簡単な抵抗とコンデンサを用いた回路でも容易
に実現できる。比較増幅器に関しては、差動回路を用い
て容易に実現できる。また、図２６においては、遅延パ
ルスとクロックの位相比較を位相比較器１４３行うこと
により、図２５と同様の遅延量を検出することもでき
る。この位相比較を行う１例を揚げると、遅延パルスと
クロックのエクスクルーシブＯＲをとることにより、容
易に実現することができる。

【００６３】

【発明の効果】以上の説明から明らかなように、本発明
によると、以下のような効果がある。 （１）請求項１に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段を最
小のパルス幅ΔＴを生成する遅延時間生成回路と、その
複数倍のパルス幅を生成する遅延時間生成回路を２系統
所有し、その出力を論理積もしくは論理和を介してマル
チプレクサに入力することにより、ΔＴパルス幅の異な
る２つのパルス幅を出力する構成としたので、発振回路
やフリップフロップを用いることなく、簡便な構成で容
易にΔＴパルス幅の異なる２つのパルス幅を出力するパ
ルス幅生成手段を有する画像形成装置を実現できる。 （２）請求項２に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス変調を行
う画像形成装置において、前記パルス幅生成部を複数所
有し、その出力をマルチプレクサに入力することによ
り、最小のパルス幅ΔＴだけパルス幅の異なる２つのパ
ルス幅を出力する構成としたので、発振回路を用いるこ
となく、同期のとれたΔＴパルス幅の異なる２つのパル
ス幅を出力し、半導体レーザのパルス幅パワー混合変調
方式に最適なパルス幅生成手段を有する画像形成装置を
実現できる。 （３）請求項３に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段をフ
リップフロップと遅延時間生成回路により１パルス幅生
成部を構成し、前記１パルス幅生成部を複数所有し、そ
の出力をマルチプレクサに入力することにより、最小の
パルス幅ΔＴだけパルス幅の異なる２つのパルス幅を出
力する構成とし、前記パルス幅生成手段を２系統所有す
るので、発振回路を用いることなく、同期のとれたΔＴ
パルス幅の異なる２つのパルス幅を出力し、半導体レー
ザのパルス幅パワー混合変調方式に最適なパルス幅生成
手段を実現でき、かつ左右両パルスを得ることによりド
ット集中型で再現性の良い画像を得ることができる高解
像度、高精度の画像形成装置を実現できる。 （４）請求項４に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段をフ
リップフロップと遅延時間生成回路により１パルス幅生
成部を構成し、該１パルス幅生成部を複数所有し、パル
ス選択データに従って前記１パルス幅生成部において１
パルス幅を生成し、その出力を２パルス生成部を介する
ことにより、最小のパルス幅ΔＴだけパルス幅の異なる
２つのパルス幅を出力する構成とするので、発振回路を
用いることなく、同期のとれたΔＴパルス幅の異なる２
つのパルス幅を出力し、半導体レーザのパルス幅パワー
混合変調方式に最適なパルス幅生成手段を有する画像形
成装置を実現できる。 （５）請求項５に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段を２
個のフリップフロップと、複数の遅延時間発生部より生
成する遅延時間をマルチプレクサを介してパルス選択デ
ータに従って１つの遅延時間を選択する遅延時間生成回
路を２個所有することにより、最小のパルス幅ΔＴだけ
パルス幅の異なる２つのパルス幅を出力する構成とする
ので、発振回路を用いることなく、同期のとれたΔＴパ
ルス幅の異なる２つのパルス幅を出力し、半導体レーザ
のパルス幅パワー混合変調方式に最適なパルス幅生成手
段を有する画像形成装置を実現できる。 （６）請求項６に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段を２
個のフリップフロップと、複数の遅延時間発生部より生
成する遅延時間を２個のマルチプレクサを介してパルス
選択データに従って２つの遅延時間を選択する遅延時間
生成回路を所有することにより、最小のパルス幅ΔＴだ
けパルス幅の異なる２つのパルス幅を出力する構成とす
るので、発振回路を用いることなく、同期のとれたΔＴ
パルス幅の異なる２つのパルス幅を出力し、半導体レー
ザのパルス幅パワー混合変調方式に最適なパルス幅生成
手段を有する画像形成装置を実現できる。 （７）請求項７に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段を２
個のフリップフロップと、複数の遅延時間発生部より生
成する遅延時間を２個のマルチプレクサを介してパルス
選択データに従って２つの遅延時間を選択する遅延時間
生成回路を所有することにより、最小のパルス幅ΔＴだ
けパルス幅の異なる２つのパルス幅を出力する構成と
し、前記パルス幅生成手段を２系統所有するので、発振
回路を用いることなく、同期のとれたΔＴパルス幅の異
なる２つのパルス幅を出力し、半導体レーザのパルス幅
パワー混合変調方式に最適なパルス幅生成手段を実現で
き、かつ左右両パルスを得ることによりドット集中型で
再現性の良い画像を得ることができる高解像度、高精度
の画像形成装置を実現できる。 （８）請求項８に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段を２
個のフリップフロップと、最小遅延時間ΔＴの奇数倍の
遅延時間を生成する遅延時間生成部と、最小遅延時間Δ
Ｔの偶数倍の遅延時間を生成する遅延時間生成部とを所
有し、それぞれマルチプレクサを介しパルス選択データ
に従い、ΔＴだけパルス幅の異なる２つのパルス幅を出
力する構成とするので、発振回路を用いることなく、同
期のとれたΔＴパルス幅の異なる２つのパルス幅を出力
し、半導体レーザのパルス幅パワー混合変調方式に最適
なパルス幅生成手段を有する画像形成装置を実現でき
る。 （９）請求項９に対応する効果：パルス幅の異なる複数
のパルス幅を生成するパルス幅生成手段と、被駆動半導
体レーザを制御、変調する制御・変調手段を有し、前記
パルス幅生成手段により生成された複数のパルス幅によ
り、前記半導体レーザの光強度と同時にパルス幅変調を
行う画像形成装置において、前記パルス幅生成手段を２
個のフリップフロップと、最小遅延時間ΔＴの２のべき
乗倍の遅延時間を生成する遅延時間生成部と、その遅延
時間生成をパルス選択データに従ってスイッチングする
スイッチ回路により構成し、ΔＴだけパルス幅の異なる
２つのパルス幅を出力する構成とするので、発振回路を
用いることなく、同期のとれたΔＴパルス幅の異なる２
つのパルス幅を出力し、半導体レーザのパルス幅パワー
混合変調方式に最適なパルス幅生成手段を有する画像形
成装置を実現できる。 （１０）請求項１０に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を２個のフリップフロップと、最小遅延時間ΔＴの２の
べき乗倍の遅延時間を生成する遅延時間生成部と、その
遅延時間生成をパルス選択データに従ってスイッチング
するスイッチ回路により構成し、ΔＴだけパルス幅の異
なる２つのパルス幅を出力する構成とし、前記パルス幅
生成手段を２系統所有するので、発振回路を用いること
なく、同期のとれたΔＴパルス幅の異なる２つのパルス
幅を出力し、半導体レーザのパルス幅パワー混合変調方
式に最適なパルス幅生成手段を実現でき、かつ左右両パ
ルスを得ることによりドット集中型で再現性の良い画像
を得ることができる高解像度、高精度の画像形成装置を
実現できる。 （１１）請求項１１に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、エミッタフォロワ
動作を行うトランジスタのエミッタとグランド間に容量
を接続し、前記トランジスタに流す電流を制御すること
により、所望の遅延時間を生成する構成とするので、簡
単な回路構成で集積化に適した遅延時間生成部を実現で
き、小型化、ローコスト化が達成できる画像形成装置を
実現できる。 （１２）請求項１２に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、差動回路を構成す
るトランジスタのコレクタと電源電圧間に容量を接続
し、前記トランジスタのコレクタに前記コレクタ電位の
スイング量を規定するスイング量規定回路を接続し、前
記トランジスタに流す電流を制御することにより、所望
の遅延時間を生成する構成とするので、簡単な回路構成
で集積化に適した遅延時間生成部を実現でき、小型化、
ローコスト化が達成できる画像形成装置を実現できる。 （１３）請求項１３に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、差動回路を構成す
るトランジスタのベース−コレクタ間に容量を接続し、
前記トランジスタに流す電流を制御することにより、所
望の遅延時間を生成する構成とするので、簡単な回路構
成で集積化に適した遅延時間生成部を実現でき、小型
化、ローコスト化が達成できる画像形成装置を実現でき
る。 （１４）請求項１４に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、エミッタフォロワ
動作を行うトランジスタのエミッタとグランド間に容量
を接続し、前記トランジスタに流す電流を制御すること
により、所望の遅延時間を生成する構成とし、その遅延
時間の制御を積分回路を用いて構成するので、簡単な回
路構成で集積化に適し、高精度に制御された遅延時間生
成部を実現でき、小型化、ローコスト化が達成でき、か
つ再現性のよい画像形成装置を実現できる。 （１５）請求項１５に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、エミッタフォロワ
動作を行うトランジスタのエミッタとグランド間に容量
を接続し、前記トランジスタに流す電流を制御すること
により、所望の遅延時間を生成する構成とし、その遅延
時間の制御を位相比較回路を用いて構成するので、簡単
な回路構成で集積化に適し、高精度に制御された遅延時
間生成部を実現でき、小型化、ローコスト化が達成でき
る画像形成装置を実現できる。 （１６）請求項１６に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、差動回路を構成す
るトランジスタのコレクタと電源電圧間に容量を接続
し、前記トランジスタのコレクタに前記コレクタ電位の
スイング量を規定するスイング量規定回路を接続し、前
記トランジスタに流す電流を制御することにより、所望
の遅延時間を生成する構成とし、その遅延時間の制御を
積分回路を用いて構成するので、簡単な回路構成で集積
化に適し、高精度に制御された遅延時間生成部を実現で
き、小型化、ローコスト化が達成でき、かつ再現性のよ
い画像形成装置を実現できる。 （１７）請求項１７に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、差動回路を構成す
るトランジスタのコレクタと電源電圧間に容量を接続
し、前記トランジスタのコレクタに前記コレクタ電位の
スイング量を規定するスイング量規定回路を接続し、前
記トランジスタに流す電流を制御することにより、所望
の遅延時間を生成する構成とし、その遅延時間の制御を
位相比較回路を用いて構成するので、簡単な回路構成で
集積化に適し、高精度に制御された遅延時間生成部を実
現でき、小型化、ローコスト化が達成でき、かつ再現性
のよい画像形成装置を実現できる。 （１８）請求項１８に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、差動回路を構成す
るトランジスタのベース−コレクタ間に容量を接続し、
前記トランジスタに流す電流を制御することにより所望
の遅延時間を生成する構成とし、その遅延時間の制御を
積分回路を用いて構成するので、簡単な回路構成で集積
化に適し、高精度に制御された遅延時間生成部を実現で
き、小型化、ローコスト化が達成でき、かつ再現性のよ
い画像形成装置を実現できる。 （１９）請求項１９に対応する効果：パルス幅の異なる
複数のパルス幅を生成するパルス幅生成手段と、被駆動
半導体レーザを制御、変調する制御・変調手段を有し、
前記パルス幅生成手段により生成された複数のパルス幅
により、前記半導体レーザの光強度と同時にパルス幅変
調を行う画像形成装置において、前記パルス幅生成手段
を構成する遅延時間生成部の構成を、差動回路を構成す
るトランジスタのベース−コレクタ間に容量を接続し、
前記トランジスタに流す電流を制御することにより所望
の遅延時間を生成する構成とし、その遅延時間の制御を
位相比較回路を用いて構成するので、簡単な回路構成で
集積化に適し、高精度に制御された遅延時間生成部を実
現でき、小型化、ローコスト化が達成でき、かつ再現性
のよい画像形成装置を実現できる。

【図面の簡単な説明】

【図１】 本発明における半導体レーザ制御モジュール
のブロック図である。

【図２】 図１における半導体レーザの光出力波形の基
本概念図である。

【図３】 本発明における画像形成装置の一実施例を説
明するための構成図である。

【図４】 図３における各部の波形図である。

【図５】 図３における遅延回路の具体的な回路構成図
である。

【図６】 図５における波形図である。

【図７】 本発明による画像形成装置の他の実施例を説
明するための構成図である。

【図８】 図７における波形図である。

【図９】 本発明による画像形成装置の更に他の実施例
を説明するための構成図である。

【図１０】 本発明におけるパルス選択回路を実現する
ためのパルス選択データを示す図である。

【図１１】 本発明による画像形成装置の更に他の実施
例を説明するための構成図である。

【図１２】 図１１におけるＤフリップフロップの出力
波形を示す図である。

【図１３】 図１１における２チャンネル構成の場合の
動作を説明するための波形図である。

【図１４】 図１３における波形図の回路構成図であ
る。

【図１５】 本発明による画像形成装置の更に他の実施
例を説明するための構成図である。

【図１６】 本発明における時間遅延回路を示す図であ
る。

【図１７】 本発明における他の時間遅延回路を示す図
である。

【図１８】 本発明による画像形成装置の更に他の実施
例を説明するための構成図である。

【図１９】 本発明における時間遅延回路を示す図であ
る。

【図２０】 本発明における画像形成装置の更に他の実
施例を説明するための構成図である。

【図２１】 本発明における画像形成装置の更に他の実
施例を説明するための構成図である。

【図２２】 本発明における画像形成装置の更に他の実
施例を説明するための構成図である。

【図２３】 図２２における動作を説明するための図で
ある。

【図２４】 本発明による画像形成装置の更に他の実施
例を説明するための構成図である。

【図２５】 本発明による画像形成装置の更に他の実施
例を説明するための構成図である。

【図２６】 本発明による画像形成装置の更に他の実施
例を説明するための構成図である。

【符号の説明】

１１ａ，１１ｂ…１Ｔ遅延回路、１２ａ，１２ｂ…２Ｔ
遅延回路、１３ａ，１３ｂ…３Ｔ遅延回路、１４ａ〜１
４ｃ…論理積（ＡＮＤ）回路、１５ａ〜１５ｄ…論理和
（ＯＲ）回路、１６…マルチプレクサ。

Claims (19)

【特許請求の範囲】
1. 【請求項１】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、最小のパル
   ス幅△Ｔを生成する第１の遅延時間生成回路と、該最小
   のパルス幅の複数倍のパルス幅を生成する第２の遅延時
   間生成回路との２系統所有し、前記第１及び第２の遅延
   時間生成回路の出力を論理積もしくは論理和を介してマ
   ルチプレクサに入力することにより、最小のパルス幅△
   Ｔの異なる２つのパルス幅を出力する構成としたことを
   特徴とする画像形成装置。
2. 【請求項２】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、フリップフ
   ロップと遅延時間生成回路により１パルス幅生成部を構
   成し、該１パルス幅生成部を複数所有し、該１パルス幅
   生成部の出力をマルチプレクサに入力することにより、
   最小のパルス幅△Ｔだけパルス幅の異なる２つのパルス
   幅を出力する構成としたことを特徴とする画像形成装
   置。
3. 【請求項３】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、フリップフ
   ロップと遅延時間生成回路により１パルス幅生成部を構
   成し、該１パルス幅生成部を複数所有し、該１パルス幅
   生成部の出力をマルチプレクサに入力することにより、
   最小のパルス幅△Ｔだけパルス幅の異なる２つのパルス
   幅を出力する構成とし、前記パルス幅生成手段を２系統
   所有することを特徴とする画像形成装置。
4. 【請求項４】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、フリップフ
   ロップと遅延時間生成回路により１パルス幅生成部を構
   成し、該１パルス幅生成部を複数所有し、パルス選択デ
   ータに従って前記１パルス幅生成部において１パルス幅
   を生成し、該１パルス幅生成部の出力を２パルス生成部
   を介することにより、最小のパルス幅△Ｔだけパルス幅
   の異なる２つのパルス幅を出力する構成としたことを特
   徴とする画像形成装置。
5. 【請求項５】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、２個のフリ
   ップフロップと、複数の遅延時間発生部より生成する遅
   延時間をマルチプレクサを介してパルス選択データに従
   って１つの遅延時間を選択する遅延時間生成回路とを２
   個所有することにより、最小のパルス幅△Ｔだけパルス
   幅の異なる２つのパルス幅を出力する構成としたことを
   特徴とする画像形成装置。
6. 【請求項６】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、２個のフリ
   ップフロップと、複数の遅延時間発生部より生成する遅
   延時間を２個のマルチプレクサを介してパルス選択デー
   タに従って２つの遅延時間を選択する遅延時間生成回路
   とを所有することにより、最小のパルス幅△Ｔだけパル
   ス幅の異なる２つのパルス幅を出力する構成としたこと
   を特徴とする画像形成装置。
7. 【請求項７】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、２個のフリ
   ップフロップと、複数の遅延時間発生部より生成する遅
   延時間を２個のマルチプレクサを介してパルス選択デー
   タに従って２つの遅延時間を選択する遅延時間生成回路
   とを所有することにより、最小のパルス幅△Ｔだけパル
   ス幅の異なる２つのパルス幅を出力する構成とし、前記
   パルス幅生成手段を２系統所有することを特徴とする画
   像形成装置。
8. 【請求項８】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、２個のフリ
   ップフロップと、最小遅延時間△Ｔの奇数倍の遅延時間
   を生成する遅延時間生成部と、最小遅延時間△Ｔの偶数
   倍の遅延時間を生成する遅延時間生成部とを所有し、そ
   れぞれマルチプレクサを介してパルス選択データに従
   い、△Ｔだけパルス幅の異なる２つのパルス幅を出力す
   る構成としたことを特徴とする画像形成装置。
9. 【請求項９】 パルス幅の異なる複数のパルス幅を生成
   するパルス幅生成手段と、被駆動半導体レーザを制御
   し、変調する制御・変調手段とを有し、前記パルス幅生
   成手段により生成された複数のパルス幅により、前記半
   導体レーザの光強度と同時にパルス幅変調を行う画像形
   成装置において、前記パルス幅生成手段は、２個のフリ
   ップフロップと、最小遅延時間△Ｔの２のべき乗倍の遅
   延時間を生成する遅延時間生成部と、その遅延時間生成
   をパルス幅選択データに従ってスイッチングするスイッ
   チ回路とにより構成され、△Ｔだけパルス幅の異なる２
   つのパルス幅を出力する構成としたことを特徴とする画
   像形成装置。
10. 【請求項１０】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段は、２個のフリ
    ップフロップと、最小遅延時間△Ｔの２のべき乗倍の遅
    延時間を生成する遅延時間生成部と、その遅延時間生成
    をパルス幅選択データに従ってスイッチングするスイッ
    チ回路とにより構成され、△Ｔだけパルス幅の異なる２
    つのパルス幅を出力する構成とし、前記パルス幅生成手
    段を２系統所有することを特徴とする画像形成装置。
11. 【請求項１１】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、エミッタフォロワ動作を行うトランジス
    タのエミッタとグランド間に容量を接続し、前記トラン
    ジスタに流す電流を制御することにより、所望の遅延時
    間を生成する構成としたことを特徴とする画像形成装
    置。
12. 【請求項１２】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、差動回路を構成するトランジスタのコレ
    クタと電源電圧間に容量を接続し、前記トランジスタの
    コレクタに前記コレクタ電位のスイング量を規定するス
    イング量規定回路を接続し、前記トランジスタに流す電
    流を制御することにより所望の遅延時間を生成する構成
    としたことを特徴とする画像形成装置。
13. 【請求項１３】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、差動回路を構成するトランジスタのベー
    スーコレクタ間に容量を接続し、前記トランジスタに流
    す電流を制御することにより所望の遅延時間を生成する
    構成としたことを特徴とする画像形成装置。
14. 【請求項１４】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、エミッタフォロワ動作を行うトランジス
    タのエミッタとグランド間に容量を接続し、前記トラン
    ジスタに流す電流を制御することにより所望の遅延時間
    を生成する構成とし、その遅延時間の制御を積分回路を
    用いて構成したことを特徴とする画像形成装置。
15. 【請求項１５】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、エミッタフォロワ動作を行うトランジス
    タのエミッタとグランド間に容量を接続し、前記トラン
    ジスタに流す電流を制御することにより所望の遅延時間
    を生成する構成とし、その遅延時間の制御を位相比較回
    路を用いて構成したことを特徴とする画像形成装置。
16. 【請求項１６】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、差動回路を構成するトランジスタのコレ
    クタと電源電圧間に容量を接続し、前記トランジスタの
    コレクタに前記コレクタ電位のスイング量を規定するス
    イング量規定回路を接続し、前記トランジスタに流す電
    流を制御することにより所望の遅延時間を生成する構成
    とし、その遅延時間の制御を積分回路を用いて構成した
    ことを特徴とする画像形成装置。
17. 【請求項１７】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、差動回路を構成するトランジスタのコレ
    クタと電源電圧間に容量を接続し、前記トランジスタの
    コレクタに前記コレクタ電位のスイング量を規定するス
    イング量規定回路を接続し、前記トランジスタに流す電
    流を制御することにより所望の遅延時間を生成する構成
    とし、その遅延時間の制御を位相比較回路を用いて構成
    したことを特徴とする画像形成装置。
18. 【請求項１８】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、差動回路を構成するトランジスタのベー
    スーコレクタ間に容量を接続し、前記トランジスタに流
    す電流を制御することにより所望の遅延時間を生成する
    構成とし、その遅延時間の制御を積分回路を用いて構成
    したことを特徴とする画像形成装置。
19. 【請求項１９】 パルス幅の異なる複数のパルス幅を生
    成するパルス幅生成手段と、被駆動半導体レーザを制御
    し、変調する制御・変調手段とを有し、前記パルス幅生
    成手段により生成された複数のパルス幅により、前記半
    導体レーザの光強度と同時にパルス幅変調を行う画像形
    成装置において、前記パルス幅生成手段を構成する遅延
    時間生成部を、差動回路を構成するトランジスタのベー
    スーコレクタ間に容量を接続し、前記トランジスタに流
    す電流を制御することにより所望の遅延時間を生成する
    構成とし、その遅延時間の制御を位相比較回路を用いて
    構成したことを特徴とする画像形成装置。