JPH07307909A - 画像スクリーン制御信号発生装置 - Google Patents
画像スクリーン制御信号発生装置Info
- Publication number
- JPH07307909A JPH07307909A JP5304753A JP30475393A JPH07307909A JP H07307909 A JPH07307909 A JP H07307909A JP 5304753 A JP5304753 A JP 5304753A JP 30475393 A JP30475393 A JP 30475393A JP H07307909 A JPH07307909 A JP H07307909A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- clock
- image
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
- G09G5/227—Resolution modifying circuits, e.g. variable screen formats, resolution change between memory contents and display screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 画像スクリーンに表示可能な文字に対する画
像スクリーン制御信号を発生するための装置であって、
文字を供給され、また行に対応付けられている像点に対
するデータを発生する装置と、像点に対するデータから
画像スクリーン制御信号を発生する出力変換器とを有す
る装置を、種々のフォーマットの画像スクリーンの駆動
が選択的に可能であるように改良する。 【構成】 出力変換器装置８が像点に対するデータを供
給される先入れ先出し方式のメモリ１４と、選択的にメ
モリ１４またはデータ発生装置９の出力側に接続可能な
ディジタル‐アナログ変換器装置１５とを含んでいる。
データ発生装置９および入力側でメモリ１４は第１のク
ロック信号により制御され、ディジタル‐アナログ変換
器１５および出力側でメモリ１４は第２のクロック信号
により制御される。第１および第２のクロック信号は位
相制御されており、また 第２のクロック信号が第１の
クロック周波数と第２のクロック周波数との間を切換可
能である。
像スクリーン制御信号を発生するための装置であって、
文字を供給され、また行に対応付けられている像点に対
するデータを発生する装置と、像点に対するデータから
画像スクリーン制御信号を発生する出力変換器とを有す
る装置を、種々のフォーマットの画像スクリーンの駆動
が選択的に可能であるように改良する。 【構成】 出力変換器装置８が像点に対するデータを供
給される先入れ先出し方式のメモリ１４と、選択的にメ
モリ１４またはデータ発生装置９の出力側に接続可能な
ディジタル‐アナログ変換器装置１５とを含んでいる。
データ発生装置９および入力側でメモリ１４は第１のク
ロック信号により制御され、ディジタル‐アナログ変換
器１５および出力側でメモリ１４は第２のクロック信号
により制御される。第１および第２のクロック信号は位
相制御されており、また 第２のクロック信号が第１の
クロック周波数と第２のクロック周波数との間を切換可
能である。
Description
【０００１】
【産業上の利用分野】本発明は、画像スクリーンに表示
可能な文字に対する画像スクリーン制御信号を発生する
ための装置であって、文字を供給され、また行に対応付
けられている像点に対するデータを発生する装置と、像
点に対するデータから画像スクリーン制御信号を発生す
る出力変換器とを有する装置に関する。
可能な文字に対する画像スクリーン制御信号を発生する
ための装置であって、文字を供給され、また行に対応付
けられている像点に対するデータを発生する装置と、像
点に対するデータから画像スクリーン制御信号を発生す
る出力変換器とを有する装置に関する。
【０００２】
【従来の技術】このような装置はたとえばシーメンス社
の製品説明書“娯楽用電子機器のためのＩＣ（ICs for
Enternainment Electronics)”、バージョン４．９２、
第１９〜３０頁から公知である。この装置は、文字をテ
レビジョン装置の画像スクリーンに表示するためＲＧＢ
信号を発生するテレテキストプロセッサを含んでいる。
文字は好ましくはビデオ信号から分離されたテレテキス
トデータであるディジタルデータ源から取り出される。
の製品説明書“娯楽用電子機器のためのＩＣ（ICs for
Enternainment Electronics)”、バージョン４．９２、
第１９〜３０頁から公知である。この装置は、文字をテ
レビジョン装置の画像スクリーンに表示するためＲＧＢ
信号を発生するテレテキストプロセッサを含んでいる。
文字は好ましくはビデオ信号から分離されたテレテキス
トデータであるディジタルデータ源から取り出される。
【０００３】前記のテレテキストプロセッサはフォーマ
ット４：３の画像スクリーンを駆動するために構想され
ている。現在ではフォーマット１６：９の画像管も使用
される。このような画像管の駆動は冒頭に記載した装置
によっては簡単にはできなかった。
ット４：３の画像スクリーンを駆動するために構想され
ている。現在ではフォーマット１６：９の画像管も使用
される。このような画像管の駆動は冒頭に記載した装置
によっては簡単にはできなかった。
【０００４】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した種類の装置を、種々のフォーマットの画像ス
クリーンの駆動が選択的に可能であるように改良するこ
とである。
に記載した種類の装置を、種々のフォーマットの画像ス
クリーンの駆動が選択的に可能であるように改良するこ
とである。
【０００５】
【課題を解決するための手段】この課題は、出力変換器
装置が像点に対するデータを供給される先入れ先出し
（ first‐in‐first ‐out)方式のメモリと、選択的に
メモリまたはデータ発生装置の出力側に接続可能なディ
ジタル‐アナログ変換器装置とを含んでおり、データ発
生装置および入力側でメモリが第１のクロック信号によ
り制御され、ディジタル‐アナログ変換器および出力側
でメモリが第２のクロック信号により制御され、第１お
よび第２のクロック信号が位相制御されており、また第
２のクロック信号が第１のクロック周波数と第２のクロ
ック周波数との間を切換可能であることにより解決され
る。
装置が像点に対するデータを供給される先入れ先出し
（ first‐in‐first ‐out)方式のメモリと、選択的に
メモリまたはデータ発生装置の出力側に接続可能なディ
ジタル‐アナログ変換器装置とを含んでおり、データ発
生装置および入力側でメモリが第１のクロック信号によ
り制御され、ディジタル‐アナログ変換器および出力側
でメモリが第２のクロック信号により制御され、第１お
よび第２のクロック信号が位相制御されており、また第
２のクロック信号が第１のクロック周波数と第２のクロ
ック周波数との間を切換可能であることにより解決され
る。
【０００６】本発明による装置により、文字を種々の画
像スクリーンフォーマットに対してひずみなしに等しい
質で出力することが可能となる。そのつどの出力フォー
マットに対する相応のテキスト信号制御を顧慮しての切
換は信号処理進行の比較的後の個所で初めて必要とな
る。従って、より高いクロック周波数で作動する回路ユ
ニットの範囲は限られた範囲にとどまる。ＣＭＯＳ技術
での集積回路として実現する際にはこのようにして損失
電力を節減することができる。
像スクリーンフォーマットに対してひずみなしに等しい
質で出力することが可能となる。そのつどの出力フォー
マットに対する相応のテキスト信号制御を顧慮しての切
換は信号処理進行の比較的後の個所で初めて必要とな
る。従って、より高いクロック周波数で作動する回路ユ
ニットの範囲は限られた範囲にとどまる。ＣＭＯＳ技術
での集積回路として実現する際にはこのようにして損失
電力を節減することができる。
【０００７】先入れ先出し方式のメモリの適当な制御に
より、１つの行に属するより高い速度を有する像点デー
タがメモリから読出され、同時に等しい行の同時になお
表示すべき像点がメモリに書込まれることが達成でき
る。特に画像スクリーンフォーマット４：３および１
６：９に対して設計されている装置では、１つの画像ス
クリーン行に属する像点データの約１／３のメモリ容量
しか必要とされない。さらに、メモリからの読出しの際
に１つの行の少なくとも最初の像点および／または少な
くとも最後の像点に対する像点データが反復して読出さ
れるように構成することができる。こうしてフレームを
表示範囲の辺に作ることができる。
より、１つの行に属するより高い速度を有する像点デー
タがメモリから読出され、同時に等しい行の同時になお
表示すべき像点がメモリに書込まれることが達成でき
る。特に画像スクリーンフォーマット４：３および１
６：９に対して設計されている装置では、１つの画像ス
クリーン行に属する像点データの約１／３のメモリ容量
しか必要とされない。さらに、メモリからの読出しの際
に１つの行の少なくとも最初の像点および／または少な
くとも最後の像点に対する像点データが反復して読出さ
れるように構成することができる。こうしてフレームを
表示範囲の辺に作ることができる。
【０００８】本発明による装置はたとえばテレビジョン
装置に使用することができる。装置の出力信号は電子線
を変調するために画像管を制御する。この装置には、た
とえば英数字またはカラー情報、たとえば前景および背
景カラーを伴うグラフィック部分および場合によっては
他の表示属性であってよい表示すべき文字が供給され
る。さらにこの装置は行に分配されたビデオ信号を処理
するすべての機器において使用することができる。
装置に使用することができる。装置の出力信号は電子線
を変調するために画像管を制御する。この装置には、た
とえば英数字またはカラー情報、たとえば前景および背
景カラーを伴うグラフィック部分および場合によっては
他の表示属性であってよい表示すべき文字が供給され
る。さらにこの装置は行に分配されたビデオ信号を処理
するすべての機器において使用することができる。
【０００９】
【実施例】以下、図面を参照して本発明を詳細に説明す
る。
る。
【００１０】図１の実施例では装置８はテレテキストプ
ロセッサの一部分である。テレテキストプロセッサによ
りビデオ信号ＣＶＢＳのなかに含まれているテレテキス
トデータが分離され、内部で調えられ、また画像スクリ
ーン制御信号ＲＧＢに変換される。その際にフォーマッ
ト４：３および１６：９の画像管が駆動可能である。
ロセッサの一部分である。テレテキストプロセッサによ
りビデオ信号ＣＶＢＳのなかに含まれているテレテキス
トデータが分離され、内部で調えられ、また画像スクリ
ーン制御信号ＲＧＢに変換される。その際にフォーマッ
ト４：３および１６：９の画像管が駆動可能である。
【００１１】詳細には、そのためにビデオ信号ＣＶＢＳ
がテレテキストプロセッサに端子２０から供給される。
アナログ‐ディジタル変換器１での変換後にテレテキス
トデータがビデオ信号からデータスライサ３において得
られ、またインタフェース装置４を介して正しいフォー
マットで取得される。プロセッサ５がデータフローを制
御する。このプロセッサ５には、インターフェース装置
４により準備されたデータも、ディジタルインタフェー
ス７（たとえばＩ２Ｃ，Ｍ３Ｌ）を介して供給される表
示すべきデータおよび制御信号も、ＲＡＭメモリ６のな
かに一時記憶された表示すべきデータ、制御またはプロ
グラム命令も供給することができる。すべての回路のク
ロック制御のためにディジタル水平フェーズロックルー
プとして構成されたクロック発生器２においてビデオ信
号ＣＶＢＳから、行および像結合されているクロック信
号が発生される。
がテレテキストプロセッサに端子２０から供給される。
アナログ‐ディジタル変換器１での変換後にテレテキス
トデータがビデオ信号からデータスライサ３において得
られ、またインタフェース装置４を介して正しいフォー
マットで取得される。プロセッサ５がデータフローを制
御する。このプロセッサ５には、インターフェース装置
４により準備されたデータも、ディジタルインタフェー
ス７（たとえばＩ２Ｃ，Ｍ３Ｌ）を介して供給される表
示すべきデータおよび制御信号も、ＲＡＭメモリ６のな
かに一時記憶された表示すべきデータ、制御またはプロ
グラム命令も供給することができる。すべての回路のク
ロック制御のためにディジタル水平フェーズロックルー
プとして構成されたクロック発生器２においてビデオ信
号ＣＶＢＳから、行および像結合されているクロック信
号が発生される。
【００１２】本発明による装置８はプロセッサ５の出力
端２２を介して表示すべき文字に対するデータを、また
クロック発生器２の出力端２３を介してクロック信号を
供給される。表示すべき文字はデータ発生装置９におい
て、行ごとに分割されている像点に対するデータに変換
される。そのためにデータ発生装置９はメモリ１０から
表示すべき文字に対する像点情報を受ける。データ発生
装置９の出力側にはカラーデータメモリ１３が接続され
ている。処理すべきデータ量を制限するため、このメモ
リには表示可能なカラー段階からの選択が記憶されてい
る。カラーデータメモリ１３において、データ発生装置
９により１つの像点に対応付けられているカラーが画像
スクリーン駆動の輝度部分に対する相応の制御信号に変
換される。
端２２を介して表示すべき文字に対するデータを、また
クロック発生器２の出力端２３を介してクロック信号を
供給される。表示すべき文字はデータ発生装置９におい
て、行ごとに分割されている像点に対するデータに変換
される。そのためにデータ発生装置９はメモリ１０から
表示すべき文字に対する像点情報を受ける。データ発生
装置９の出力側にはカラーデータメモリ１３が接続され
ている。処理すべきデータ量を制限するため、このメモ
リには表示可能なカラー段階からの選択が記憶されてい
る。カラーデータメモリ１３において、データ発生装置
９により１つの像点に対応付けられているカラーが画像
スクリーン駆動の輝度部分に対する相応の制御信号に変
換される。
【００１３】像点データストリームを画像管のフォーマ
ットに適応させるため後記の回路ブロックが設けられて
いる。フォーマット４：３に対してはカラーデータメモ
リ１３の出力側に生じているデータストリームがディジ
タル‐アナログ変換器１５に直接供給され、その出力端
２１がＲＧＢ信号を導く。フォーマット１６：９の画像
管の駆動のためにはカラーデータメモリ１３とディジタ
ル‐アナログ変換器１５との間に先入れ先出し（ＦＩＦ
Ｏ）方式のメモリ１４が接続されている。切換スイッチ
２７がそのつどのデータ経路を設定する役割をする。入
力側でＦＩＦＯメモリ１４はフォーマット４：３に相応
する低い周波数でクロックされており、読出しのために
はＦＩＦＯメモリ１４はフォーマット１６：９に相応す
るより高いクロック周波数で制御される。装置８の回路
ブロックのクロック制御のために２つのクロック発生器
１１、１２が設けられている。クロック発生器１１、１
２が各１つのフェーズロックループ（ＰＬＬ）を含んで
いると好適である。クロック発生器１１、１２はフェー
ズロックされて結合されており、このことが、クロック
発生器１１、１２が同一の参照信号を供給されることに
より達成されると有利である。クロック発生器１１はデ
ータ発生装置９およびＦＩＦＯメモリ１４の入力側に対
するクロック信号を発生する。クロック発生器１２はＦ
ＩＦＯメモリ１４の出力側およびディジタル‐アナログ
変換器１５に対するクロック信号を発生する。
ットに適応させるため後記の回路ブロックが設けられて
いる。フォーマット４：３に対してはカラーデータメモ
リ１３の出力側に生じているデータストリームがディジ
タル‐アナログ変換器１５に直接供給され、その出力端
２１がＲＧＢ信号を導く。フォーマット１６：９の画像
管の駆動のためにはカラーデータメモリ１３とディジタ
ル‐アナログ変換器１５との間に先入れ先出し（ＦＩＦ
Ｏ）方式のメモリ１４が接続されている。切換スイッチ
２７がそのつどのデータ経路を設定する役割をする。入
力側でＦＩＦＯメモリ１４はフォーマット４：３に相応
する低い周波数でクロックされており、読出しのために
はＦＩＦＯメモリ１４はフォーマット１６：９に相応す
るより高いクロック周波数で制御される。装置８の回路
ブロックのクロック制御のために２つのクロック発生器
１１、１２が設けられている。クロック発生器１１、１
２が各１つのフェーズロックループ（ＰＬＬ）を含んで
いると好適である。クロック発生器１１、１２はフェー
ズロックされて結合されており、このことが、クロック
発生器１１、１２が同一の参照信号を供給されることに
より達成されると有利である。クロック発生器１１はデ
ータ発生装置９およびＦＩＦＯメモリ１４の入力側に対
するクロック信号を発生する。クロック発生器１２はＦ
ＩＦＯメモリ１４の出力側およびディジタル‐アナログ
変換器１５に対するクロック信号を発生する。
【００１４】フォーマット４：３でのＲＧＢ出力信号に
対してクロック発生器１１、１２が６ＭＨｚの参照信号
により制御されると好適である。クロック発生器１１の
調節ループは内部に分周比４の分周器を含んでおり、従
ってその出力端２５における出力周波数は２４ＭＨｚで
ある。クロック発生器１２はその出力周波数に関して切
換可能である。図示の場合にはクロック発生器１２に含
まれている分周器は分周比１：４にプログラム可能であ
り、従ってその出力端２６には同じく２４ＭＨｚのクロ
ック周波数が存在する。
対してクロック発生器１１、１２が６ＭＨｚの参照信号
により制御されると好適である。クロック発生器１１の
調節ループは内部に分周比４の分周器を含んでおり、従
ってその出力端２５における出力周波数は２４ＭＨｚで
ある。クロック発生器１２はその出力周波数に関して切
換可能である。図示の場合にはクロック発生器１２に含
まれている分周器は分周比１：４にプログラム可能であ
り、従ってその出力端２６には同じく２４ＭＨｚのクロ
ック周波数が存在する。
【００１５】フォーマット１６：９でのＲＧＢ出力信号
に対してクロック発生器１１、１２が６．３７５ＭＨｚ
の参照信号を供給されると有利である。クロック発生器
１１の出力端２５はその場合に２５．５ＭＨｚのクロッ
ク周波数を供給する。クロック発生器１２の分周器は分
周比１：５にプログラム可能であり、従ってその出力端
２６における出力周波数、すなわちフォーマット１６：
９を有する画像スクリーンに対する像点周波数は約３２
ＭＨｚである。切換可能な参照クロックにより、クロッ
ク発生器１１、１２の分周比が整数であり、またこうし
て簡単に実現され得ることが達成される。
に対してクロック発生器１１、１２が６．３７５ＭＨｚ
の参照信号を供給されると有利である。クロック発生器
１１の出力端２５はその場合に２５．５ＭＨｚのクロッ
ク周波数を供給する。クロック発生器１２の分周器は分
周比１：５にプログラム可能であり、従ってその出力端
２６における出力周波数、すなわちフォーマット１６：
９を有する画像スクリーンに対する像点周波数は約３２
ＭＨｚである。切換可能な参照クロックにより、クロッ
ク発生器１１、１２の分周比が整数であり、またこうし
て簡単に実現され得ることが達成される。
【００１６】以下にはＦＩＦＯメモリ１４を顧慮しての
データフローを画像フォーマット１６：９に対する図２
と関連して一層詳細に説明する。図２には時点４０、４
１の間に曲線４２、４３によりＦＩＦＯメモリ１４にお
ける１つの行の像点の書込みまたは読出しが示されてい
る。縦軸には行の書込みまたは読出しをされた像点の数
がとられている。曲線４２によるＦＩＦＯメモリへの書
込みは上記のように２５．５ＭＨｚで行われる。曲線４
３による読出しは時点４４、４１の間で約３２ＭＨｚで
行われる。時点４０、４４の間に、１つの行に属する像
点の最初の１／３がＦＩＦＯメモリ１４に書込まれる。
すぐ次の１／３に属する像点の書込みの開始前に時点４
４で最初の１／３の最初の像点が読出される。このこと
を実行するのに知られているＦＩＦＯメモリのアドレス
カウントの制御により、ＦＩＦＯメモリのメモリ深さが
１つの行に属する像点の全数の約１／３に過ぎないこと
が達成される。１つの行に属する像点データの読出しは
等しい行に属する像点データの書込みの直後に終了す
る。その際に、後続の行の像点のデータが、最後の行の
データが既に完全に読出されているときに初めて書込ま
れることが保証されていなければならない。
データフローを画像フォーマット１６：９に対する図２
と関連して一層詳細に説明する。図２には時点４０、４
１の間に曲線４２、４３によりＦＩＦＯメモリ１４にお
ける１つの行の像点の書込みまたは読出しが示されてい
る。縦軸には行の書込みまたは読出しをされた像点の数
がとられている。曲線４２によるＦＩＦＯメモリへの書
込みは上記のように２５．５ＭＨｚで行われる。曲線４
３による読出しは時点４４、４１の間で約３２ＭＨｚで
行われる。時点４０、４４の間に、１つの行に属する像
点の最初の１／３がＦＩＦＯメモリ１４に書込まれる。
すぐ次の１／３に属する像点の書込みの開始前に時点４
４で最初の１／３の最初の像点が読出される。このこと
を実行するのに知られているＦＩＦＯメモリのアドレス
カウントの制御により、ＦＩＦＯメモリのメモリ深さが
１つの行に属する像点の全数の約１／３に過ぎないこと
が達成される。１つの行に属する像点データの読出しは
等しい行に属する像点データの書込みの直後に終了す
る。その際に、後続の行の像点のデータが、最後の行の
データが既に完全に読出されているときに初めて書込ま
れることが保証されていなければならない。
【００１７】さらに、ＦＩＦＯメモリのアドレスの制御
を、画像スクリーン行の最初の像点および／または最後
の像点が直接に相い続いて反復して読出されるように構
成すると有利である。それにより、画像スクリーンにお
ける表示が１つの縁を設けられることが達成される。画
像スクリーンにおける表示の際の調節精度により可能な
情報損失がそれにより回避される。それに対して代替的
に、１つよりも多い像点、たとえば１つの文字全体が１
つの画像スクリーン行の開始または終了時に反復して読
出されるようにも設定可能である。こうして均等な縁の
代わりに縁パターンが発生され得る。図２によれば、こ
の縁パターンは時点４５ａ、４４または４１、４５ｂの
間のＦＩＦＯメモリ１４から１つの行の開始および終了
時に相応の像点を多数回読出すことにより実行される。
時点４６ａ、４６ｂの間に位置する時間は水平周期に相
当する。
を、画像スクリーン行の最初の像点および／または最後
の像点が直接に相い続いて反復して読出されるように構
成すると有利である。それにより、画像スクリーンにお
ける表示が１つの縁を設けられることが達成される。画
像スクリーンにおける表示の際の調節精度により可能な
情報損失がそれにより回避される。それに対して代替的
に、１つよりも多い像点、たとえば１つの文字全体が１
つの画像スクリーン行の開始または終了時に反復して読
出されるようにも設定可能である。こうして均等な縁の
代わりに縁パターンが発生され得る。図２によれば、こ
の縁パターンは時点４５ａ、４４または４１、４５ｂの
間のＦＩＦＯメモリ１４から１つの行の開始および終了
時に相応の像点を多数回読出すことにより実行される。
時点４６ａ、４６ｂの間に位置する時間は水平周期に相
当する。
【００１８】フォーマット１６：９でのＲＧＢ出力信号
の際にはＦＩＦＯメモリ１４の出力部分およびディジタ
ル‐アナログ変換器１５のみが高められたクロック周波
数（３２ＭＨｚ）でクロックされる。回路の残りの部分
は低いほうのクロック周波数（２５．５ＭＨｚ）で進行
する。従って、ＦＩＦＯメモリ１４の出力部分、ディジ
タル‐アナログ変換器１５ならびにクロック発生器１２
の比較的小さい回路部分のみが高いほうのクロック周波
数に対して設計されればよい。損失電力がクロック周波
数に比例しているＣＭＯＳ回路技術での実現の際には、
損失電力を節減することができる。カラーデータメモリ
１３はデータ発生装置９の直後もしくはディジタル‐ア
ナログ変換器１５の直前に配置することができる。前者
の場合には、カラーデータメモリ１３が低いクロック周
波数で進行すると有利である。後者の場合には、ＦＩＦ
Ｏメモリ１４がより小さい語幅に対して設定することが
できる。なぜならば、そこにカラー識別だけが記憶され
ればよく、個々のＲＧＢ信号に対するカラー段階付けは
記憶されなくてよいからである。
の際にはＦＩＦＯメモリ１４の出力部分およびディジタ
ル‐アナログ変換器１５のみが高められたクロック周波
数（３２ＭＨｚ）でクロックされる。回路の残りの部分
は低いほうのクロック周波数（２５．５ＭＨｚ）で進行
する。従って、ＦＩＦＯメモリ１４の出力部分、ディジ
タル‐アナログ変換器１５ならびにクロック発生器１２
の比較的小さい回路部分のみが高いほうのクロック周波
数に対して設計されればよい。損失電力がクロック周波
数に比例しているＣＭＯＳ回路技術での実現の際には、
損失電力を節減することができる。カラーデータメモリ
１３はデータ発生装置９の直後もしくはディジタル‐ア
ナログ変換器１５の直前に配置することができる。前者
の場合には、カラーデータメモリ１３が低いクロック周
波数で進行すると有利である。後者の場合には、ＦＩＦ
Ｏメモリ１４がより小さい語幅に対して設定することが
できる。なぜならば、そこにカラー識別だけが記憶され
ればよく、個々のＲＧＢ信号に対するカラー段階付けは
記憶されなくてよいからである。
【図１】本発明による装置のブロック図。
【図２】ＦＩＦＯメモリに対する像点インデックスダイ
アグラム。
アグラム。
１ アナログ‐ディジタル変換器 ２ クロック発生器 ３ データスライサ ４ インタフェース装置 ５ プロセッサ ６ ＲＡＭメモリ ９ データ発生装置 １０ メモリ １１、１２ クロック発生器 １３ カラーデータメモリ １４ ＦＩＦＯメモリ １５ ディジタル‐アナログ変換器
Claims (9)
- 【請求項１】 画像スクリーンに表示可能な文字に対す
る画像スクリーン制御信号を発生するための装置であっ
て、文字を供給され、また行に対応付けられている像点
に対するデータを発生する装置と、像点に対するデータ
から画像スクリーン制御信号を発生する出力変換器とを
有する装置において、出力変換器装置（８）が像点に対
するデータを供給される先入れ先出し方式のメモリ（１
４）と、選択的にメモリ（１４）またはデータ発生装置
（９）の出力側に接続可能なディジタル‐アナログ変換
器（１５）とを含んでおり、データ発生装置（９）およ
び入力側でメモリ（１４）が第１のクロック信号により
制御され、ディジタル‐アナログ変換器（１５）および
出力側でメモリ（１４）が第２のクロック信号により制
御され、第１および第２のクロック信号が位相制御され
ており、また第２のクロック信号が第１のクロック周波
数と第２のクロック周波数との間を切換可能であること
を特徴とする画像スクリーン制御信号発生装置。 - 【請求項２】 メモリ（１４）を制御するための手段と
して、メモリからの１つの行に属する像点のデータの読
出しを等しい行に属する像点のデータの記憶期間中に実
行する手段が設けられていることを特徴とする請求項１
記載の装置。 - 【請求項３】 前記手段が、後続の行に属する像点のデ
ータが記憶される以前に、同一の行に属する像点のデー
タの記憶および読出しが終了される時点（４４）で読出
しが開始されるように構成されていることを特徴とする
請求項２記載の装置。 - 【請求項４】 メモリ（１４）を制御するための手段と
して、１つの行に属する像点の少なくとも最初のものの
データおよび１つの行に属する像点の少なくとも最後の
もののデータをそれぞれ少なくとも２回読出す手段が設
けられていることを特徴とする請求項２または３記載の
装置。 - 【請求項５】 出力変換器装置（８）がデータ発生装置
（９）とディジタル‐アナログ変換器（１５）との間に
接続されているカラーデータメモリ（１３）を含んでい
ることを特徴とする請求項１ないし４の１つに記載の装
置。 - 【請求項６】 クロック信号の各１つに対して、入力側
で結合された参照信号により制御されるそれぞれ１つの
フェーズロックループを含んでいる各１つクロック発生
器（１１、１２）が設けられていることを特徴とする請
求項１ないし５の１つに記載の装置。 - 【請求項７】 第２のクロック発生器（１２）のフェー
ズロックループが、第２のクロック信号の第１および第
２のクロック周波数を設定するためにプログラム可能な
分周比を有する分周器を含んでいることを特徴とする請
求項６記載の装置。 - 【請求項８】 ビデオ信号から分離されたテレテキスト
文字が供給されるテレテキスト処理装置に使用されるこ
とを特徴とする請求項１ないし７の１つに記載の装置。 - 【請求項９】 画像管の駆動のためのテレビジョン装置
に使用されることを特徴とする請求項１ないし７の１つ
による装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92119372 | 1992-11-12 | ||
| AT93113356.5 | 1993-08-20 | ||
| AT92119372.8 | 1993-08-20 | ||
| EP19930113356 EP0597197B1 (de) | 1992-11-12 | 1993-08-20 | Anordnung zur Erzeugung von Bildschirmsteuersignalen für am Bildschirm darstellbare Zeichen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307909A true JPH07307909A (ja) | 1995-11-21 |
Family
ID=26131165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5304753A Pending JPH07307909A (ja) | 1992-11-12 | 1993-11-10 | 画像スクリーン制御信号発生装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0597197B1 (ja) |
| JP (1) | JPH07307909A (ja) |
| DE (1) | DE59308799D1 (ja) |
| ES (1) | ES2118861T3 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59712756D1 (de) * | 1996-03-25 | 2006-12-14 | Micronas Gmbh | Schaltungsanordnung zur Erzeugung eines an einem Bildschirm darstellbaren Bildsignals |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1099331B (it) * | 1977-09-26 | 1985-09-18 | Philips Nv | Complesso ricevitore per televisione |
| DE3912805A1 (de) * | 1989-04-19 | 1990-10-25 | Grundig Emv | Einrichtung zur gleichzeitigen darstellung von textdienstinformationen und benutzerfuehrungsinformationen auf einem breitformat-fernsehbildschirm |
| FR2651404B1 (fr) * | 1989-08-23 | 1996-10-04 | Europ Rech Electr Lab | Procede d'insertion d'une information video supplementaire a l'exterieur d'une image principale au format 16/9. |
-
1993
- 1993-08-20 ES ES93113356T patent/ES2118861T3/es not_active Expired - Lifetime
- 1993-08-20 EP EP19930113356 patent/EP0597197B1/de not_active Expired - Lifetime
- 1993-08-20 DE DE59308799T patent/DE59308799D1/de not_active Expired - Fee Related
- 1993-11-10 JP JP5304753A patent/JPH07307909A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| ES2118861T3 (es) | 1998-10-01 |
| DE59308799D1 (de) | 1998-08-27 |
| EP0597197A3 (de) | 1996-10-02 |
| EP0597197A2 (de) | 1994-05-18 |
| EP0597197B1 (de) | 1998-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771072A (en) | Video signal processing apparatus and synthesized-picture projecting apparatus for synthesizing a plurality of video signals | |
| JP4619397B2 (ja) | テレビジョン装置 | |
| US5594467A (en) | Computer based display system allowing mixing and windowing of graphics and video | |
| US4568981A (en) | Font recall system and method of operation | |
| EP0366871B1 (en) | Apparatus for processing video signal | |
| MY110244A (en) | Wide screen television. | |
| JPH0934426A (ja) | 映像表示方法 | |
| US6404459B1 (en) | Display with scan converter for converting scanning frequency of input video signal | |
| JPH07184137A (ja) | テレビジョン受像装置 | |
| JP2000152121A (ja) | クロック生成回路、画像表示装置及び方法 | |
| JPH07307909A (ja) | 画像スクリーン制御信号発生装置 | |
| EP0358275B1 (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| JP3373237B2 (ja) | マルチ表示システム、及び画像処理装置 | |
| JPH05323944A (ja) | 画像再生装置及び画像表示装置 | |
| KR960001544B1 (ko) | 픽츄어 인 픽츄어 텔리비젼을 이용한 영상화면 인쇄장치 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JPH08140019A (ja) | 画像表示装置 | |
| KR100579326B1 (ko) | 다입력비디오신호합성방법및장치 | |
| JPH01162088A (ja) | スーパーインポーズ装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPS6333074A (ja) | キヤラクタ信号挿入装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JPH05211632A (ja) | ２画面テレビ回路 | |
| JPH0527739A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030703 |