JPH07306848A - 歩留まり推定装置 - Google Patents
歩留まり推定装置Info
- Publication number
- JPH07306848A JPH07306848A JP10111794A JP10111794A JPH07306848A JP H07306848 A JPH07306848 A JP H07306848A JP 10111794 A JP10111794 A JP 10111794A JP 10111794 A JP10111794 A JP 10111794A JP H07306848 A JPH07306848 A JP H07306848A
- Authority
- JP
- Japan
- Prior art keywords
- data
- foreign matter
- yield
- storing
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Abstract
(57)【要約】
【目的】 半導体装置製造における全工程に利用可能な
歩留まり推定と異物発生原因の究明を短時間で行い、評
価項目と作業内容を削減し、効率よく、歩留まりの推定
と欠陥、異物発生原因を究明する。 【構成】 膜形成をしたシリコン基板サンプルについて
異物測定手段１４で異物測定を行い、異物データ記憶手
段１５で異物データを記憶する。各デバイス用フォトマ
スク１３を用いて、パターン形成を行ったときの異物測
定手段１６から、このデータを記憶する異物データ記憶
手段１７に送られる。次に、異物データ記憶手段１５と
異物データ記憶手段１７のそれぞれのデータをデータ照
合手段１８で照合して、その結果より歩留まり判定手段
１９において歩留まりを推定する。
歩留まり推定と異物発生原因の究明を短時間で行い、評
価項目と作業内容を削減し、効率よく、歩留まりの推定
と欠陥、異物発生原因を究明する。 【構成】 膜形成をしたシリコン基板サンプルについて
異物測定手段１４で異物測定を行い、異物データ記憶手
段１５で異物データを記憶する。各デバイス用フォトマ
スク１３を用いて、パターン形成を行ったときの異物測
定手段１６から、このデータを記憶する異物データ記憶
手段１７に送られる。次に、異物データ記憶手段１５と
異物データ記憶手段１７のそれぞれのデータをデータ照
合手段１８で照合して、その結果より歩留まり判定手段
１９において歩留まりを推定する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置製造における
全工程に利用可能な歩留まり推定装置に関するものであ
る。
全工程に利用可能な歩留まり推定装置に関するものであ
る。
【０００２】
【従来の技術】近年、半導体デバイスの微細化と高集積
化に伴い、歩留まり対策が重要である。この歩留まりの
低下原因の究明と歩留まりを短時間で推定することが重
要な課題である。
化に伴い、歩留まり対策が重要である。この歩留まりの
低下原因の究明と歩留まりを短時間で推定することが重
要な課題である。
【０００３】以下図面を参照しながら、従来の歩留まり
の推定とその低下原因の究明方法の一例について説明す
る。
の推定とその低下原因の究明方法の一例について説明す
る。
【０００４】図４は従来の歩留まりの推定とその低下原
因の究明の評価手順を示すものである。図４において、
１はシリコン基板サンプルを作る工程、２は膜をシリコ
ン基板上に形成する工程である。３はパターンを形成す
る工程で、膜形成後のシリコン基板上に歩留まり評価用
フォトマスク４を用いて、パターンを形成する。５は電
気測定の工程で、パターン形成後のシリコン基板を用い
て測定する。６は物理解析の工程、７は異物測定ａの工
程、８は異物測定ｂの工程、９は元素分析の工程であ
り、これら工程が歩留まりを評価するための工程であ
る。
因の究明の評価手順を示すものである。図４において、
１はシリコン基板サンプルを作る工程、２は膜をシリコ
ン基板上に形成する工程である。３はパターンを形成す
る工程で、膜形成後のシリコン基板上に歩留まり評価用
フォトマスク４を用いて、パターンを形成する。５は電
気測定の工程で、パターン形成後のシリコン基板を用い
て測定する。６は物理解析の工程、７は異物測定ａの工
程、８は異物測定ｂの工程、９は元素分析の工程であ
り、これら工程が歩留まりを評価するための工程であ
る。
【０００５】まず、シリコン基板サンプルを異物測定ａ
の工程７で処理し、その基板上に膜形成の工程２で成膜
を行う。ここで、再び、異物測定ｂの工程８を行う。次
に、パターンを形成する工程３をフォトマスク４を用い
て行う。こうして、完成したサンプルは、電気測定の工
程５、物理分析の工程６、元素分析の工程９を経て評価
され、歩留まり低下の原因を究明するとともに、デバイ
スの歩留まり評価を行う。
の工程７で処理し、その基板上に膜形成の工程２で成膜
を行う。ここで、再び、異物測定ｂの工程８を行う。次
に、パターンを形成する工程３をフォトマスク４を用い
て行う。こうして、完成したサンプルは、電気測定の工
程５、物理分析の工程６、元素分析の工程９を経て評価
され、歩留まり低下の原因を究明するとともに、デバイ
スの歩留まり評価を行う。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、実際にパターンを形成するため、歩留ま
り評価、および歩留まり推定を行うまでに時間がかかる
ばかりでなく、歩留まり低下原因を物理分析や元素分析
で測定するため、実デバイスへフィードバックするまで
にさらに時間がかかる。また、評価用フォトマスク４の
製作を行う必要がある。また、様々な工程を経てパター
ンを形成するため、各工程で採集した異物データと歩留
まりの関係が不明確になるという問題点を有していた。
うな構成では、実際にパターンを形成するため、歩留ま
り評価、および歩留まり推定を行うまでに時間がかかる
ばかりでなく、歩留まり低下原因を物理分析や元素分析
で測定するため、実デバイスへフィードバックするまで
にさらに時間がかかる。また、評価用フォトマスク４の
製作を行う必要がある。また、様々な工程を経てパター
ンを形成するため、各工程で採集した異物データと歩留
まりの関係が不明確になるという問題点を有していた。
【０００７】本発明は上記問題点に鑑み、デバイスへの
フィードバックが容易に行え、時間の短縮と評価工程の
削減が可能な歩留まり推定と歩留まり低下原因究明シス
テムを提供するものである。
フィードバックが容易に行え、時間の短縮と評価工程の
削減が可能な歩留まり推定と歩留まり低下原因究明シス
テムを提供するものである。
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の歩留まり推定装置では、半導体基板の異物
測定手段と、そのデータを取り込み、保存するデータ記
憶手段と、各デバイス用フォトマスクでパターン形成し
たときのフォトリソ工程での異物測定手段と、それを取
り込み、保存すフォトリソ異物データ記憶手段、さら
に、それぞれの異物データを重ね合わせて歩留まり推定
を行うデータ照合手段と、歩留まり判定手段を備えてい
る。
めに本発明の歩留まり推定装置では、半導体基板の異物
測定手段と、そのデータを取り込み、保存するデータ記
憶手段と、各デバイス用フォトマスクでパターン形成し
たときのフォトリソ工程での異物測定手段と、それを取
り込み、保存すフォトリソ異物データ記憶手段、さら
に、それぞれの異物データを重ね合わせて歩留まり推定
を行うデータ照合手段と、歩留まり判定手段を備えてい
る。
【０００９】また、半導体基板の異物読取り手段と、そ
のデータを取り込み、保存するデータ記憶手段と、各デ
バイス用フォトマスクとそのフォトマスクのパターン読
取り手段と、各々のデータを重ね合わせて歩留まり推定
を行うデータ照合手段と、歩留まり判定手段を備えてい
る。
のデータを取り込み、保存するデータ記憶手段と、各デ
バイス用フォトマスクとそのフォトマスクのパターン読
取り手段と、各々のデータを重ね合わせて歩留まり推定
を行うデータ照合手段と、歩留まり判定手段を備えてい
る。
【００１０】さらに、半導体基板の異物読取り手段と、
そのデータを取り込み、保存するデータ記憶手段と、各
デバイス用フォトマスクとそのフォトマスクのパターン
読取り手段と、各々のデータを重ね合わせて歩留まり推
定を行うデータ照合手段と、異物の形状、高さ、大きさ
を記憶する情報記憶手段と、前記情報記憶手段に記憶さ
れた情報に対応した元素の物理解析情報を記憶した物理
解析記憶手段と、それぞれの異物データと前記物理解析
記憶手段とのデータとから歩留まり推定を行うデータ照
合手段と、歩留まり判定手段を備えている。
そのデータを取り込み、保存するデータ記憶手段と、各
デバイス用フォトマスクとそのフォトマスクのパターン
読取り手段と、各々のデータを重ね合わせて歩留まり推
定を行うデータ照合手段と、異物の形状、高さ、大きさ
を記憶する情報記憶手段と、前記情報記憶手段に記憶さ
れた情報に対応した元素の物理解析情報を記憶した物理
解析記憶手段と、それぞれの異物データと前記物理解析
記憶手段とのデータとから歩留まり推定を行うデータ照
合手段と、歩留まり判定手段を備えている。
【００１１】
【作用】本発明は、歩留まり推定を行う際に、パターン
を形成しないために、短時間で歩留まり推定ができる。
さらに、過去の異物データと膜上異物データを比較する
手段を備えたことで、物理解析や元素分析を行うことな
く、瞬時に歩留まり低下原因の究明をすることができ
る。
を形成しないために、短時間で歩留まり推定ができる。
さらに、過去の異物データと膜上異物データを比較する
手段を備えたことで、物理解析や元素分析を行うことな
く、瞬時に歩留まり低下原因の究明をすることができ
る。
【００１２】
【実施例】以下本発明の一実施例の歩留まり推定装置
と、それによる歩留まり低下原因究明の手順について、
図面を参照しながら説明する。
と、それによる歩留まり低下原因究明の手順について、
図面を参照しながら説明する。
【００１３】図１は本実施例のブロック図である。図１
において、１０はシリコン基板を作る工程、１１は膜を
形成する工程で、シリコン基板上に膜を形成する。１２
はパターンを形成する工程で、１３は各デバイスに用い
られるフォトマスク、１４は膜形成後の異物測定手段、
１５は異物測定手段で得たデータを記憶する異物データ
記憶手段である。１６はパターン形成後の異物測定手
段、１７はその測定データを記憶する異物データ記憶手
段、１８はデータ照合手段、１９は歩留まり判定手段で
ある。２０は物理解析手段。２１は元素分析の手段であ
る。
において、１０はシリコン基板を作る工程、１１は膜を
形成する工程で、シリコン基板上に膜を形成する。１２
はパターンを形成する工程で、１３は各デバイスに用い
られるフォトマスク、１４は膜形成後の異物測定手段、
１５は異物測定手段で得たデータを記憶する異物データ
記憶手段である。１６はパターン形成後の異物測定手
段、１７はその測定データを記憶する異物データ記憶手
段、１８はデータ照合手段、１９は歩留まり判定手段で
ある。２０は物理解析手段。２１は元素分析の手段であ
る。
【００１４】まず、シリコン基板サンプルに膜形成を行
う。ここで、異物測定手段１４において異物測定を行
い、異物データ記憶手段１５で異物データを記憶する。
う。ここで、異物測定手段１４において異物測定を行
い、異物データ記憶手段１５で異物データを記憶する。
【００１５】各デバイス用フォトマスク１３を用いて、
パターン形成を行ったときの異物測定手段１６から、こ
のデータを記憶する異物データ記憶手段１７に送られ
る。
パターン形成を行ったときの異物測定手段１６から、こ
のデータを記憶する異物データ記憶手段１７に送られ
る。
【００１６】次に、異物データ記憶手段１５と異物デー
タ記憶手段１７のそれぞれのデータをデータ照合手段１
８で照合して、そのデータより歩留まり判定手段１９に
おいて歩留まりの推定を行う。
タ記憶手段１７のそれぞれのデータをデータ照合手段１
８で照合して、そのデータより歩留まり判定手段１９に
おいて歩留まりの推定を行う。
【００１７】以上のように本実施例によれば、基板の異
物測定手段１４と、そのデータを取り込み、保存する異
物データ記憶手段１５と、各デバイス用フォトマスク１
３でパターン形成したときのフォトリソ工程での異物測
定手段１６と、それを取り込み、保存するフォトリソ異
物データ記憶手段１７、さらに、それぞれの異物データ
を重ね合わせて歩留まり推定を行うデータ照合手段１８
と、歩留まり判定手段１９を設けることにより、電気測
定と歩留まり評価用フォトマスクが不要になる。歩留ま
り評価用に新たにサンプルを準備しなくても、日常デー
タを利用することができる。
物測定手段１４と、そのデータを取り込み、保存する異
物データ記憶手段１５と、各デバイス用フォトマスク１
３でパターン形成したときのフォトリソ工程での異物測
定手段１６と、それを取り込み、保存するフォトリソ異
物データ記憶手段１７、さらに、それぞれの異物データ
を重ね合わせて歩留まり推定を行うデータ照合手段１８
と、歩留まり判定手段１９を設けることにより、電気測
定と歩留まり評価用フォトマスクが不要になる。歩留ま
り評価用に新たにサンプルを準備しなくても、日常デー
タを利用することができる。
【００１８】さらに、歩留まりを調査したい工程のデー
タのみを利用することで、歩留まりに影響を与えるいろ
いろな要因を省くすることができる。
タのみを利用することで、歩留まりに影響を与えるいろ
いろな要因を省くすることができる。
【００１９】以下本発明の第２の実施例について図面を
参照しながら説明する。図２は第２の実施例のブロック
図である。図２において、１０はシリコン基板サンプル
を作る工程である。１１は膜を形成する工程で、シリコ
ン基板上に膜を形成する。１３は各デバイスに用いられ
るフォトマスクで、２２はフォトマスク１３のパターン
読取り手段である。１４は膜形成後の異物測定手段、１
５は異物測定手段１４で得たデータを記憶する異物デー
タ記憶手段である。２３はパターン形成手段で、異物デ
ータ記憶手段１５にある膜形成時の異物データ上に書き
込む手段である。２４はパターン形成手段２３からパタ
ーン不良の判定をするパターン不良判定手段で、このデ
ータから歩留まり判定手段１９で判定を行う。２０は物
理解析手段、２１は元素分析手段である。
参照しながら説明する。図２は第２の実施例のブロック
図である。図２において、１０はシリコン基板サンプル
を作る工程である。１１は膜を形成する工程で、シリコ
ン基板上に膜を形成する。１３は各デバイスに用いられ
るフォトマスクで、２２はフォトマスク１３のパターン
読取り手段である。１４は膜形成後の異物測定手段、１
５は異物測定手段１４で得たデータを記憶する異物デー
タ記憶手段である。２３はパターン形成手段で、異物デ
ータ記憶手段１５にある膜形成時の異物データ上に書き
込む手段である。２４はパターン形成手段２３からパタ
ーン不良の判定をするパターン不良判定手段で、このデ
ータから歩留まり判定手段１９で判定を行う。２０は物
理解析手段、２１は元素分析手段である。
【００２０】まず、シリコン基板サンプルに膜形成を行
う。ここで、異物測定手段１４において異物測定を行
い、異物データ記憶手段１５で異物データを記憶する。
う。ここで、異物測定手段１４において異物測定を行
い、異物データ記憶手段１５で異物データを記憶する。
【００２１】各デバイス用フォトマスク１３を用いて、
パターン読取り手段２２を行う。次に、異物データ記憶
手段１５とパターン読取り手段２２を同時に取り込み、
膜形成後のデータにパターン形成を行うパターン形成手
段２３を行う。このときパターン異常が発生するかをパ
ターン不良判定手段２４で判断し、このデータをもとに
歩留まり判定手段１９において歩留まりの推定を行う。
パターン読取り手段２２を行う。次に、異物データ記憶
手段１５とパターン読取り手段２２を同時に取り込み、
膜形成後のデータにパターン形成を行うパターン形成手
段２３を行う。このときパターン異常が発生するかをパ
ターン不良判定手段２４で判断し、このデータをもとに
歩留まり判定手段１９において歩留まりの推定を行う。
【００２２】以上のように本実施例によれば、基板の異
物測定手段と、そのデータを取り込み、保存するデータ
記憶手段と、各デバイス用フォトマスクのパターン読取
り手段、膜形成後の異物データにパターンを書き込むパ
ターン形成手段２３と、これらの手段よって判明するパ
ターン不良判定手段２４と、歩留まり判定手段１９を設
けることにより、電気測定と歩留まり評価用フォトマス
クとパターン形成工程が不要になる。歩留まり評価用に
新たにサンプルを準備しなくても日常データを利用する
ことができる。
物測定手段と、そのデータを取り込み、保存するデータ
記憶手段と、各デバイス用フォトマスクのパターン読取
り手段、膜形成後の異物データにパターンを書き込むパ
ターン形成手段２３と、これらの手段よって判明するパ
ターン不良判定手段２４と、歩留まり判定手段１９を設
けることにより、電気測定と歩留まり評価用フォトマス
クとパターン形成工程が不要になる。歩留まり評価用に
新たにサンプルを準備しなくても日常データを利用する
ことができる。
【００２３】さらに、歩留まりを調査したい工程のデー
タのみを利用することで、歩留まりに影響を与えるいろ
いろな要因を省き、パターン欠陥による歩留まり低下項
目を省くことができる。
タのみを利用することで、歩留まりに影響を与えるいろ
いろな要因を省き、パターン欠陥による歩留まり低下項
目を省くことができる。
【００２４】以下本発明の第３の実施例について図面を
参照しながら説明する。図３は本発明の第３の実施例を
示す歩留まり推定と歩留まり低下原因究明システムのブ
ロック図である。図３において、１０はシリコン基板サ
ンプルを作る工程である。１１は膜を形成する工程で、
シリコン基板上に膜を形成したもの。１２はパターンを
形成する工程で、膜形成の基板上に形成する。１３は各
デバイスに用いられるフォトマスクで、パターン形成時
に用いるものである。１４は膜形成後の異物測定手段、
１５は異物測定手段１４で得たデータを記憶する異物デ
ータ記憶手段である。１６はパターン形成後の異物測定
手段、１７はそのデータを記憶する異物データ記憶手
段、１８は異物データ記憶手段１５と異物データ記憶手
段１７よりそれぞれのデータを照合するデータ照合手
段、１９はデータ手段１８から歩留まり推定を行う歩留
まり判定手段である。２５はデータ照合手段１８から異
物情報を読みとる異物情報読取り手段である。２７は異
物情報読取り手段２５から異物情報を振り分ける異物情
報振り分け手段である。２６は２７を記憶するもので、
２６−ａは異物形状記憶手段、２６−ｂは異物サイズ記
憶手段、２６−ｃは異物高さ記憶手段、２６−ｄは異物
元素記憶手段である。２８は全異物情報記憶手段で、過
去のデータをすべて記憶している。２９は異物データ合
成手段で、全異物情報記憶手段２８と異物形状記憶手段
２６−ａ、異物サイズ記憶手段２６−ｂ、異物高さ記憶
手段２６−ｃと異物元素記憶手段２６−ｄを合成するも
のである。３０は異物データ合成手段２９のデータをも
とに異物発生原因の究明を行う発生原因判定手段を示
す。
参照しながら説明する。図３は本発明の第３の実施例を
示す歩留まり推定と歩留まり低下原因究明システムのブ
ロック図である。図３において、１０はシリコン基板サ
ンプルを作る工程である。１１は膜を形成する工程で、
シリコン基板上に膜を形成したもの。１２はパターンを
形成する工程で、膜形成の基板上に形成する。１３は各
デバイスに用いられるフォトマスクで、パターン形成時
に用いるものである。１４は膜形成後の異物測定手段、
１５は異物測定手段１４で得たデータを記憶する異物デ
ータ記憶手段である。１６はパターン形成後の異物測定
手段、１７はそのデータを記憶する異物データ記憶手
段、１８は異物データ記憶手段１５と異物データ記憶手
段１７よりそれぞれのデータを照合するデータ照合手
段、１９はデータ手段１８から歩留まり推定を行う歩留
まり判定手段である。２５はデータ照合手段１８から異
物情報を読みとる異物情報読取り手段である。２７は異
物情報読取り手段２５から異物情報を振り分ける異物情
報振り分け手段である。２６は２７を記憶するもので、
２６−ａは異物形状記憶手段、２６−ｂは異物サイズ記
憶手段、２６−ｃは異物高さ記憶手段、２６−ｄは異物
元素記憶手段である。２８は全異物情報記憶手段で、過
去のデータをすべて記憶している。２９は異物データ合
成手段で、全異物情報記憶手段２８と異物形状記憶手段
２６−ａ、異物サイズ記憶手段２６−ｂ、異物高さ記憶
手段２６−ｃと異物元素記憶手段２６−ｄを合成するも
のである。３０は異物データ合成手段２９のデータをも
とに異物発生原因の究明を行う発生原因判定手段を示
す。
【００２５】まず、シリコン基板サンプルに膜形成を行
う。ここで、異物測定手段１４において異物測定を行
い、異物データ記憶手段１５で異物データを記憶する。
う。ここで、異物測定手段１４において異物測定を行
い、異物データ記憶手段１５で異物データを記憶する。
【００２６】各デバイス用フォトマスク１３を用いて、
パターン形成１２を行ったときの異物測定手段１６か
ら、このデータを記憶する異物データ記憶手段１７を行
う。
パターン形成１２を行ったときの異物測定手段１６か
ら、このデータを記憶する異物データ記憶手段１７を行
う。
【００２７】次に、異物データ記憶手段１５と異物デー
タ記憶手段１７のそれぞれのデータを照合するデータ照
合手段１８を行い、このデータより歩留まり判定手段１
９において歩留まりの推定を行う。
タ記憶手段１７のそれぞれのデータを照合するデータ照
合手段１８を行い、このデータより歩留まり判定手段１
９において歩留まりの推定を行う。
【００２８】さらに、異物情報読取り手段２５でデータ
照合手段１８のデータを読み取り、このデータを異物情
報を形状、サイズ、高さ、元素別にそれぞれ２６−ａ、
２６−ｂ、２６−ｃ、そして、２６−ｄに記憶させる。
これが、各情報記憶手段である。２８は過去の異物情報
を保存した全異物情報記憶手段、２９は異物の各情報記
憶手段２６−ａから２６−ｄのデータと全異物情報記憶
手段を合成する異物データ合成手段、３０は異物データ
合成手段２９をもとに異物発生原因の究明をする異物発
生判定手段である。
照合手段１８のデータを読み取り、このデータを異物情
報を形状、サイズ、高さ、元素別にそれぞれ２６−ａ、
２６−ｂ、２６−ｃ、そして、２６−ｄに記憶させる。
これが、各情報記憶手段である。２８は過去の異物情報
を保存した全異物情報記憶手段、２９は異物の各情報記
憶手段２６−ａから２６−ｄのデータと全異物情報記憶
手段を合成する異物データ合成手段、３０は異物データ
合成手段２９をもとに異物発生原因の究明をする異物発
生判定手段である。
【００２９】以上のように本実施例によれば、基板の異
物測定手段１４と、そのデータを取り込み、保存するデ
ータ記憶手段１５と、各デバイス用フォトマスクでパタ
ーン形成したときのフォトリソ工程での異物測定手段１
６と、それを取り込み、保存するフォトリソ異物データ
記憶手段１７、さらに、それぞれの異物データを重ね合
わせて歩留まり推定を行うデータ照合手段１８と、歩留
まり判定手段１９を設けたこと、さらに、異物情報読取
り手段２５、各情報別異物振り分け手段２７と記憶手
段、過去の異物情報記憶手段２８、異物データ合成手段
２９と異物発生判定手段３０を設けることにより、電気
測定と歩留まり評価用フォトマスク１３が不要になる。
歩留まり評価用に新たにサンプルを準備しなくても、日
常データを利用することができる。
物測定手段１４と、そのデータを取り込み、保存するデ
ータ記憶手段１５と、各デバイス用フォトマスクでパタ
ーン形成したときのフォトリソ工程での異物測定手段１
６と、それを取り込み、保存するフォトリソ異物データ
記憶手段１７、さらに、それぞれの異物データを重ね合
わせて歩留まり推定を行うデータ照合手段１８と、歩留
まり判定手段１９を設けたこと、さらに、異物情報読取
り手段２５、各情報別異物振り分け手段２７と記憶手
段、過去の異物情報記憶手段２８、異物データ合成手段
２９と異物発生判定手段３０を設けることにより、電気
測定と歩留まり評価用フォトマスク１３が不要になる。
歩留まり評価用に新たにサンプルを準備しなくても、日
常データを利用することができる。
【００３０】また、評価方法でもっとも困難な物理解析
や元素分析が不要となり、時間短縮が可能になり、デバ
イスへのフィードバックがリアルタイムで行える。
や元素分析が不要となり、時間短縮が可能になり、デバ
イスへのフィードバックがリアルタイムで行える。
【００３１】さらに、歩留まりを調査したい工程のデー
タのみを利用することで、歩留まりに影響を与えるいろ
いろな要因を省くことができる。
タのみを利用することで、歩留まりに影響を与えるいろ
いろな要因を省くことができる。
【００３２】
【発明の効果】本発明は、シリコン基板の異物発生と、
この影響を受けて生じると考えられる膜形成異常と、膜
形成時の異物発生、さらに、この影響を受けて生じると
考えられるパターン形成異常を防ぎ、シリコン基板を評
価終了まで通して使用せず、歩留まり推定と歩留まり発
生原因の推定が短時間にできる。
この影響を受けて生じると考えられる膜形成異常と、膜
形成時の異物発生、さらに、この影響を受けて生じると
考えられるパターン形成異常を防ぎ、シリコン基板を評
価終了まで通して使用せず、歩留まり推定と歩留まり発
生原因の推定が短時間にできる。
【００３３】さらに、歩留まり低下原因の究明が短時間
でできる。
でできる。
【図１】本発明の第１の実施例における歩留まり推定装
置のブロック図
置のブロック図
【図２】本発明の第２の実施例における歩留まり推定装
置のブロック図
置のブロック図
【図３】本発明の第３の実施例における歩留まり推定装
置のブロック図
置のブロック図
【図４】従来の歩留まり推定装置のブロック図
１０ シリコン基板 １１ 膜形成 １２ パターン形成 １３ デバイス用フォトマスク １４ 膜形成後の異物測定手段 １５ 膜形成後の異物データ記憶手段 １６ パターン形成後の異物測定手段 １７ パターン形成後の異物データ記憶手段 １８ データ照合手段 １９ 歩留まり判定手段 ２５ 異物情報読取り手段 ２６ 各異物情報記憶手段 ２７ 異物情報振り分け手段 ２８ 全異物情報記憶手段 ２９ 異物データ合成手段 ３０ 異物発生判定手段
Claims (3)
- 【請求項１】 半導体基板の異物測定手段と、そのデー
タを取り込み、保存するデータ記憶手段と、各デバイス
用フォトマスクでパターン形成したときのフォトリソ工
程での異物測定手段と、それを取り込み、保存するフォ
トリソ異物データ記憶手段、さらに、それぞれの異物デ
ータを重ね合わせて歩留まり推定を行うデータ照合手段
と、歩留まり判定手段を備えたことを特徴とする歩留ま
り推定装置。 - 【請求項２】 半導体基板の異物読取り手段と、そのデ
ータを取り込み、保存するデータ記憶手段と、各デバイ
ス用フォトマスクとそのフォトマスクのパターン読取り
手段と、各々のデータを重ね合わせて歩留まり推定を行
うデータ照合手段と、歩留まり判定手段を備えたことを
特徴とする歩留まり推定装置。 - 【請求項３】 半導体基板の異物読取り手段と、そのデ
ータを取り込み、保存するデータ記憶手段と、各デバイ
ス用フォトマスクとそのフォトマスクのパターン読取り
手段と、各々のデータを重ね合わせて歩留まり推定を行
うデータ照合手段と、異物の形状、高さ、大きさを記憶
する情報記憶手段と、前記情報記憶手段に記憶された情
報に対応した元素の物理解析情報を記憶した物理解析記
憶手段と、それぞれの異物データと前記物理解析記憶手
段とのデータとから歩留まり推定を行うデータ照合手段
と、歩留まり判定手段を備えたことを特徴とする歩留ま
り推定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111794A JPH07306848A (ja) | 1994-05-16 | 1994-05-16 | 歩留まり推定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10111794A JPH07306848A (ja) | 1994-05-16 | 1994-05-16 | 歩留まり推定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07306848A true JPH07306848A (ja) | 1995-11-21 |
Family
ID=14292139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10111794A Pending JPH07306848A (ja) | 1994-05-16 | 1994-05-16 | 歩留まり推定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07306848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0718880A3 (en) * | 1994-12-09 | 1997-02-05 | Texas Instruments Inc | Chip yield estimation apparatus and method |
| JP2003264131A (ja) * | 2002-03-11 | 2003-09-19 | Matsushita Electric Ind Co Ltd | 半導体製造方法および半導体製造システム |
-
1994
- 1994-05-16 JP JP10111794A patent/JPH07306848A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0718880A3 (en) * | 1994-12-09 | 1997-02-05 | Texas Instruments Inc | Chip yield estimation apparatus and method |
| US5754432A (en) * | 1994-12-09 | 1998-05-19 | Texas Instruments Incorporated | Apparatus and method for estimating chip yield |
| JP2003264131A (ja) * | 2002-03-11 | 2003-09-19 | Matsushita Electric Ind Co Ltd | 半導体製造方法および半導体製造システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI675306B (zh) | 在半導體元件的製造流程中利用自適應機器學習的自動缺陷篩選 | |
| US6766208B2 (en) | Automatic production quality control method and system | |
| JP2002071575A (ja) | 欠陥検査解析方法および欠陥検査解析システム | |
| US20010016061A1 (en) | Method for analyzing circuit pattern defects and a system thereof | |
| JP6997428B2 (ja) | 自動視覚的欠陥検査後の電子ダイインキングのためのシステム及び方法 | |
| US6687633B2 (en) | Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices | |
| TW389973B (en) | Method for inspecting wafer defects | |
| TW201712774A (zh) | 診斷半導體晶圓之方法以及系統 | |
| JP3665215B2 (ja) | 異常原因特定システムおよびその方法 | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| JP2000223385A5 (ja) | ||
| JPH0772206A (ja) | Ｌｓｉ検査装置及び方法 | |
| JPH07306848A (ja) | 歩留まり推定装置 | |
| KR20020061677A (ko) | 광학적 문자 인식을 통한 반도체 제품의 마킹 결함 검사방법 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JP2000243794A (ja) | 半導体ウエハの解析方法 | |
| JP4538205B2 (ja) | 検査データの解析プログラム、検査データ解析装置 | |
| JPH02208949A (ja) | 半導体製造装置 | |
| US7441226B2 (en) | Method, system, apparatus and program for programming defect data for evaluation of reticle inspection apparatus | |
| US20060258023A1 (en) | Method and system for improving integrated circuit manufacturing yield | |
| TW200937554A (en) | Smart defect review for semiconductor integrated | |
| JPH08274139A (ja) | 半導体装置の試験方法 | |
| JPS58103151A (ja) | 半導体基板の検査方法 | |
| US20050080572A1 (en) | Method of defect control | |
| JPS58103150A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |