JPH07306843A - クロス接続装置 - Google Patents

クロス接続装置

Info

Publication number
JPH07306843A
JPH07306843A JP5342554A JP34255493A JPH07306843A JP H07306843 A JPH07306843 A JP H07306843A JP 5342554 A JP5342554 A JP 5342554A JP 34255493 A JP34255493 A JP 34255493A JP H07306843 A JPH07306843 A JP H07306843A
Authority
JP
Japan
Prior art keywords
connection
port
ports
modules
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5342554A
Other languages
English (en)
Inventor
Iii Franklin Stevin Chalmers
フランクリン・エス・チャルマーズ・サード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH07306843A publication Critical patent/JPH07306843A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17375One dimensional, e.g. linear array, ring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254Centralised controller, i.e. arbitration or scheduling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/101Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1515Non-blocking multistage, e.g. Clos
    • H04L49/1546Non-blocking multistage, e.g. Clos using pipelined operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/205Quality of Service based
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】マルチプロセッサ方式のコンピュータ・システ
ムにおいて、継続するマシン・サイクルにおける接続の
裁定処理を効率よく行うクロス接続システムを提供す
る。 【構成】クロス接続システム22は複数の要求を出して
いるモジュール11乃至16のどれが目的とする受信モ
ジュールへの接続を与えられるかを裁定手段18によっ
て決定し、クロス接続スイッチ20によって接続する。
どの接続に高い優先度を与えるかは、以前のマシン・サ
イクルでのモジュール11乃至16間での接続を基にし
て決定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータ・システム
に関するものであり、より詳細には、マルチプロセッサ
式のコンピュータ・システムの改良された相互接続シス
テムに関するものである。
【0002】
【従来技術】プロセッサが動作する速度を増大させるこ
とにより、コンピュータ・システムに大幅な改良がなさ
れたが、電子的な構成部品の速度を上げるだけでは、達
成できる改良に限界があるのは明かである。更に、プロ
セッサの動作速度を増大させるためには、集積回路上の
サイズを減少させることが要求される。現在において、
当該産業は、可視光を用いるリソグラフィに基づく製造
技術の限界にあるか、または、限界に近付いてきてい
る。X線によるリソグラフィまたは低波長のシステムに
基づくシステムのコストは、連続する速度の改良に対す
る重大な障壁となっている。
【0003】その結果として、コンピュータの設計者は
マルチプロセッサ・システムに転向している。マルチプ
ロセッサ・システムにおいては、複数のプロセッサおよ
びメモリ・モジュールは、ある程度の期間利用される単
一のバスによって結合されている。例えば、コンピュー
タ・システムでしばしば用いられる特定目的の I/O
は、演算上のタスクにより並列的な入力/出力動作を実
行するためのものである。不都合なことに、単一のバス
に基づいて多くのモジュールを持つシステムを構成する
のは困難なことである。いかなる所与の時点において
も、バスを介して通信できるものは一対のモジュールだ
けである。このために、システムにおけるモジュールの
数が増大するにつれて、バスを介する通信のために利用
可能なモジュール当りの時間は減少する。利用可能な時
間が小さくなり過ぎたときには、種々のモジュールはビ
ジーを維持することが不可能になり、システム・パフォ
ーマンスは減少する。
【0004】単一のバスによる通信の制限を回避する第
2のクラスのマルチプロセッサ式通信システムは、遠隔
通信システムの後でモデル化されている。このようなシ
ステムにおいては、種々のモジュールを相互に接続させ
るためにクロス接続式のスイッチが用いられている。シ
ステム内の一つのモジュールが該システム内の他のモジ
ュールに対して「メッセージ」を伝送することが必要な
ときには、当該のモジュールはスイッチを介しての接続
を要求する。当該モジュールが他のいかなるモジュール
とも「トーキング」をしていないことが裁定手段によっ
て保証されることにより、その接続が確立される。
【0005】マルチプロセッサ式のコンピュータ・シス
テムのためのクロス接続システムは、その「会話」の長
さがコンピュータ・システムにおいては遥かに短いとい
う点で遠隔通信システムとは異なっている。コンピュー
タ・システムにおいては、命令サイクル毎に種々の相互
接続の変化がある。該クロス接続システムで確実にされ
ることは、いずれのプロセッサも、システム内のいかな
る資源も占有しないことである。各命令サイクルにおい
て、各々のモジュールは、裁定手段から必要とする接続
を要求する。該裁定手段においては、できるだけ多くの
接続を形成させる。ある2個のモジュールが第3のモジ
ュールに対する接続を要求するような状況においては、
要求を出しているモジュールの一つに接続が与えられ、
他の側には所望のモジュールがビジーである旨の通知が
なされる。接続されなかったモジュールは次のサイクル
まで待機せねばならず、接続の要求を再び出すことにな
る。該接続されなかったモジュールは、その要求が引き
受けられなかった命令サイクルの間、アイドル状態にあ
るように強制される。ある種の先行技術のシステムにお
いては、クロス接続システムがメッセージを受け入れ、
後のサイクルにおける伝送のためにそれを蓄積させるこ
とにより、この問題は部分的に軽減される。
【0006】このシステムによれば資源の占有は回避さ
れるけれども、要求された接続についての本質のほんの
少しの部分しか最適化していない。プロセッサと、該プ
ロセッサによって処理されるデータの蓄積に用いられる
メモリ・モジュールとの間の接続の場合について考察す
る。プロセッサがメモリ・モジュールからデータをフェ
ッチしている場合においては、プロセッサによるデータ
への各要求は、メモリ・モジュールによってプロセッサ
にデータを伝送する要求によって追従される。先行技術
のシステムにおいては、これらの要求は独立の動作とし
て扱われる。このために、メモリ・モジュールは、プロ
セッサに対して接続の要求をしなければならない。他の
モジュールのいずれかが該プロセッサとの接続を行って
いるときには、この要求は拒否される。これで導かれる
ことは、要求されているデータの伝送が成功するまで、
メモリ・モジュールがオフ・ラインにされることであ
る。この時間中は、別のプロセッサも、問題のメモリ・
モジュールからのデータの取得を阻止される。
【0007】プロセッサとメモリとの間のこのタイプの
ボトルネックを回避するために、ある種の先行技術のシ
ステムは、メモリに対する新規な要求を介して、メモリ
からプロセッサに戻るデータを与える。このようなシス
テムでは、それに接続されるモジュールのタイプの跡を
たどるために、クロス接続システムが要求される。これ
に加えて、データを戻すモジュールが長い待ち時間を有
するものであるときには、その待ち時間中に始めの要求
を出すプロセッサに対して他のモジュールがデータを伝
送する必要があることから、この戦略は殆ど値打ちがな
い。
【0008】
【発明が解決しようとする課題】広い意味において、本
発明の目的は、マルチプロセッサ式のコンピュータ・シ
ステムでの使用において、改良されたクロス接続システ
ムを提供することにある。
【0009】本発明の更に別の目的は、あるクラスの接
続要求が、継続するサイクルにおける接続の裁定処理の
結果を決定するような、クロス接続システムを提供する
ことにある。
【0010】本発明のこれらの目的およびその他の目的
は、以下の発明の詳細な説明および添付の図面から、当
業者には明かにされよう。
【0011】
【課題を解決するための手段】本発明は、マルチプロセ
ッサ式のデータ処理システムにおいて、複数のデータ処
理モジュールを相互に接続させるためのクロス接続装置
を備える。該複数のデータ処理モジュールは、データ・
パスおよび制御信号パスの双方を提供する接続ポート手
段により、本発明に接続される。ここでのデータ・パス
は、クロス接続スイッチ・マトリクスを介して互いに接
続される。本発明は裁定手段を備え、それは同一の受信
ポートに接続を要求している複数のポートのどちらかが
その接続をなすかを決定する。第1のポートが第2のポ
ートに対する接続を要求しているときに、当該ポートで
特定できることは、第1のポートに対する第2のポート
からの接続の要求が、ある特定数のマシン・サイクルに
おいて優先度を付与されることである。
【0012】
【実施例】図1を参照することによって、本発明におい
て先行技術を越えた利点が得られる態様を容易に理解す
ることができる。図1は、クロス接続システム22によ
って接続された複数の処理モジュール11ないし16を
含むマルチプロセッサ式のコンピュータ・システム10
のブロック図である。クロス接続システム22には、裁
定手段18およびクロス接続スイッチ20が含まれてい
る。種々のモジュールには、プロセッサ11ないし13
およびメモリ・モジュール14ないし16が含まれてい
る。該プロセッサは、汎用の演算要素、または、ビデオ
・サブシステムもしくは I/O プロセッサのような特
定用途のプロセッサでもよい。
【0013】送信モジュールとして参照されるモジュー
ルの中の一つは、受信モジュールとして参照されるモジ
ュールの別の一つに対してデータ語の伝送を所望したと
きには、裁定手段18に接続を送信する。受信モジュー
ルが他のモジュールによる要求を受けていないときに
は、裁定手段は、クロス接続スイッチ20をして接続を
形成させる。複数の送信モジュールが問題の受信モジュ
ールに要求を出しているときには、裁定手段18は送信
モジュールの中の一つを選択して、当該受信モジュール
に接続する。残りの送信モジュールは、一連のマシン・
サイクルで再試行しなければならない。上記のように、
先行技術のシステムにおいては、いずれの送信モジュー
ルでも、ある一つの受信モジュールが占有されることを
防ぐような態様で裁定を行なう。
【0014】この手順においては、ある特定の送信モジ
ュールによってある特定の受信モジュールが占有される
ことが防止されるが、コンピュータ・システム10の演
算上のスループットを最大にするためには、それは必ず
しも最適な手順ではない。ある種のコンピュータの命令
には応答をほのめかすものがある。例えば、プロセッサ
の中の一つが、メモリ・モジュールまたは I/O ポー
トのような他のプロセッサからのデータ語を要求すると
きには、2個の命令が与えられる。読み取り命令が受信
モジュールに最初に送信される。これに次いで、受信モ
ジュールは、該受信モジュールの待ち時間に依存して、
一連のサイクルの一つで、要求されたデータを該プロセ
ッサに戻すように送信される。予測された待ち時間が経
ってもデータが戻されないときには、問題のプロセッサ
はアイドル状態にされる。一般的にいえば、プロセッサ
は、待ち時間中に他の動作をスケジュールすることで、
待ち時間の影響を軽減することができる。このような方
法を効果的なものにするために、プロセッサは、各動作
の待ち時間を知らねばならない。先行技術のクロス・バ
ー式スイッチング・システムにおいては、戻りの送信が
裁定手段によって遅らされることから、待ち時間の予測
性が弱められる。
【0015】本発明においては、戻りが予期されるマシ
ン・サイクルにおいて戻りのメッセージに優先度が与え
られるという裁定手続きの方法を用いることにより、裁
定手段で導入される不確実性が軽減される。より詳細に
後述されるように、戻りのメッセージが予想される時間
を、裁定手段18が「知る」には多くの方法がある。返
答が L サイクル内に予想される第1のモジュールから
第2のモジュールへの送出のメッセージが裁定手段18
で検出されると、返答の方向における第1のモジュール
と第2のモジュールとの間の接続に、L マシン・サイ
クル内の他の全ての接続をよりも高い優先度が与えられ
る。第2のモジュールが、実際に第1のモジュールに対
する接続を要求すれば、当該接続は確実になされる。近
い未来に返答がなさそうであることから、第2のモジュ
ールがこのような接続を要求しないときには、裁定手段
は、第1のモジュールまたは第2のモジュールの一つに
対する接続を、システム内のいずれか別のモジュールに
割り当てることができる。
【0016】図2は、本発明による裁定手段30のより
詳細なブロック図である。議論を容易にするために、優
先応答の状況の存在の決定は、プロセッサまたは演算用
モジュールをクロス接続システム22に接続するために
用いられるポート31の各々を介して、コントローラ3
2に通信されるものと仮定する。送信モジュールが受信
モジュールに接続を要求するとき、ある特定された数の
マシン・サイクルにおいて戻りのメッセージを送信モジ
ュールに送るために、送信モジュールは、受信モジュー
ルに優先度の高いスロットを予約するように要求するこ
とができる。送信モジュール、受信モジュール、およ
び、接続の要求が予想されるマシン・サイクルの数を特
定する情報は、メモリ36に蓄積される。各マシン・サ
イクルで、メモリ36におけるエントリの各々に関連し
ているカウンタはデクリメントされ、そして、テストさ
れる。ある一つのカウンタがゼロになると、コントロー
ラ32は、対応する送信モジュールと受信モジュールと
の間の接続をテストする。このような要求が検出された
ときには、問題の接続には優先度が与えられ、そして、
メモリ36の対応するエントリは削除される。要求が存
在しないときには、指定された送信モジュールおよび受
信モジュールとの通信を探索している他のモジュール
は、現在のマシン・サイクル中に接続を割り当てられる
ことができる。
【0017】始めの受信モジュールの待ち時間が常に同
じであれば、原理的に、コントローラ32は、メモリ3
6の対応するタイマがゼロになったときに、メモリ36
のいずれのエントリでも廃棄することができる。しかし
ながら、待ち時間は幾分変動することがある。これに加
えて、2個の優先エントリ間での衝突が生ずる可能性が
あり、これは通信のうち一つの遅れを導くことになる。
このために、本発明の好適実施例においては、カウンタ
がゼロになったときに要求が検出されなかったメモリ3
6内のエントリについては、廃棄される前に、ある所定
数のマシン・サイクルだけ保持される。この期間中に、
このような期限の過ぎたエントリに対応する要求が検出
されたならば、該要求された接続には優先度が与えられ
る。
【0018】上記の検討で仮定されていることは、優先
度のある戻りのメッセージの状況、および、該戻りのメ
ッセージが予想されるマシン・サイクルの予想される数
の識別は、ポート31によって通信されるか、または、
当初のメッセージが伝送される時点で、これに接続され
ているモジュールから通信されるかである。本発明の別
の実施例では、裁定手段30は、ある所定の接続では、
常に、優先度のある戻りのメッセージの状況になると、
自動的に仮定する。例えば、コントローラ32は各ポー
トと残りのポートとの間の接続リストを備えており、こ
れは前記ポートから他のポートの各々へのメッセージが
戻りのメッセージを発生するように予想されるかどう
か、また、もしそうならば、戻りのメッセージが予想さ
れる時のマシン・サイクル数を特定するものである。こ
の情報は、システムが構築された時点で供給される。あ
るいは、この情報はポート31に蓄積することができ
る。この場合、各ポートは、戻りのメッセージの発生が
予想される可能性のある接続のリスト、および、該戻り
のメッセージが予想される時間についてのリストを備え
る。この情報は、該ポートに取り付けられるモジュール
がそれに接続された時点でポートにロードされる。そし
て、該ポートは、優先度のある戻りの状況の存在、およ
び、戻りのメッセージが予想されるサイクル数につい
て、コントローラ32に通知する責任を負う。
【0019】ここで注意されるべきことは、もし、裁定
手段がパイプライン式のプロセッサならば、メモリ36
に蓄積されているエントリのうち、あるものまたは全て
が、該裁定手段のパイプライン・ステージに蓄積できる
ということである。この場合、メモリ36は、システム
内で個別に同定可能な構成部としては存在できない。こ
のようなシステムでは、上記のカウントは、情報が現在
蓄積されているパイプライン・ステージから推定するこ
とができる。このカウントは、情報がパイプラインの後
続のステージに進行するにつれて効果的にデクリメント
される。この実施例において、優先度の要求は、アドレ
スされているメモリまたはプロセッサの待ちに対応する
パイプライン・ステージに、接続情報を直接的に蓄積す
ることによって生成することができる。
【0020】上述の実施例では、戻りのメッセージが単
一の語であると仮定されているが、当業者には明かであ
るように、この戻りのメッセージは複数の語を含むこと
ができる。この場合、メッセージは、対応するマシン・
サイクルの数にわたって続くことになる。当初のメッセ
ージによれば、コントローラ32に対して情報を提供し
て、その返答の長さを特定することができる。この場
合、メモリ36における各エントリは、優先度が維持さ
れるべきマシン・サイクルの数を示す第2のカウンタを
そなえることができる。この数は、示される語の数に適
応するように設定される。
【0021】当業者には明かになるように、前述の説明
および添付の図面から、本発明に対して種々の修正を施
すことができる。従って、本発明は、その特許請求の範
囲の欄の記載事項によってのみ限定されるべきものであ
る。
【0022】
【発明の効果】以上のように、本発明を用いると、一連
のサイクルにおける接続の裁定処理を効率よく行うクロ
ス接続システムを提供することができる。
【図面の簡単な説明】
【図1】本発明によるクロス接続装置を用たマルチプロ
セッサ式のコンピュータ・システムのブロック図であ
る。
【図2】本発明による裁定手段のより詳細なブロック図
である。
【符号の説明】
10:マルチプロセッサ式のコンピュータ・システム 11、12、13:プロセッサ 14、15、16:メモリ・モジュール 18、30:裁定手段 20:クロス接続スイッチ 22:クロス接続システム 31:ポート 32:コントローラ 34:クロス接続スイッチ・マトリクス 36:優先接続リスト

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】マルチプロセッサ方式のコンピュータ・シ
    ステムにおいて、次の(a)ないし(c)を有すること
    を特徴とするクロス接続システム: (a)複数のモジュール; (b)前記複数のモジュールが要求を出している時、そ
    のうちのどれに目的とする受信モジュールへの接続を与
    えるかを決定する裁定手段:前記裁定手段において、ど
    の接続に高い優先度を与えるかは、それ以前のマシン・
    サイクルでの前記複数のモジュールの接続を基に決定す
    る; (c)前記複数のモジュールに対して、前記裁定手段に
    よって決定された接続を行なうクロス接続スイッチ。
  2. 【請求項2】以下の(a)ないし(e)を有し、マルチ
    プロセッサ式のデータ処理システムにおいて複数のデー
    タ処理モジュールを相互に接続させるクロス接続装置: (a)前記データ処理モジュールに対してメッセージを
    伝送し、これらからメッセージを受け入れるためのポー
    ト手段:前記ポート手段は複数の接続ポートを有し、各
    々の前記接続ポートはある一つのデータ処理モジュール
    を前記装置に接続させる; (b)前記ポート手段に接続され、前記接続ポートのう
    ちの2個間での接続要求を指定する制御信号を受け取る
    手段; (c)前記接続ポートを、前記接続ポートの任意の他の
    ものに接続させるためのクロス接続手段; (d)一連のマシン・サイクルを定義するためのクロッ
    ク手段; (e)次の(1)及び(2)を有し、受信ポートとして
    参照される接続ポートに対して接続を要求する複数の前
    記接続ポートに応答する裁定手段: (1)前記受信ポートへの接続のために前記複数の前記
    接続ポートの一つを選択する手段; (2)第1および第2のポートの間で可能性がある接続
    についての第1のリスト、および、前記第1のリストに
    おける各エントリに関連するカウントを蓄積するための
    手段:前記カウントは、前記第1および第2のポート間
    の接続要求が、他の前記ポートと前記第1または第2の
    ポートとの間で要求される接続よりも高い優先度を与え
    られる期間をマシン・サイクル数であらわしたものであ
    り、前記カウントは各マシン・サイクルで変更される。
  3. 【請求項3】請求項2記載の装置において、前記ポート
    の1つに接続された装置が、前記ポートの別の1つに接
    続されている装置へメッセージを送ろうとする時、前記
    リスト中のエントリを指定する信号を発生することを特
    徴とするクロス接続装置。
  4. 【請求項4】請求項2記載の装置において、前記裁定手
    段が、第1と第2のポートの間の接続の第2のリスト
    と、前記第2のリストの前記エントリの各々に関連した
    カウントを蓄積する手段を有することを特徴とするクロ
    ス接続装置:前記裁定手段が前記第1のリストに含まれ
    る第1と第2のポート間の接続要求を検出した時に、前
    記第2のリストからのエントリは、前記第1のリストに
    コピーされる。
  5. 【請求項5】請求項2記載の装置において、前記第1の
    リストが更に、各エントリに対応した第2のカウントを
    有することを特徴とするクロス接続装置:前記第2のカ
    ウントは、前記第1と第2のポートの接続が前記第1と第2
    のポートが関与する他の接続よりも高い優先度を持つマ
    シン・サイクルの数を示す。
JP5342554A 1992-12-14 1993-12-14 クロス接続装置 Pending JPH07306843A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99067292A 1992-12-14 1992-12-14
US990,672 1992-12-14

Publications (1)

Publication Number Publication Date
JPH07306843A true JPH07306843A (ja) 1995-11-21

Family

ID=25536405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5342554A Pending JPH07306843A (ja) 1992-12-14 1993-12-14 クロス接続装置

Country Status (2)

Country Link
EP (1) EP0602916A3 (ja)
JP (1) JPH07306843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630462B2 (ja) * 1999-02-23 2011-02-09 ルネサスエレクトロニクス株式会社 集積回路及びそれを用いた情報処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003260895A1 (en) * 2002-10-02 2004-04-23 Koninklijke Philips Electronics N.V. Weight adaption in packet switches

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214694A (ja) * 1985-03-18 1986-09-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション データ伝送のスイッチング装置
EP0315550A3 (en) * 1987-11-06 1989-10-25 Oryx Corporation Highly parallel computer architecture employing crossbar switch with selectable pipeline delay

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630462B2 (ja) * 1999-02-23 2011-02-09 ルネサスエレクトロニクス株式会社 集積回路及びそれを用いた情報処理装置

Also Published As

Publication number Publication date
EP0602916A3 (en) 1994-08-10
EP0602916A2 (en) 1994-06-22

Similar Documents

Publication Publication Date Title
JP5036120B2 (ja) 非ブロック化共有インターフェイスを持つ通信システム及び方法
US7360002B2 (en) Method of arbitrating access to a data bus
EP0617368B1 (en) Arbitration process for controlling data flow through an I/O controller
EP0383475A2 (en) Shared resource arbitration
JPH08251234A (ja) 接続方法及びプロトコル
KR20070104929A (ko) 스위치 매트릭스를 통한 데이터 전송을 개선하는 흐름 제어방법
JPH05242019A (ja) 先読み優先調停システム及び方法
CN112711550A (zh) Dma自动配置模块和片上系统soc
US5592673A (en) Loosely coupled compound computer system using lock and semaphore mechanism for performing exclusive control of shared resource which is accessed through a distinct bus
EP1442376B1 (en) Tagging and arbitration mechanism in an input/output node of a computer system
JPH05241947A (ja) 分散クロスバー・スイッチ・アーキテクチャにおける交換接続の配列。
KR20020008955A (ko) 버스 시스템 및 그 실행 순서 조정방법
EP1444587B1 (en) Computer system i/o node
JP2002024195A (ja) 並列処理装置、及び、並列処理方法
US5473755A (en) System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
EP0821311B1 (en) Data processing and communicating system with high throughput peripheral component interconnect bus
US20110219155A1 (en) Processing system and method for transmitting data
JPH07306843A (ja) クロス接続装置
US5682485A (en) Deadlock avoidance for switched interconnect bus systems
US5493651A (en) Method and system for dequeuing connection requests in a simplex switch
EP1187422B1 (en) Method and device for tunable packet arbitration
US20030097499A1 (en) Starvation avoidance mechanism for an I/O node of a computer system
US7356669B2 (en) Processing system and method for transmitting data
US6421712B1 (en) Method and apparatus for broadcasting invalidation messages in a computer system
CN115269467B (zh) 一种总线仲裁的方法、装置、存储介质及电子设备