JPH0730349A - 線型回路の利得検出装置および自動利得制御装置 - Google Patents
線型回路の利得検出装置および自動利得制御装置Info
- Publication number
- JPH0730349A JPH0730349A JP19308593A JP19308593A JPH0730349A JP H0730349 A JPH0730349 A JP H0730349A JP 19308593 A JP19308593 A JP 19308593A JP 19308593 A JP19308593 A JP 19308593A JP H0730349 A JPH0730349 A JP H0730349A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- output
- linear circuit
- signal
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 入力信号の変調モード等やレベル変化に左右
されずに線型回路の利得の変動を正確に検出し、その検
出値によって利得を安定化する。 【構成】 第１、第２の積分器４１、４２は、線型回路
部２０に入力される２つの変調信号Ｉ、Ｑの２乗和信号
（Ｉ2 ＋Ｑ2 ）と、その変調信号によって線型回路部２
０から出力される変調出力信号の検波出力の２乗信号
（Ｄ2 ）とを、スイッチ３９、４０がオンした時点から
第１の積分器４１の出力が基準電圧Ｖｒに達するまで同
時に積分する。利得演算器４４は、この積分結果Ａ、Ｂ
の比を線型回路部２０の利得値Ｇとして利得制御手段５
１へ送出する。利得制御手段５１は、この利得値Ｇが基
準値Ｇｒに近づくように線型回路部２０の可変利得回路
３１の利得を可変する。リセット手段５２は、利得値Ｇ
が利得制御手段５１に入力された後に、第１、第２の積
分器４１、４２をリセットする。
されずに線型回路の利得の変動を正確に検出し、その検
出値によって利得を安定化する。 【構成】 第１、第２の積分器４１、４２は、線型回路
部２０に入力される２つの変調信号Ｉ、Ｑの２乗和信号
（Ｉ2 ＋Ｑ2 ）と、その変調信号によって線型回路部２
０から出力される変調出力信号の検波出力の２乗信号
（Ｄ2 ）とを、スイッチ３９、４０がオンした時点から
第１の積分器４１の出力が基準電圧Ｖｒに達するまで同
時に積分する。利得演算器４４は、この積分結果Ａ、Ｂ
の比を線型回路部２０の利得値Ｇとして利得制御手段５
１へ送出する。利得制御手段５１は、この利得値Ｇが基
準値Ｇｒに近づくように線型回路部２０の可変利得回路
３１の利得を可変する。リセット手段５２は、利得値Ｇ
が利得制御手段５１に入力された後に、第１、第２の積
分器４１、４２をリセットする。
Description
【０００１】
【産業上の利用分野】本発明は、線型回路の利得を検出
する利得検出装置と自動利得制御装置に関する。
する利得検出装置と自動利得制御装置に関する。
【０００２】
【従来の技術と解決しようとする課題】各種の電子機器
に用いられる増幅器等の線型回路は、温度の変化や信号
の周波数によって利得が変化するため、たとえ入力信号
のレベルが一定でも、出力信号のレベルが変動する。
に用いられる増幅器等の線型回路は、温度の変化や信号
の周波数によって利得が変化するため、たとえ入力信号
のレベルが一定でも、出力信号のレベルが変動する。
【０００３】この様なレベル変動が無視できない各種の
測定器では、例えば図５に示すような自動レベル制御装
置（ＡＬＣ）１０によって、出力レベルを安定化してい
る。この装置１０は、線型回路としての増幅器１の出力
レベルを安定化するために、増幅器１の出力信号を検波
器１１で検波し、この検波出力からローパスフィルタ１
２によって検出した直流電圧Ｖｓと、予め設定された基
準電圧Ｖｒとを差動増幅器１３へ入力し、この差動出力
が零に近づくように、増幅器１の入力側に挿入された可
変利得回路２の利得を制御して、増幅器１から出力され
る信号のレベルを一定にしている。
測定器では、例えば図５に示すような自動レベル制御装
置（ＡＬＣ）１０によって、出力レベルを安定化してい
る。この装置１０は、線型回路としての増幅器１の出力
レベルを安定化するために、増幅器１の出力信号を検波
器１１で検波し、この検波出力からローパスフィルタ１
２によって検出した直流電圧Ｖｓと、予め設定された基
準電圧Ｖｒとを差動増幅器１３へ入力し、この差動出力
が零に近づくように、増幅器１の入力側に挿入された可
変利得回路２の利得を制御して、増幅器１から出力され
る信号のレベルを一定にしている。
【０００４】ところが、このような自動レベル制御装置
では、無変調信号あるいはＡＭ変調信号のように振幅の
平均が一定で連続した信号の出力レベルを安定させるこ
とはできても、直交変調信号のように振幅の平均が一定
でなく、バースト状にレベルが変化する信号の場合に
は、その振幅の平均変化に応じて利得が変化してしま
い、入力信号と出力信号との間の線型性が失われてしま
うという問題があった。また、この自動レベル制御装置
の直流電圧Ｖｓの値から、増幅器１そのものの利得変動
を検出することも考えられるが、この電圧Ｖｓには、入
力信号のレベルの変動分も含まれているため、増幅器１
の利得変動を正確に検出することはできない。
では、無変調信号あるいはＡＭ変調信号のように振幅の
平均が一定で連続した信号の出力レベルを安定させるこ
とはできても、直交変調信号のように振幅の平均が一定
でなく、バースト状にレベルが変化する信号の場合に
は、その振幅の平均変化に応じて利得が変化してしま
い、入力信号と出力信号との間の線型性が失われてしま
うという問題があった。また、この自動レベル制御装置
の直流電圧Ｖｓの値から、増幅器１そのものの利得変動
を検出することも考えられるが、この電圧Ｖｓには、入
力信号のレベルの変動分も含まれているため、増幅器１
の利得変動を正確に検出することはできない。
【０００５】本発明は、このような問題を解決するため
になされたもので、線型回路の利得そのものを信号波形
によらず正確に検出できる利得検出装置と、この利得検
出装置によってその線型回路の利得を安定化できるよう
にした自動利得制御装置を提供することを目的としてい
る。
になされたもので、線型回路の利得そのものを信号波形
によらず正確に検出できる利得検出装置と、この利得検
出装置によってその線型回路の利得を安定化できるよう
にした自動利得制御装置を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に本発明の線型回路の利得検出装置は、線型回路に入力
される信号を積分する第１の積分器と、前記線型回路か
ら出力される信号を積分する第２の積分器と、前記第１
の積分器および第２の積分器の積分期間を同期させる同
期手段と、前記積分期間後の前記第１の積分器の出力と
前記第２の積分器の出力との比を算出する利得演算器と
を備えている。
に本発明の線型回路の利得検出装置は、線型回路に入力
される信号を積分する第１の積分器と、前記線型回路か
ら出力される信号を積分する第２の積分器と、前記第１
の積分器および第２の積分器の積分期間を同期させる同
期手段と、前記積分期間後の前記第１の積分器の出力と
前記第２の積分器の出力との比を算出する利得演算器と
を備えている。
【０００７】また、本発明の線型回路の自動利得制御装
置は、利得の可変が可能な線型回路に入力される信号を
積分する第１の積分器と、前記線型回路から出力される
信号を積分する第２の積分器と、前記第１の積分器およ
び第２の積分器の積分期間を同期させる同期手段と、前
記積分期間後の前記第１の積分器の出力と前記第２の積
分器の出力との比を算出する利得演算器と、前記利得演
算器の算出値を予め設定された基準値と比較し、該算出
値が前記基準値に等しくなる方向に、前記線型回路の利
得を可変する利得制御手段とを備えている。
置は、利得の可変が可能な線型回路に入力される信号を
積分する第１の積分器と、前記線型回路から出力される
信号を積分する第２の積分器と、前記第１の積分器およ
び第２の積分器の積分期間を同期させる同期手段と、前
記積分期間後の前記第１の積分器の出力と前記第２の積
分器の出力との比を算出する利得演算器と、前記利得演
算器の算出値を予め設定された基準値と比較し、該算出
値が前記基準値に等しくなる方向に、前記線型回路の利
得を可変する利得制御手段とを備えている。
【０００８】
【作用】このように構成したため、本発明の線型回路の
利得検出装置では、線型回路に入力される信号と、出力
される信号とが、第１の積分器と第２の積分器でそれぞ
れ同一の積分期間積分され、その積分値同士の比が、線
型回路の利得に対応した値として算出される。
利得検出装置では、線型回路に入力される信号と、出力
される信号とが、第１の積分器と第２の積分器でそれぞ
れ同一の積分期間積分され、その積分値同士の比が、線
型回路の利得に対応した値として算出される。
【０００９】また、本発明の線型回路の自動利得制御装
置では、前記利得検出装置で算出された算出値が、予め
設定された基準値に近づく方向に、線型回路の利得が可
変制御される。
置では、前記利得検出装置で算出された算出値が、予め
設定された基準値に近づく方向に、線型回路の利得が可
変制御される。
【００１０】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は、本発明を直交変調信号発生装置の線型
回路部２０に対して適用した例を示している。
明する。図１は、本発明を直交変調信号発生装置の線型
回路部２０に対して適用した例を示している。
【００１１】この線型回路部２０は、直交変調器２１で
２つの変調信号Ｉ、Ｑによって直交変調された変調出力
信号を、周波数混合型の周波数変換器３０で所望周波数
に変換し、この変換出力を利得可変回路３１および増幅
器３２を介して出力するように構成されている。
２つの変調信号Ｉ、Ｑによって直交変調された変調出力
信号を、周波数混合型の周波数変換器３０で所望周波数
に変換し、この変換出力を利得可変回路３１および増幅
器３２を介して出力するように構成されている。
【００１２】直交変調器２１は、図２に示すように、搬
送信号発生器２２からの所定周波数の信号を９０°ハイ
ブリッド２３によって９０度位相の異なる２つの局発信
号に分け、これらの局発信号と変調信号Ｉ、Ｑとをミキ
サ２４、２５で混合し、それぞれの混合出力をパワーコ
ンバイナ２６で加え合わせた信号を変調出力信号として
出力する。
送信号発生器２２からの所定周波数の信号を９０°ハイ
ブリッド２３によって９０度位相の異なる２つの局発信
号に分け、これらの局発信号と変調信号Ｉ、Ｑとをミキ
サ２４、２５で混合し、それぞれの混合出力をパワーコ
ンバイナ２６で加え合わせた信号を変調出力信号として
出力する。
【００１３】したがって、この変調出力信号の振幅値
は、図３に示すように、各変調信号の振幅をＩ、Ｑとし
たとき、直交座標上で座標（Ｉ，Ｑ）の点Ｐの原点から
の距離（Ｉ2 ＋Ｑ2 ）1/2 に比例し、しかも各変調信号
の振幅に比例した値となる。即ち、この直交変調器２１
は、周波数変換器３０、利得可変回路３１および増幅器
３２と同様に、入力信号の振幅に比例した信号を出力す
る線型回路である。なお、利得可変回路３１は、減衰量
を外部から可変できるアッテネータや、ゲインを可変で
きるプログラマブル増幅器で構成されている。
は、図３に示すように、各変調信号の振幅をＩ、Ｑとし
たとき、直交座標上で座標（Ｉ，Ｑ）の点Ｐの原点から
の距離（Ｉ2 ＋Ｑ2 ）1/2 に比例し、しかも各変調信号
の振幅に比例した値となる。即ち、この直交変調器２１
は、周波数変換器３０、利得可変回路３１および増幅器
３２と同様に、入力信号の振幅に比例した信号を出力す
る線型回路である。なお、利得可変回路３１は、減衰量
を外部から可変できるアッテネータや、ゲインを可変で
きるプログラマブル増幅器で構成されている。
【００１４】この線型回路部２０の利得を検出するため
の利得検出装置３５には、線型回路部２０に入力される
信号の振幅に対応する値として、２つの変調信号Ｉ、Ｑ
の２乗の和（Ｉ2 ＋Ｑ2 ）を算出する入力レベル演算器
３６が設けられている。
の利得検出装置３５には、線型回路部２０に入力される
信号の振幅に対応する値として、２つの変調信号Ｉ、Ｑ
の２乗の和（Ｉ2 ＋Ｑ2 ）を算出する入力レベル演算器
３６が設けられている。
【００１５】また、この利得検出装置３５は、線型回路
部２０の出力信号を検波する検波器３７とその検波出力
Ｄの２乗（Ｄ2 ）を算出する出力レベル演算器３８とが
設けられている。
部２０の出力信号を検波する検波器３７とその検波出力
Ｄの２乗（Ｄ2 ）を算出する出力レベル演算器３８とが
設けられている。
【００１６】入力レベル演算器３６および出力レベル演
算器３８の出力は、同期してオンオフするスイッチ３
９、４０をそれぞれ介して、第１の積分器４１、４２に
それぞれ入力されている。
算器３８の出力は、同期してオンオフするスイッチ３
９、４０をそれぞれ介して、第１の積分器４１、４２に
それぞれ入力されている。
【００１７】第１の積分器４１は、入力レベル演算器３
６の出力をスイッチ３９が閉じている間積分してその積
分出力を後述する電圧比較器４３と利得演算器４４に出
力し、ハイレベルのリセット信号Ｒを受けるとその積分
出力をゼロにする。また、第２の積分器４２は、出力レ
ベル演算器３８の出力をスイッチ４０が閉じている間積
分してその積分出力を後述する利得演算器４４に出力
し、ハイレベルのリセット信号Ｒを受けるとその積分出
力をゼロにする。
６の出力をスイッチ３９が閉じている間積分してその積
分出力を後述する電圧比較器４３と利得演算器４４に出
力し、ハイレベルのリセット信号Ｒを受けるとその積分
出力をゼロにする。また、第２の積分器４２は、出力レ
ベル演算器３８の出力をスイッチ４０が閉じている間積
分してその積分出力を後述する利得演算器４４に出力
し、ハイレベルのリセット信号Ｒを受けるとその積分出
力をゼロにする。
【００１８】電圧比較器４３は、第１の積分器４１の出
力電圧が基準電圧Ｖｒより低いときにはローレベル、第
２の積分器４２の出力電圧が基準電圧Ｖｒ以上のときに
はハイレベルの電圧を出力する。前述のスイッチ３９、
４０は、この電圧比較器４３の出力がローレベルの間は
ともにオン状態となり、ハイレベルの間はともにオフ状
態となる。
力電圧が基準電圧Ｖｒより低いときにはローレベル、第
２の積分器４２の出力電圧が基準電圧Ｖｒ以上のときに
はハイレベルの電圧を出力する。前述のスイッチ３９、
４０は、この電圧比較器４３の出力がローレベルの間は
ともにオン状態となり、ハイレベルの間はともにオフ状
態となる。
【００１９】利得演算器４４は、積分期間Ｔにおける第
１の積分器４１の出力Ａと第２の積分器４２の出力Ｂと
の比Ｇを次式によって算出する。 Ｇ＝１０・ｌｏｇ（Ｂ／Ａ） ……（１） ただし、Ａ＝∫T （Ｉ2 ＋Ｑ2 ）ｄｔ、Ｂ＝∫T Ｄ2 ｄ
ｔ
１の積分器４１の出力Ａと第２の積分器４２の出力Ｂと
の比Ｇを次式によって算出する。 Ｇ＝１０・ｌｏｇ（Ｂ／Ａ） ……（１） ただし、Ａ＝∫T （Ｉ2 ＋Ｑ2 ）ｄｔ、Ｂ＝∫T Ｄ2 ｄ
ｔ
【００２０】上式（１）は、 Ｇ＝２０・ｌｏｇ〔（Ｂ1/2 ／Ｔ）／（Ａ1/2 ／Ｔ）〕 と等価であるため、Ｇは、線型回路部２０の入力信号の
振幅の実効値と出力信号の振幅の実効値との比、即ち、
線型回路部２０の利得をｄＢ値で示した値となる。
振幅の実効値と出力信号の振幅の実効値との比、即ち、
線型回路部２０の利得をｄＢ値で示した値となる。
【００２１】Ａ／Ｄ変換器４５は、電圧比較器４３の出
力がハイレベルになったときに、利得演算器４４の算出
結果Ｇをディジタル値に変換して制御部５０へ送出する
とともにこの制御部５０に対して測定完了信号Ｓを出力
する。
力がハイレベルになったときに、利得演算器４４の算出
結果Ｇをディジタル値に変換して制御部５０へ送出する
とともにこの制御部５０に対して測定完了信号Ｓを出力
する。
【００２２】マイクロコンピュータで構成された制御部
５０は、利得検出装置３５とともに、自動利得制御装置
を形成するものであり、利得制御手段５１とリセット手
段５２とが設けられている。
５０は、利得検出装置３５とともに、自動利得制御装置
を形成するものであり、利得制御手段５１とリセット手
段５２とが設けられている。
【００２３】利得制御手段５１は、利得検出装置３５か
らディジタル値として出力される線型回路部２０の利得
値Ｇを、測定完了信号によってラッチし、この利得値Ｇ
と所定の基準利得Ｇｒとを比較して、ＧがＧｒより大き
いときには、その差分だけ可変利得回路３１の利得を低
下させ、逆にＧがＧｒより小さいときには、その差分だ
け可変利得回路３１の利得を増加させる。
らディジタル値として出力される線型回路部２０の利得
値Ｇを、測定完了信号によってラッチし、この利得値Ｇ
と所定の基準利得Ｇｒとを比較して、ＧがＧｒより大き
いときには、その差分だけ可変利得回路３１の利得を低
下させ、逆にＧがＧｒより小さいときには、その差分だ
け可変利得回路３１の利得を増加させる。
【００２４】また、リセット手段５２は、測定完了信号
Ｓによって利得値Ｇがラッチされた後に、ハイレベルの
リセット信号Ｒを第１、第２の積分器４１、４２に出力
する。
Ｓによって利得値Ｇがラッチされた後に、ハイレベルの
リセット信号Ｒを第１、第２の積分器４１、４２に出力
する。
【００２５】したがって、２つの積分器４１、４２の１
回の積分期間Ｔは、このリセット手段５２によるリセッ
ト状態が解除されてから第１の積分器４１の出力が基準
電圧Ｖｒに達するまでの期間となる。なお、この積分期
間Ｔは、変調信号Ｉ、Ｑの振幅によって変化して、常に
一定になるものとは限らない。
回の積分期間Ｔは、このリセット手段５２によるリセッ
ト状態が解除されてから第１の積分器４１の出力が基準
電圧Ｖｒに達するまでの期間となる。なお、この積分期
間Ｔは、変調信号Ｉ、Ｑの振幅によって変化して、常に
一定になるものとは限らない。
【００２６】次にこの実施例の動作を図４のタイチャー
トにしたがって説明する。このタイムチャートは、制御
部５０から図４の（ａ）に示すようにハイレベルのリセ
ット信号Ｒが送出されてから次のリセット信号が送出さ
れるまでの各部の信号の変化を示しており、ｔ０時にリ
セット信号が出力されると、第１、第２の積分器４１、
４２の積分出力が同図の（ｅ）および（ｈ）のようにゼ
ロになり、電圧比較器４３の出力も同図の（ｉ）のよう
にローレベルとなる。このため、スイッチ３９、４０
は、ともにオン状態となる。
トにしたがって説明する。このタイムチャートは、制御
部５０から図４の（ａ）に示すようにハイレベルのリセ
ット信号Ｒが送出されてから次のリセット信号が送出さ
れるまでの各部の信号の変化を示しており、ｔ０時にリ
セット信号が出力されると、第１、第２の積分器４１、
４２の積分出力が同図の（ｅ）および（ｈ）のようにゼ
ロになり、電圧比較器４３の出力も同図の（ｉ）のよう
にローレベルとなる。このため、スイッチ３９、４０
は、ともにオン状態となる。
【００２７】２つの積分器４１、４２に対するリセット
が解除された後、ｔ１時からｔ２までの期間に、図４の
（ｂ）、（ｃ）に示すような変調信号Ｉ、Ｑが線型回路
部２０へバースト状に入力されると、２つの変調信号
Ｉ、Ｑによって変調された所望周波数の直交変調信号が
線型回路部２０から出力される。
が解除された後、ｔ１時からｔ２までの期間に、図４の
（ｂ）、（ｃ）に示すような変調信号Ｉ、Ｑが線型回路
部２０へバースト状に入力されると、２つの変調信号
Ｉ、Ｑによって変調された所望周波数の直交変調信号が
線型回路部２０から出力される。
【００２８】この変調信号Ｉ、Ｑを受けた入力レベル演
算器３６は、その２乗和信号（Ｉ2＋Ｑ2 ）を図４の
（ｄ）に示すように出力し、直交変調信号の検波出力
（図４の（ｆ））を受けた出力レベル演算器３８は、図
４の（ｇ）に示すようにその２乗信号（Ｄ2 ）を出力す
る。
算器３６は、その２乗和信号（Ｉ2＋Ｑ2 ）を図４の
（ｄ）に示すように出力し、直交変調信号の検波出力
（図４の（ｆ））を受けた出力レベル演算器３８は、図
４の（ｇ）に示すようにその２乗信号（Ｄ2 ）を出力す
る。
【００２９】第１、第２の積分器４１、４２は、リセッ
ト解除後に２乗和信号（Ｉ2 ＋Ｑ2）と２乗信号
（Ｄ2 ）の積分をそれぞれ開始するため、その積分出力
（図４の（ｅ）、（ｈ））は、ｔ１時からｔ２時までの
間除々に増加していく。
ト解除後に２乗和信号（Ｉ2 ＋Ｑ2）と２乗信号
（Ｄ2 ）の積分をそれぞれ開始するため、その積分出力
（図４の（ｅ）、（ｈ））は、ｔ１時からｔ２時までの
間除々に増加していく。
【００３０】各積分出力を受けた利得演算器４４は、前
記の式（１）に従って利得Ｇを算出し、Ａ／Ｄ変換器４
５へ出力する。
記の式（１）に従って利得Ｇを算出し、Ａ／Ｄ変換器４
５へ出力する。
【００３１】この図に示しているように、ｔ１時からｔ
２時までの積分によって第１の積分器４１の出力が基準
電圧Ｖｒまで達しない場合には、Ａ／Ｄ変換器４５によ
るディジタル変換は行なわれず、各積分出力はｔ２時以
降一定になる。
２時までの積分によって第１の積分器４１の出力が基準
電圧Ｖｒまで達しない場合には、Ａ／Ｄ変換器４５によ
るディジタル変換は行なわれず、各積分出力はｔ２時以
降一定になる。
【００３２】そして、ｔ３時に次の変調信号Ｉ、Ｑが入
力されると、各積分出力が再び増加する。ｔ３時からの
変調信号の入力によって、ｔ４時に第１の積分器４１の
出力が基準電圧Ｖｒに達すると、電圧比較器４３の出力
が図４の（ｉ）のようにハイレベルに立ち上がるため、
スイッチ３９、４０がともにオフ状態となり、Ａ／Ｄ変
換器４５は、スイッチ３９、４０のオフによって出力が
安定している利得演算器４４からの利得値Ｇをディジタ
ル値に変換し、そのデータとハイレベルの測定完了信号
（図４の（ｊ））とを制御部５０へ送出する。
力されると、各積分出力が再び増加する。ｔ３時からの
変調信号の入力によって、ｔ４時に第１の積分器４１の
出力が基準電圧Ｖｒに達すると、電圧比較器４３の出力
が図４の（ｉ）のようにハイレベルに立ち上がるため、
スイッチ３９、４０がともにオフ状態となり、Ａ／Ｄ変
換器４５は、スイッチ３９、４０のオフによって出力が
安定している利得演算器４４からの利得値Ｇをディジタ
ル値に変換し、そのデータとハイレベルの測定完了信号
（図４の（ｊ））とを制御部５０へ送出する。
【００３３】制御部５０の利得制御手段５１は、図４の
（ｋ）に示すように測定完了信号の立ち上がりタイミン
グにこの新データをラッチして、所定の基準利得Ｇｒと
比較し、その差Ｇ−Ｇｒ分だけ、利得可変回路３１の利
得を低下させる。
（ｋ）に示すように測定完了信号の立ち上がりタイミン
グにこの新データをラッチして、所定の基準利得Ｇｒと
比較し、その差Ｇ−Ｇｒ分だけ、利得可変回路３１の利
得を低下させる。
【００３４】一方、リセット手段５２は、測定完了信号
が立ち下がるｔ６時にハイレベルになって、２つの積分
器４１、４２をリセット状態にする。このリセットによ
って両積分器４１、４２の出力はともにゼロになり、電
圧比較器４３の出力もローレベルに戻るため、スイッチ
３９、４０がオン状態に戻り、ｔ０の状態へ戻る。
が立ち下がるｔ６時にハイレベルになって、２つの積分
器４１、４２をリセット状態にする。このリセットによ
って両積分器４１、４２の出力はともにゼロになり、電
圧比較器４３の出力もローレベルに戻るため、スイッチ
３９、４０がオン状態に戻り、ｔ０の状態へ戻る。
【００３５】以下同様に、線型回路部２０に入力される
信号のレベルと、線型回路部２０から出力される信号の
レベルとを、同一期間積分して得られた値の比が、この
線型回路部２０の利得値として算出され、その算出値が
基準値に近づくように線型回路部２０の利得が可変制御
される。このため、線型回路部２０の一部の回路の利得
が温度変化等によって変動しても、線型回路部全体の利
得は、基準利得Ｇｒに安定化される。
信号のレベルと、線型回路部２０から出力される信号の
レベルとを、同一期間積分して得られた値の比が、この
線型回路部２０の利得値として算出され、その算出値が
基準値に近づくように線型回路部２０の利得が可変制御
される。このため、線型回路部２０の一部の回路の利得
が温度変化等によって変動しても、線型回路部全体の利
得は、基準利得Ｇｒに安定化される。
【００３６】なお、基準電圧Ｖｓは、温度等による線型
回路部２０の利得の変動に対して積分期間が極めて短く
なるように予め設定されているので、線型回路部２０全
体の利得は常時一定に保たれ、入力信号（変調信号）に
対する出力信号の大きさも一定になる。
回路部２０の利得の変動に対して積分期間が極めて短く
なるように予め設定されているので、線型回路部２０全
体の利得は常時一定に保たれ、入力信号（変調信号）に
対する出力信号の大きさも一定になる。
【００３７】
【他の実施例】前記実施例では、２つの変調信号Ｉ、Ｑ
を入力信号とし、その変調信号によって直交変調された
信号を出力する線型回路部２０の利得制御を行なってい
たが、これは、本発明を限定するものでなく、例えば、
周波数変換器だけの線型回路や増幅器だけの線型回路に
対しても本発明を同様に適用でき、このように入力も出
力も一系統の場合には、入力信号と出力信号の検波出力
の積分値同士の比から求めた利得を、基準値に近づける
ように制御すればよい。
を入力信号とし、その変調信号によって直交変調された
信号を出力する線型回路部２０の利得制御を行なってい
たが、これは、本発明を限定するものでなく、例えば、
周波数変換器だけの線型回路や増幅器だけの線型回路に
対しても本発明を同様に適用でき、このように入力も出
力も一系統の場合には、入力信号と出力信号の検波出力
の積分値同士の比から求めた利得を、基準値に近づける
ように制御すればよい。
【００３８】また、本発明は、高周波信号を扱う線型回
路だけでなく、例えばパルス信号を増幅するパルス増幅
器にも適用できる。この場合には、パルス増幅器への入
力パルスとその出力パルスとをスイッチ３９、４０を介
してそのまま第１、第２の積分器４１、４２へ入力すれ
ばよい。
路だけでなく、例えばパルス信号を増幅するパルス増幅
器にも適用できる。この場合には、パルス増幅器への入
力パルスとその出力パルスとをスイッチ３９、４０を介
してそのまま第１、第２の積分器４１、４２へ入力すれ
ばよい。
【００３９】また、前記実施例では、入力信号側の第１
の積分器の出力が基準電圧に達したときを積分終了時と
していたが、出力側の積分出力が基準値に達したときに
積分を終了してもよく、また、所定レベルを越える入力
信号（または出力信号）が所定回数検出されたときに積
分を終了させたり、リセット解除後に起動するタイマを
用いて、リセット解除から一定時間が経過したときに積
分を終了させるようにしてもよい。
の積分器の出力が基準電圧に達したときを積分終了時と
していたが、出力側の積分出力が基準値に達したときに
積分を終了してもよく、また、所定レベルを越える入力
信号（または出力信号）が所定回数検出されたときに積
分を終了させたり、リセット解除後に起動するタイマを
用いて、リセット解除から一定時間が経過したときに積
分を終了させるようにしてもよい。
【００４０】また、前記実施例では、線型回路の利得を
ｄＢとして表すように対数の演算を行なっていたが、入
力信号の振幅値と出力信号の振幅値の比を単純にその線
型回路の利得として算出し、この算出値に基づいて線型
回路の利得を制御するようにしてもよい。また、この利
得制御の方法として、複数回の利得算出値の平均値で制
御してもよい。
ｄＢとして表すように対数の演算を行なっていたが、入
力信号の振幅値と出力信号の振幅値の比を単純にその線
型回路の利得として算出し、この算出値に基づいて線型
回路の利得を制御するようにしてもよい。また、この利
得制御の方法として、複数回の利得算出値の平均値で制
御してもよい。
【００４１】
【発明の効果】以上説明したように、本発明の線型回路
の利得検出装置は、線型回路に入力される信号のレベル
値の積分結果と、この入力信号に対して線型回路から出
力された信号のレベル値の積分結果との比を演算して、
線型回路の利得を検出するように構成されているため、
入力信号のレベル変化等に左右されずに、線型回路の利
得を正確に検出することができる。
の利得検出装置は、線型回路に入力される信号のレベル
値の積分結果と、この入力信号に対して線型回路から出
力された信号のレベル値の積分結果との比を演算して、
線型回路の利得を検出するように構成されているため、
入力信号のレベル変化等に左右されずに、線型回路の利
得を正確に検出することができる。
【００４２】また、本発明の自動利得制御装置は、この
利得検出装置で検出された線型回路の利得を所定利得に
近づけるように、線型回路の利得を可変制御しているた
め、線型回路の利得変動を、信号の変調モード等に係わ
らず、また、入力信号に対する出力信号の線型性を失う
ことなく、安定化することができる。
利得検出装置で検出された線型回路の利得を所定利得に
近づけるように、線型回路の利得を可変制御しているた
め、線型回路の利得変動を、信号の変調モード等に係わ
らず、また、入力信号に対する出力信号の線型性を失う
ことなく、安定化することができる。
【図１】本発明の一実施例を示すブロック図
【図２】直交変調器の構成図
【図３】変調信号と変調出力信号の振幅の関係を示す図
【図４】一実施例の動作を説明するためのタイムチャー
ト
ト
【図５】従来の自動レベル制御装置の構成図
２０ 線型回路部 ２１ 直交変調器 ３０ 周波数変換器 ３１ 利得可変回路 ３２ 増幅器 ３５ 利得検出装置 ３６ 入力レベル演算器 ３７ 検波器 ３８ 出力レベル演算器 ３９、４０ スイッチ ４１ 第１の積分器 ４２ 第２の積分器 ４３ 電圧比較器 ４４ 利得演算器 ４５ Ａ／Ｄ変換器 ５０ 制御部 ５１ 利得制御手段 ５２ リセット手段
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月１日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図３】
【図２】
【図４】
【図５】
Claims (2)
- 【請求項１】線型回路に入力される信号を積分する第１
の積分器と、 前記線型回路から出力される信号を積分する第２の積分
器と、 前記第１の積分器および第２の積分器の積分期間を同期
させる同期手段と、 前記積分期間後の前記第１の積分器の出力と前記第２の
積分器の出力との比を算出する利得演算器とを具備した
線型回路の利得検出装置。 - 【請求項２】利得の可変が可能な線型回路に入力される
信号を積分する第１の積分器と、 前記線型回路から出力される信号を積分する第２の積分
器と、 前記第１の積分器および第２の積分器の積分期間を同期
させる同期手段と、 前記積分期間後の前記第１の積分器の出力と前記第２の
積分器の出力との比を算出する利得演算器と、 前記利得演算器の算出値を予め設定された基準値と比較
し、該算出値が前記基準値に等しくなる方向に、前記線
型回路の利得を可変する利得制御手段とを具備した線型
回路の自動利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19308593A JP3010404B2 (ja) | 1993-07-08 | 1993-07-08 | 線型回路の利得検出装置および自動利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19308593A JP3010404B2 (ja) | 1993-07-08 | 1993-07-08 | 線型回路の利得検出装置および自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730349A true JPH0730349A (ja) | 1995-01-31 |
| JP3010404B2 JP3010404B2 (ja) | 2000-02-21 |
Family
ID=16301982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19308593A Expired - Fee Related JP3010404B2 (ja) | 1993-07-08 | 1993-07-08 | 線型回路の利得検出装置および自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3010404B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU737859B2 (en) * | 1997-04-21 | 2001-08-30 | Nec Corporation | Gain controller |
-
1993
- 1993-07-08 JP JP19308593A patent/JP3010404B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU737859B2 (en) * | 1997-04-21 | 2001-08-30 | Nec Corporation | Gain controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3010404B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2007121112A2 (en) | Systems, methods and devices for dual closed loop modulation controller for nonlinear rf amplifier | |
| US20020015458A1 (en) | AGC circuit | |
| EP0847619A1 (en) | Circuit arrangement comprising a cartesian amplifier | |
| JP2001292189A (ja) | 利得調整装置 | |
| US4797635A (en) | Tracking loop having nonlinear amplitude filter | |
| JPH0730349A (ja) | 線型回路の利得検出装置および自動利得制御装置 | |
| JP2681997B2 (ja) | マイクロ波放射計受信機 | |
| JPH09196977A (ja) | スペクトラムアナライザ | |
| JP3046912B2 (ja) | 線形回路の利得検出装置 | |
| JPH0730444A (ja) | 送信機 | |
| US12047066B2 (en) | Hybrid digital-analog automatic level control (ALC) using vector signal generators (VSG) | |
| JP3064981B2 (ja) | 送信電力自動制御回路 | |
| RU1840891C (ru) | Устройство для стабилизации вероятности ложной тревоги | |
| JPH0621984A (ja) | 周波数変調された信号を復調する方法と装置 | |
| KR100312748B1 (ko) | 복수개의 전압제어발진기들을 이용하여 선형 주파수변조된 신호를 발생하는 장치 | |
| JPH06230130A (ja) | 光波距離計 | |
| JPH03149925A (ja) | リニア変調無線送信装置 | |
| SU1479905A2 (ru) | Устройство дл калибровки уровней высокочастотных сигналов | |
| JPS63243892A (ja) | システムデイレイ補正回路 | |
| SU1479904A1 (ru) | Устройство дл калибровки уровней высокочастотных сигналов | |
| JPH05297120A (ja) | Ｆｍ−ｃｗ測距方式及びｆｍ−ｃｗ測距装置 | |
| JPH04236509A (ja) | 送信機の自動出力制御回路 | |
| JPH03158785A (ja) | 測距装置 | |
| JPS585533B2 (ja) | トラッキング・オシレ−タ | |
| JPH03220482A (ja) | 測距装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |