JPH07302878A - 高密度メモリ・モジュールおよびメモリ・アセンブリ - Google Patents

高密度メモリ・モジュールおよびメモリ・アセンブリ

Info

Publication number
JPH07302878A
JPH07302878A JP5275952A JP27595293A JPH07302878A JP H07302878 A JPH07302878 A JP H07302878A JP 5275952 A JP5275952 A JP 5275952A JP 27595293 A JP27595293 A JP 27595293A JP H07302878 A JPH07302878 A JP H07302878A
Authority
JP
Japan
Prior art keywords
memory
chip
contact
circuit board
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5275952A
Other languages
English (en)
Other versions
JP2565651B2 (ja
Inventor
Javad Haj-Ali-Ahmadi
ハジャ・アリ・アフマッド ジャバッド
Paul A Farrar
アルデン ファラー ポール
Jerome A Frankeny
アルバート フランキニ ジェローム
Richard F Frankeny
フランシス フランキニ リチャード
Karl Hermann
ハーマン カール
Jacqueline A Shorter-Beauchamp
アン ショーター・ビューチャンプ ジャクリーン
John A Williamson
アラン ウィリアムソン ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07302878A publication Critical patent/JPH07302878A/ja
Application granted granted Critical
Publication of JP2565651B2 publication Critical patent/JP2565651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 高密度メモリ・モジュールのアセンブリを改
良する。 【構成】 メモリ・モジュールは、低レベル・インダク
タンス・コンデンサおよびフレキシブル回路基板を形成
する配電板の形で配電アセンブリから構成される。回路
基板上には、基板と接触するメモリチップのアドレス・
ラインと、立ち上げ、読取り、書込みのために精密に置
かれた接触パッドがある。メモリチップは熱スプレッダ
に固定され、基板上の接触パッドと接触するようチップ
を置くチップ・ホルダに装填される。基板接触パッド
は、パラジウムの樹枝状クリスタルを形成するためにめ
っきされ、メモリチップは、メモリチップ上の接触パッ
ド上にはんだボールを備える。はんだボールは、テスト
のために、熱スプレッダ上に放熱板を固定する圧縮力に
よって接触パッドと接触がある状態に保たれる。そして
アセンブリは、不完全なメモリを置き換えるために容易
に分解される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンピュータ・メモリ
・アセンブリ、特に大容量メモリ要求を持つ高速度コン
ピュータに対する大容量、高密度メモリ・アセンブリの
組立、テストおよび操作に関連する。
【０００２】
【従来の技術】コンピュータがより速い速度で動き、一
定の時間により多くの操作を実行し、グラフィックおよ
びグラフィック・ディスプレイを含むプログラムやタス
クを実行する今日、コンピュータが必要とするメモリ量
は劇的に増加し、より高密度のメモリ・アセンブリまた
はモジュールの必要性も同様に増加している。グラフィ
ックおよびグラフィック・ディスプレイ・アプリケーシ
ョンは、グラフィック表示の操作と共に、コンピュータ
の中で中央処理装置や関連する他のプロセッサから、速
くそして高信頼にアクセスできる非常に大容量のメモリ
を必要とする。
【０００３】そのような大容量メモリの必要性をもつコ
ンピュータの例は、典型的に３２-５００メガバイトの
記憶容量を必要とするIBM縮小命令セットコンピュータ
・システム／６０００である。
【０００４】コンピュータ速度がMIPS（１００万命令／
秒）に近づくとき、処理命令の速度は、プロセッサが操
作することができるサイクル／秒の要素によって制限さ
れない。むしろ操作速度は、隣接する電気的要素からコ
ネクタを通って移動する電気の速度によって制限され
る。特に、アクセスし保存データを検索するためあるい
はアクセスしメモリ中にデータを出し入れする時の電気
の速度によって制限される。処理の際に失われる時間を
最小限にするために、メモリ・モジュールへのそしてメ
モリ・モジュール中の導線の長さを最小にすることが必
要である。したがって、メモリチップ・アセンブリをで
きるだけ簡単にし、メモリサイクル応答時間を最小限に
し、したがってコンピュータをいっそう効率的にするこ
とが必要である。
【０００５】現在メモリが製作される時、メモリチップ
は導電性、半導電性回路を標準および従来通りのパター
ンでシリコン・ウェーハの表面上に置くことによって製
作される。これらの回路は、適切に動力を供給されアク
セスされるとき、「書込み」命令または信号を受け、保
存されたデータまたは情報のビットを表してそれらの命
令を実行する。またはコンピュータが以前保存されたデ
ータのビットを表すメモリ回路に保存された情報のビッ
トの状態を判断するのを可能にする、「読取り」命令に
応答する電気的信号を提供する。
【０００６】特定のメモリチップおよびメモリ回路を作
るための製造技術は、周知の従来技術である。これらの
製造技術は広く理解され実践されているけれども、これ
らは様々な応答速度、すなわち２０、２５または３０ナ
ノ秒メモリ応答サイクル時間を持つメモリチップおよび
メモリ回路を製造する。製造工程が、メモリの最高速度
または望ましい速度だけを生ずるために必要なほど正確
に制御されない、あるいは経済的に制御できない要因に
依存するので、様々な応答時間が生ずる。
【０００７】さらに、製造工程の問題または条件変化に
よって、複数のメガビット記憶容量を含むように設計さ
れたメモリチップは、使用不可能または不完全に生成さ
れた部分を持つ。たとえば、空中浮遊物または汚染粒子
が製造工程でチップの表面に置かれ、隣接する回路の短
絡または回路の位置への不適当なつながりを生成し、そ
れらは不完全または使用不可能なチップの少くともその
不完全部分を生成する。メモリチップおよびコンピュー
タ・メモリのひとつの特徴は、メモリチップのある部分
が不完全または使用不可能であっても、チップの残りの
部分は完全に機能し欠陥に影響されないということであ
る。したがって、１メガビットのデータ規格容量を持っ
ているチップは実際はより小さい容量を持ち、それで
も、不足を補うために付加チップを使用して、またはメ
モリの要求が少ない装置において、経済的物理的に有用
である。
【０００８】メモリチップは製造後、データを保持する
容量を決定するために検査される。チップは、チップ上
の使用、使用可能な記憶容量に基づいて、２５パーセン
ト良、５０パーセント良、１００パーセント良というよ
うな種類に分類される。これらのメモリチップは、特定
のコンピュータまたはアプリケーションのためのメモリ
の必要最小限の量を提供するために、十分な数メモリ・
モジュールまたは記憶配列にアセンブルされる。
【０００９】設計が進歩し、メモリ回路およびメモリチ
ップが製造され、チップ上の密度が増加するにつれ、記
憶容量の費用は減少した。ひとつの方法は、付加メモリ
が実際は使用可能であるけれども、コンピュータまたは
アプリケーションの最小限のメモリ要求は操作可能メモ
リ回路によって適切に満たされることを保証するため
に、コンピュータに単に超過メモリ容量を設置すること
である。
【００１０】メモリ製造に対する製造およびテスト手順
の１ステップは、操作しテストされるようにテスト装置
にそれをアセンブルあるいは接続することである。そし
て次に、高温システム環境に置き、チップ上のマージナ
ルなすなわち弱い回路が設置に先立ち故障するように操
作する。この処理は一般に、バーンインと呼ばれる。バ
ーンイン処理は、マージナルな回路の初期故障を起こ
し、メモリ・モジュールまたはコンピュータへ設置する
前に、それらのチップを識別し残りの操作可能メモリを
数量化する。バーンインは、メモリ・モジュールがアセ
ンブルされる時もっとも能率的に実行され、したがって
もっとも簡単に接続、テストされる。不完全なメモリを
置き換える費用は、アセンブリの後大いに増加する。
【００１１】テストの時点で、メモリは故障を示す。故
障が起こるとき、メモリ回路自身は信頼できない。した
がって、過度の再加工または修理費を省くために初期の
段階で発見しなければならない。代わりの手段として各
チップを個々にテストすることは、非常に高価である。
【００１２】必要な短い応答時間および特定のコンピュ
ータ・システム環境で要求される大記憶容量のために、
コンピュータに設置される適当なアセンブリまたはモジ
ュールに、適量で良質の操作可能メモリチップを設置す
ることは非常に重要になる。
【００１３】従来技術にいくつかの方法がある。メモリ
組立てのひとつの方法は、一般にメモリ立方体と呼ばれ
る方法を含む。メモリ立方体を形成するために、半ば完
成した状態のいくつかのチップが、典型的に、チップの
立方体またはスタックを作成するために接着材または他
の接着材料を使用して接合される。チップが接合された
あと、チップ・アセンブリの外部表面の少くとも１つ
が、読取り書込み、そしてアドレス回線（導線）を露出
し、個々のメモリ回路を制御する結線を立ち上げるため
に研がれ磨かれる。導線がマスキングおよび金属蒸着の
従来のステップを通して露出したあと、接触パッドは、
メモリ立方体が立ち上げられ操作されるインターフェー
スを提供するためにそれぞれの導線を用い充電されて形
成される。
【００１４】メモリ立方体組立て手順のひとつの重大な
欠点は、立方体のメモリチップは典型的に、適当な電気
的接続が確立し導線に接続されるまで、テストすること
ができないということである。したがってメモリ立方体
は、未テストのメモリチップあるいはバーンインの後完
全にテストされなかったメモリチップから作られる。完
成したメモリ立方体のアセンブリおよび組立ての後、立
方体内のチップが部分的または完全に不完全であるとわ
かったならば、メモリ組立の有効な代替手段は以下のも
のである。立方体を無効にするか、立方体を分解し立方
体の不完全な部分を除去する。あるいは付加メモリ立方
体を作成し、システム設計が許すならば、システム内の
立方体の不完全なメモリを補うためにシステムに設置す
る。
【００１５】メモリ立方体を分解し、チップ間の結合を
こわし、アセンブリから不完全なチップを除去すること
は、メモリ立方体の残りのよいチップに損害を与えるか
もしれない。
【００１６】チップの製造工程で発生する欠陥副産物を
回避するために超過サイズまたは超過容量のメモリ・ア
センブリを作ることは、コンピュータに関する相当な超
過費用を招く。メモリチップおよび記憶容量の費用が節
減され、コンピュータまたはそのアプリケーションのた
めの少くとも最小限のメモリ要求を満たすために、超過
容量をコンピュータに設置することが必要ならば、コン
ピュータ製造業者は相当な経済的不利益を被る。
【００１７】不完全なメモリを補うために記憶容量をコ
ンピュータ・メモリ上に設置する経済的費用を避けて、
不完全なメモリの問題を克服するもうひとつの従来技術
方法は、メモリチップを装着しているメモリ・ボードの
置き換えを可能にするために基板またはマザーボード上
にコネクタを使用することである。不完全なメモリチッ
プが検出され置き換えを必要とするとき、コネクタから
メモリ・ボード接続を切り離すことによりそのチップを
装着しているメモリ・ボードが除去され、置き換えメモ
リ・ボードが設置される。この方法は確かに大容量の超
過メモリを設置しなければならない問題を解決するが、
多くのコネクタおよびメモリチップの付随基板の費用が
かかり、魅力ある経済的代替手段ではない。
【００１８】さらにシステム内のコネクタの使用は、コ
ンピュータ・プロセッサとメモリチップ間の電気的連続
性が信頼できない、付加的な故障可能なポイントを含
む。
【００１９】さらに、不完全または操作不可能とわかっ
たメモリチップがメモリ・ボードから除去されなければ
ならないならば、それらのメモリ・ボード・アセンブリ
の再加工は本質的に、基板に設置された他のメモリチッ
プに損害を与えるか、あるいはメモリチップが装填され
たメモリ・ボードまたは基板を破壊する。メモリ・モジ
ュールおよびメモリ・ボードのそのような修理に関連す
る再加工労働の費用も考慮しなければならない。
【００２０】メモリ・ボードまたはメモリ立方体に接着
したメモリチップの使用は、テストに先立ちメモリ・モ
ジュールの完全なアセンブリを必要とする。これはした
がって、製造およびアセンブリ処理の初期に不完全なメ
モリチップを検出し操作可能なメモリチップと置き換え
る機会を、排除する。
【００２１】一方、どのメモリチップが部分的に不完全
か、どの程度の欠陥かを判断するために、個々の独立し
たメモリチップをテストすることは、非常に高価で時間
がかかり、そして比較的能率が悪い。
【００２２】メモリが立方体または他のスタック型構成
の中でアセンブルされ、モジュールまたはアセンブリを
形成するように固定されたとき、メモリチップの冷却が
問題になる。電気がその上に形成されたチップおよび回
路に導かれる際熱が発生する。熱が適切に分散せずメモ
リチップが涼しい操作温度に維持されなければ、導線の
抵抗は、適当なメモリ操作を妨げ潜在的にメモリチップ
自身の回路を破壊する程高くなる。
【００２３】したがって、メモリ・モジュールに冷却装
置を提供することが必要である。過去において、メモリ
立方体内にメモリチップと冷却スプレッダを交互に設置
したこともある。
【００２４】他の例において、冷却のために、チップ間
の空気循環が行われている。ある場合、メモリチップは
スプレッダを熱くするために装填され、スプレッタは本
質的により広い表面を形成するチップのエッジを通って
拡張し、空気がスプレッダの拡張上を通る時の反射や対
流によって熱が拡散する。
【００２５】より高密度にメモリ・モジュールが装填さ
れるほど、メモリチップの正常動作から生ずる内部熱を
散らすことがより困難になる。積み重ねられ、接着さ
れ、立方体になったメモリは、密度的見地から見てもっ
とも効率的なだけでなく、最小読取り書込み電力および
アドレス回線を持つ。また、熱は固定立方メモリチップ
構造から除去するのが難しいので、それらは最も冷却す
るのが難しい。
【００２６】上記技術のいくつかの面を現す従来技術の
例に、エイシェルバーガその他による、メモリ立方体に
接着するチップに関する、合衆国特許５，１９０，９４
６がある。チップは、他のチップ上のまたは集積回路ア
センブリの外側の接点とエッジ接点を相互に連結させる
導電性経路を持つ、個々のチップの表面またはエッジ・
スペースに渡って露出したエッジ接点に依存する。
【００２７】カトーによる合衆国特許５，０５１，８６
５は、接着材を使用して接合され、熱を伝導するために
チップ間に置かれた放熱板を持つチップを開示してい
る。
【００２８】ファスベンダーその他による合衆国特許
５，０１９，９４３は、各チップの回路表面の少くとも
ひとつのエッジに隣接する接続を持つ、集積回路チップ
のスタックを開示している。
【００２９】ボードウインその他による合衆国特許４，
９７５，７６３は、回路パッケージから、基板上に装填
された表面に延ばされた金属導線を開示している。
【００３０】クレイゴンその他による合衆国特許４，９
８２，２６４、および５，０５９，５５７は、マザーボ
ードに接着し、チップの回路表面上のチップのエッジ近
くにはんだづけされて、マザーボード上の導線に接続し
た回路チップを開示している。マリその他による合衆国
特許５，０３１，０７２は、シリコン基板中の保持スロ
ットに挿入され、基板上の接点へチップのエッジ近くの
回路表面上の接点からはんだづけされた、複数の集積回
路チップを開示している。
【００３１】合衆国特許４，９８３，５３３は、集積回
路チップ上の不完全または操作不可能回路の電子的隔離
を開示し、特にこの技術が、論理演算装置および演算装
置と同様に動的RAM（直接記憶装置）、静的RAMおよび固
定記憶装置に適用できると述べている。
【００３２】メモリチップのアセンブリは、先に述べた
ように、メモリチップの大部分が操作不可能である不完
全なメモリチップを、容易に経済的に除去し置き換える
ことを妨げていると認められる。
【００３３】
【発明が解決しようとする課題】本発明の目的は、メモ
リ・モジュールの不完全なメモリチップのテストおよび
置き換えを改良することである。
【００３４】本発明のもうひとつの目的は、メモリ・モ
ジュールへのメモリチップのアセンブリを容易に単純に
することである。
【００３５】本発明のもうひとつの目的は、メモリ・モ
ジュール内のメモリチップの冷却を改良し、同時に、簡
単に扱えるメモリおよび熱スプレッダ・アセンブリを提
供することである。
【００３６】本発明のさらなる目的は、すべてのメモリ
チップが永久にメモリ・モジュールに接着することなし
に、アセンブリおよびテスト機能を支持することであ
る。
【００３７】
【課題を解決するための手段】従来技術装置の短所およ
び不利益が、ここに記述されたメモリ・モジュールによ
り、メモリ・モジュール製造の費用効率性の改善に加え
て克服されることが理解されるであろう。メモリ・モジ
ュールは、順応性があり、メモリチップの立ち上げ、読
取り、書込みおよびアドレス回線のための接続ポイント
または接触パッドを表面に装着する、基板または回路板
を含む。
【００３８】正確にメモリチップを置くために、チップ
・ホルダが正確に回路基板上に置かれる。チップ・ホル
ダは典型的に、熱スプレッダを設置する位置決めスロッ
トを備えている。熱スプレッダは回路チップに、取り付
けられるかあるいは接着剤で接着している。熱スプレッ
ダは、典型的に、チップ・ホルダのスロット間にはい
り、回路基板上の接点と関連して正しい位置にメモリチ
ップを装着する延長部分を持つ、熱伝導性の金属シート
である。
【００３９】熱スプレッダからの熱拡散は、共通の放熱
板で、熱スプレッダ上のフランジと接触することにより
達成される。放熱板は、チップ・ホルダ内のすべての熱
スプレッダのフランジに渡って延張し、多くの熱スプレ
ッダから同時に熱を吸収し拡散する。
【００４０】メモリチップと回路基板間の接点は、熱ス
プレッダ上に放熱板を締めつけることによって生じ、代
わりに回路基板のほうへメモリチップを強制する。メモ
リチップは、チップの回路表面のエッジの近くにまたは
チップの側面表面のひとつに、複数の接触パッドを置
く。そして接触パッドははんだ合成、つまり接触パッド
に接着しチップ表面から突き出た、一連の小さいはんだ
ボールを形成するための、熱っせられたあるいはリフロ
ーされたはんだをその上に置く。溶けたはんだの表面緊
張のためにリフローされるとき、はんだはボールを形成
する。
【００４１】回路基板は複数の接点を備え、メモリチッ
プ上の接点およびはんだボールに対応する。メモリチッ
プが正しく置かれるとき、はんだボールは一直線にな
り、回路基板上の接触パッドと接触する。回路基板の接
触パッドは、接触パッドの表面から広がっているパラジ
ウムまたは合金の樹枝状クリスタルを生成するように、
パラジウムまたはパラジウム合金材料でめっきされるこ
とが望ましい。したがって、はんだボールが接触パッド
の上へ置かれるとき、樹枝状クリスタルは、上方にはん
だボールと接触して拡張する。そうしてそこに電気的連
続性と同様に機械的接触が保証される。モジュールの他
の構成要素および支持マザーボードへ放熱板を締めつけ
ることは、接触ボールに、めっきされたパラジウムまた
は合金の樹枝状クリスタルへの緻密な物理的電気的接触
を強制する。そうしてテストするための適切な信頼でき
る電気的接触が保証される。
【００４２】配電は、大きいコンデンサからの電力板の
使用によって達成される。配電装置の陽極板および陰極
板は、お互いから距離を置き絶縁される。回路基板の電
力導線は、表面上の接触パッドから回路基板の反対側表
面上の第２の接触パッドへの、基板構成を通る効果的な
バイアである。第２の接触パッドはそれから直ちに電力
板と接触し、必要ボルトを提供する。接地接続は、配電
プレートを通して、電力プレートの回路基板の反対側に
電力プレートに並列して置かれた接地板に提供される。
全アセンブリは、マザーボードと関連するモジュールに
必要な位置決めだけでなく、同様に、回路基板の接触パ
ッドとメモリチップのはんだボール間の適切な電気的接
触を保証するために必要な圧縮力を提供するために、マ
ザーボードに締め付けられるかまたはボルトで止められ
る。
【００４３】典型的にただひとつのチップがひとつの熱
スプレッダに接着されるので、熱スプレッダと隣接する
チップ間の距離が、必要な場合選択的に、対流式に熱ス
プレッダを冷やすために使用される空気通過を提供す
る。必要ならば、放熱板上およびチップと熱スプレッダ
間の空気流で、凝固冷却の必要性が避けられる。
【００４４】チップ・ホルダによって置かれる熱スプレ
ッダに付けられ接着された、個々のメモリチップを利用
することによって、アセンブルされたチップの表面研
削、研削により露出した個々の導線上の接点のめっき、
アセンブルされたメモリ立方体の修理および再加工中
の、良いメモリチップの逆アセンブリおよび潜在的破
壊、のようなメモリ立方体のために必要な製造操作は排
除され、本発明の重要な利点になる。
【００４５】回路基板上の接触パッドとはんだボール間
の圧縮接触は、テストに続く不完全なメモリチップの比
較的容易な除去および置き換えを可能にする。必要な場
合、メモリ・モジュールがテストされ、少くとも使用可
能メモリの許容量を含むと判断された後、メモリチップ
上のはんだボールは、永久に回路基板接触パッドをはん
だ付けするためにリフローされる。そのようなメモリ・
アセンブリは、必要な場合、大規模な逆アセンブリおよ
び再加工をせずに、コンピュータ構成内で容易に取り外
し取り替えることができる。
【００４６】
【実施例】図１は、本発明のメモリ・モジュール８を支
持するマザーボード１０としての、電子回路基板１０を
図示する。メモリ・モジュール８は、適当な電力および
制御接続がメモリ・モジュール８に生成されるように、
マザーボード１０上に置かれ保持される。マザーボード
１０上にあるのは、電気回路基板１２である。電気回路
基板１２は、回路基板１２の上部表面上に露出した接触
パッド（図示されない）を持つ、基板構成１２内及びそ
の上に形成される導電性パターンをもつフレキシブル回
路基板である。電気接触パッド９１、９３は、全メモリ
・モジュール８がアセンブルされた時、メモリチップ３
２が、メモリチップ接点３８および回路基板１２の接触
パッド９１、９３間の適当な接触を生成するように、精
密に置かれる。このことは後でさらに説明される。接点
９１および９３は、電力接点である。接点９４は、メモ
リチップ３２の制御接続との接続のために同様に図示さ
れるが、説明を明確にするために省略される。接続９４
は、図１５の中で示されるように、接触パッド１１４の
配置およびチップ３２上の信号割当てによって必要に応
じて置かれる。図１５は後に説明される。
【００４７】接触パッド１１４および接点９１、９３、
９４は、図２、３、４、５に参照して以下に記述され
る。回路基板１２とマザーボード１０の中間にあるの
は、配電板１５、１７からメモリ・モジュール８の領域
外に広がる接続タブ１４および１６を持つ、図２に図示
された配電板１５および電力復帰板１７を含む配電機構
である。
【００４８】配電アセンブリ板１５、１７は、接続タブ
１４、１６と共に、メモリ・モジュール８に含まれる多
重のメモリチップ３２に、図示されていないが効率的に
電力源を接続する。
【００４９】回路基板１２上にあるのは、チップ・ホル
ダ１８である。チップ・ホルダ１８は、回路基板１２に
対して精密にメモリチップ３２を固定する。放熱板２０
はアセンブルされた部分上に置かれ、メモリチップ３２
をさらに固定しメモリチップ３２から放熱板２０へ熱を
導くために使用される熱スプレッダ３０に、下部表面を
向ける。これらの要素の詳細な説明が以下に続く。
【００５０】留め具２２は 、マザーボード１０に接着
し、放熱板２０に締めつけ保持する機能を提供する。そ
れによりメモリ・モジュール８をアセンブルされた状態
に固定し、マザーボード１０に対して正確に位置づけ
る。
【００５１】回路基板１２は、図２に図示されるように
下側に電気的接触パッド３６を備えている。後に詳しく
説明されるが、接触パッド３６は、マザーボード１０お
よびボード上の対応する接触パッド３４に接続する。留
め具２４は、電気接続を完成するために、マザーボード
１０上の対応する接触パッド３４に回路基板１２の接触
パッド３６をはめ込む。
【００５２】図２は、図１で図示されたメモリ・モジュ
ール８の構成要素の詳細を図示する、メモリ・モジュー
ル８の分解図である。マザーボード１０は、回路基板１
２およびメモリ・モジュール８をコンピュータに接続す
るだけでなく、コンピュータシステムの適当で効率的な
操作に必要な、入出力および制御経路を提供するため
に、コンピュータ回路設計者が決めた電気回路パターン
を装着する。マザーボード１０は、メモリ・モジュール
８へまたはからのデータ経路および制御経路を提供する
ためにメモリ・モジュール８に接続する、上部表面の接
触パッド３４を備えているかぎり、従来の技術によって
作ることができる。
【００５３】接触パッド３４、３６はマザーボード１０
および回路基板１２間の多量の電気接続を生成する必要
があるので、最良の方法の好ましい実施例は、図示され
るように接触パッド３４がマザーボード１０の上部表面
に一列にあるパターンを形成することである。接触パッ
ド３４は、マザーボードを通って広がる穴を持ち、マザ
ーボード１０の表面よりわずかに上に投射する導電性金
属合金で満たされるブラインド・バイアであることが望
ましい。接点３４および接点３６の組立ての詳細が、以
下に図７に参照して記述される。この時点では、接点３
４および３６は精密に各々一直線に並び、接点３６を接
点３４に固定するために保持具または他の適当な留め具
２４を使用して物理的および電気的に接触させ、それに
より電気的連続性を確立する、と述べることで十分であ
ろう。
【００５４】ここで図８に図示される配電アセンブリ１
５、１７の詳細を記述する。配電板１５は、マザーボー
ド１０および配電板１７からプレートを分離するために
電気的接点が作られなければならない領域または区域を
除いて、絶縁される。配電板１５は図２に図示されるよ
うに、適当なコネクタを通して配電板１５に負電位を供
給できるように、電力接続タブまたは端子１４を備え
る。
【００５５】同様に配電アセンブリ板１７は、図２に図
示されるように電力接続１６を備え、タブ１６および配
電板１７は同様に、電力接続をもつ接点装置が使用でき
るよう接点が生成されなければならない特定のエリアを
除いて絶縁される。
【００５６】２つの配電板１５、１７は並列に置かれ、
少くともその２つの配電板のうちひとつの絶縁がコンデ
ンサを形成する。コンデンサの低レベル・インダクタン
スが、メモリ・モジュール８を高速化しサイクル応答時
間を短縮するのに役立つ。
【００５７】配電板１５、１７を含む配電アセンブリ１
５、１７の構造の詳細は図８に図示される。図８は、図
２に図示されるメモリ・モジュール８のメモリチップ３
２および論理チップ１３に電力を分配するための相互接
続および接点を示す。配電板１５および配電板１７は、
効果的にひとつの配電板をもう一方から分離しそれらの
間の短絡を防ぐために、表面に絶縁層８０を備える。絶
縁層８０はさらに、配電板１５および１７の周囲に低レ
ベル・インダクタンス・コンデンサを形成するために、
容量性絶縁として機能する。
【００５８】負電位配電板１５は、特定の区域において
露出したままであり、パラジウムまたは他の適当なメッ
キ金属の樹枝クリスタル５０が、絶縁層８０の口の中で
形成される。樹枝状クリスタル５０は、図５に図示され
るはんだボール３８のような、電気的接点をもつ物理的
または機械的接点を、クリスタルと接続させる。正電位
を帯びた配電板１７は、配電板１７を通して広がってい
るバイア８８を設置するために配電板１７を通して形成
される穴８６の内部表面を含むすべての表面を同様に絶
縁される。加えて、配電板１７上の絶縁層８０は割り込
まれ、接触パッドを形成するために導電性材料を受け取
るために、ブラインド・バイア８４が配電板１７に形成
される。ブラインド・バイア穴８２は銅のような材料で
満たされ、前記のように、樹枝状クリスタル５０を形成
するためにパラジウムでめっきされる。完全なバイア穴
８６は、配電板１７上に配電板１７のひとつの表面から
他の表面へ導電性バイア８８を形成するために、ブライ
ンド・バイア穴８２を満たしているのと同じ導電性材料
で満たされる。
【００５９】バイア８８は、正しく一直線になり配電板
１５に圧縮されるとき、絶縁配電板１７の上部表面にク
リスタル６６およびバイア８８を通して配電板１５から
電力経路をつくる樹枝状クリスタル６６または５０に接
続する。回路基板１２は、配電板１７の上部表面上に、
バイア８８に完全に類似し回路基板１２の絶縁材を通し
て広がるバイア９０が、回路基板１２の上部表面にバイ
ア８８およびバイア９０を通して配電板１５から電力経
路の延長部分を提供するためにバイア８８と接続するよ
うな位置に置かれる。バイア９０と同じように構成され
たバイア９２は、正しく置かれるとき、配電板１７のブ
ラインド・バイア８４と接続し直線上に並ぶ。それによ
り、ブラインド・バイア８４とバイア９２を通して配電
板１７から回路基板１２の上部表面へ、電力接続が提供
される。
【００６０】図２にふたたび言及すると、回路基板１２
の上部表面は複数の接続および接触パッド９１、９３、
９４を備え、明確にするためにすべてを図示してはいな
いが、これらのパッドはそれぞれバイア９０、９２の上
部表面である。バイア９０および９２は、配電板１７に
図示されるバイア８８およびブラインド・バイア８４と
共に、メモリチップ３２の位置に従って回路基板１２上
に置かれることが理解されるであろう。
【００６１】論理チップ１３は、メモリチップ３２の読
み取りおよび書込み制御のために、図６で示されるよう
に、望ましい方法で回路基板１２上に表面装填される。
しかし好ましい処理は、示されていないが論理チップ１
３の接触パッド上に形成され、上部表面が樹枝状クリス
タル５０と接触する、図７のブラインド・バイア６４ま
たは図６のバイア４０に類似した接触パッド上に置かれ
た、はんだボール３８を使用する。この方法ではんだボ
ール３８は、論理チップ１３の回路基板１２への永久接
続をつくるためにリフローされる。保持具２４は、図２
に示され、回路基板１２上の回路または接点３６上の影
響を防ぐために絶縁され、接点３６をマザーボード１０
上の接点３４と接触させておくために使用される、締め
つけ棒である。
【００６２】チップ・ホルダ１８は、回路基板１２上の
精密な正しい位置に置かれる。チップ・ホルダ１８は、
低レベル耐性プラスチックから作られ、メモリチップ３
２が置かれる口９４の少くともひとつ、できれば複数を
提供するために形成されるのが望ましい。チップ・ホル
ダ１８の詳細を知るには図９、１０、１１、１２を参照
されたい。図示された実施例におけるチップ・ホルダ１
８は、２つのメモリチップ口９４によって形成される。
第３の口９６は、チップ・ホルダ１８を論理チップ１３
または回路基板１２上の関連する他の回路上またはその
周囲に置くことができるように提供される。口９４の向
かい合う壁９８は、向かい合う壁９８に橋をかける薄い
平らな部品のために形成されたスロットまたはチャネル
１００によって、周期的に割り込まれる。スロット１０
０は、チップ・ホルダ１８平面９５に関して垂直または
どんな角度にでも向けられる。
【００６３】システムが、メモリの様々な量を使用し、
将来付加記憶容量を必要とする可能性があるならば、図
１７に示されるように、より小さいチップ・ホルダが作
られ、マザーボード２００に接着される。メモリ・アセ
ンブリ２０２は各々、チップ・ホルダ２１８、ポジショ
ナー２３０、スプレッダ２３０、メモリチップ２３２お
よび放熱板２２０を含む。メモリ要求として、付加アセ
ンブリ２０２は、アセンブルされマザーボード２００に
接着される。
【００６４】スロット１００の方位は、メモリチップ３
２上の接触パッド１１４の位置によってある程度決定さ
れる。メモリ３２の接触構成に関する詳細が以下に続
く。
【００６５】様々な容量およびサイズの従来のメモリチ
ップであるメモリチップ３２は、チップ基板のひとつの
エッジに沿うすべての接触パッド１１４をもって、熱ス
プレッダ３０のように機能しメモリチップ３２を支持す
る銅の配電板３０に、熱伝導性のにかわまたははんだに
よって提供され接着される。各熱スプレッダ３０は、放
熱板２０に接続し熱を転送するために、熱スプレッダ３
０の主な部分に向けられたリップまたはフランジ３１を
典型的に備える。熱スプレッダ３０は、シリコンに相当
する熱補償材でなければならない。熱補償によって、熱
スプレッダ３０は、チップ３２のシリコン材とほぼ等し
い熱膨張係数を持つ。
【００６６】図１３、１４は、熱スプレッダ３０および
メモリチップ３２の、それぞれ分解、アセンブル図であ
る。メモリチップ３２は、熱伝導性のにかわまたはセメ
ントを使用して熱スプレッダ３０上に装填される。にか
わやセメントは、チップ３２をスプレッダ３０に接着す
るだけでなく、非常に熱伝導性が高く、したがって熱ス
プレッダ３０へのチップ３２からの熱転送に効率的であ
る。熱スプレッダ３０は、銅-インバール-銅（CIC）シ
ートから作られるのが好ましい。CICは、費用が安く、
必要な場合容易にはんだ付けできるので好ましい。また
CICは、高熱伝導性であり熱的にシリコンに相当する。
アルミニウム-インバール-アルミニウムまたはインバー
ルのような他の合金を、スプレッダ３０のために使用す
ることができる。銅は、その遅い酸化速度および高レベ
ル導電率のために好ましい。導電率は、チップの接地ま
たは遮蔽に役立つ。
【００６７】たとえば回路基板１２上の電力接続９１、
９３のような接触パッドとメモリチップ３２は正確に並
べなければならないので、熱スプレッダ３０へのチップ
３２の位置決めは、精度を必要とする操作である。チッ
プ３２は、接着の間精密な備品を使用して熱スプレッダ
に置かれる。
【００６８】はんだ付けによってチップ３２をスプレッ
ダ３０に接着する必要があれば、第１に非回路表面２９
または下部表面２９を銅または他の容易にはんだ付けで
きる水和性金属でめっきすることが必要である。表面２
９がそのような方法で準備されると、熱スプレッダ３０
へのチップ３２のはんだ付けは、従来のはんだ操作であ
り、チップ３２の優秀な熱伝導実装を提供する。熱スプ
レッダ３０およびチップ３２は、この操作の間、精密に
互いの位置関係を保たなければならない。
【００６９】スプレッダ３０上のフランジ３１は、放熱
板２０に接続するとき、わずかに突き出す角度で形成さ
れ、それによりフランジ３１および放熱板２０間の物理
的接触を保証する。
【００７０】加えて、インジウム箔または他の非常に変
形しやすい、しかしサーモストレイト（Thermostrate）
として知られる商品のような熱伝導性材料が、熱転送を
改良するために放熱板２０とフランジ３１間に挿入され
る。サーモストレイトは、カリフォルニア州ラグーナ・
ヒルスのパワー・ディバイス（Power Devices）社から
購入することができる。フランジ３１と放熱板２０間の
熱的に改良された接続なしの熱転送は、熱スプレッダ３
０の表面の小部分を占めるより小さいメモリチップ３２
に適当である。熱的に改良された接続は、より大容量
で、従ってより高い熱を生成するチップ３２が、メモリ
・モジュール８の中で使用される時必要である。
【００７１】メモリチップ３２が熱スプレッダ３０の表
面上に精密に装填されると、複数の熱スプレッダ３０
が、チップ・ホルダ１８のスロット１００に挿入され
る。回路基板１２の上部表面上に接触パッド９１、９３
に関連して精密に置かれたチップ・ホルダ１８をもっ
て、メモリチップ３２は、接触パッド９１、９３に関連
して適切、精密に回路基板１２上に置かれ、それによ
り、メモリチップ３２を利用するのに必要な回路に容易
に接続することができる。
【００７２】放熱板２０およびインジウム箔またはサー
モストレイトのような熱的に改良されたインターフェー
ス材料が、チップ・ホルダ１８や、数多くの可能な技術
によって達成された全アセンブリの留め具上に置かれ
る。図２に図示されているのは、マザーボード１０上
へ、放熱板２０およびメモリ・モジュール８の関連した
部品を接続し固定する留め具２２である。留め具２２の
実装は、いくつかの異なる方法で達成される。しかし、
図示されていないが、ねじまたはボルトが使用されるな
らば、制御力が留めがね２２を通して放熱板２０上へ、
それによりメモリ・モジュール８上へ及ぼされる。
【００７３】これに対して、放熱板２０は、図示されて
いないが、モジュール８の他の要素の穴と並ぶ穴を備え
ることができる。それにより、ねじやボルトでマザーボ
ード１０または他の適当な実装部品にとめられることが
できる。はんだボール３８を支持しているメモリチップ
３２上の接点１１４は、対応する接触パッド９１、９３
のほうへ強制され、チップと回路基板１２の回路間の電
気的接続がそれによって達成される。
【００７４】このアセンブリに非常に役に立つ接続技術
を理解するために、図３、４、５、６および１５を参照
されたい。図１５において、ワイヤ接着パッド１１０の
パターンを持つメモリチップ３２が、図示されている。
複数の導電性端子領域１１２が、チップ構成の表面に置
かれる。これらの端子領域１１２は、ワイヤ接着パッド
１１０から、チップ３２の平面のエッジに隣接する接触
パッド１１４まで延長する。
【００７５】記述しやすくするために、以下の規則をこ
の仕様のために採用する。電気的能動回路素子が置かれ
て製造され、一般にシリコン体のより大きい平面のひと
つであるシリコン平板の表面は、回路表面と呼ばれる。
チップが作られ、能動電気素子が形成も配置もされない
シリコン平板の表面は、下部表面または下部面と呼ばれ
る。メモリチップの下部表面および回路表面は、一般に
互いに平行している。一般に幅がせまく、回路表面およ
び下部表面を連結してそれらの間に広がる残りの表面
は、エッジ表面と呼ばれ、エッジ表面に置かれるか、あ
るいは形成される電気的接点または導電性経路を持った
り持たなかったりする。
【００７６】図１５の導電性端子領域１１２は、従来の
半導体製造技術を使用して、メモリチップ３２の回路表
面１１６に置かれる。または単に、チップ３２の回路表
面１１６への従来の金属めっきまたは新しい金属蒸着、
および必要な端子領域パターンのみを残すためのマスク
材料の除去を含む。
【００７７】パッド１１４は同様に、類似する方法で、
または端子領域１１２と同時に同じ処理を使用して形成
される。
【００７８】パッド１１４がメモリチップ３２の回路表
面１１６上に形成された後、パッド１１４にマスク開口
を残すマスクの穴を通して、はんだ合金が露出したパッ
ド１１４上にめっきあるいは蒸着される。はんだ沈着が
完了すると、マスク材料は、チップ３２の回路表面から
広がる小さいはんだシリンダを残して、典型的に除去さ
れる。チップ３２およびはんだシリンダは、はんだ合金
の溶解点以上に熱せられ、パッド１１４上にはんだボー
ル３８または球３８が形成される。その結果生じたはん
だボール３８は、図３または５に、メモリチップ３２の
回路表面１１６から突き出て図示されている。
【００７９】はんだの溶解点以上に熱せられた後、はん
だ球３８またはボール３８は、液体はんだの表面張力に
よって形成される。マスク材料中の開口サイズおよびマ
スクの厚さは精密に制御され、したがって、各々のパッ
ド１１４上にはんだボール３８を形成するのに使われる
はんだの量は、明確な直径で明確な量のボールとなる。
したがって、いつも均一の開口サイズを持っているマス
クは、各パッド１１４上の本質的に全く同じ直径のはん
だボール３８を生成する。はんだボール３８が冷えて凝
固すると、メモリチップ３２は図１３、１４に図示され
る熱スプレッダ３０に接着し、チップ・ホルダ１８へ挿
入される準備ができている。
【００８０】回路基板１２のバイアまたはブラインド・
バイア形式の、チップ３２と接点９１、９３間の接触機
構をさらに理解するために、図５に再び参照する。図５
は、チップ３２の回路表面１１６に接着したはんだボー
ル３８と接合した、熱スプレッダ３０とチップ３２を図
示する。また、この接続技術に使用されるであろうはん
だボール３８の直径の変化を示すために、はんだボール
３８′および３８″が図示される。バイア４０は、完全
に回路基板１２を通り抜けているバイアとして図示され
る。しかし、ブラインド・バイアまたは表面接触パッド
に必要に応じて代わることができる。この場合バイア４
０は、回路基板１２を完全に通して広がっている電力接
続である。バイア４０の上部表面上に、樹枝状クリスタ
ル構造６６が置かれる。デンドライトまたは樹枝状クリ
スタル５０を設置することは、パラジウムのような導電
性材料を、滑らかに均一に仕上げる過重電流を使用して
メッキすることによって達成される。過度の電流が利用
されるとき、クリスタル５０は一様には形成されず、む
しろ材料のデンドライトを形成する。樹枝状クリスタル
５０は、チップ３２に電力を供給するため、メモリチッ
プ３２上のメモリ位置から読むまたは書くため、または
読み書きのためアクセスされたメモリ位置のアドレスを
制御するために、バイア４０とはんだボール３８間の適
切な電気的経路を提供する。
【００８１】はんだボール３８はしっかりとチップ３２
上の回路表面１１６上のパッドに接着しているので、熱
スプレッダ３０およびチップ３２を一般に下方に傾かせ
ている力または少くとも下方への方位を持つ力は、はん
だボール３８、３８′、３８″をクリスタル接続構成６
６の樹枝状クリスタル５０に押しつけ、電気的連続性を
確立する。
【００８２】好ましい実施例および最良の方法は、メモ
リチップ３２の回路表面１１６上に形成されたはんだボ
ール３８を使用するが、導電性パターンまたは図１５の
端子領域１１２が回路表面１１６のエッジ表面１１８の
ひとつへ拡張されることが、理解されるであろう。そし
てはんだボール３８、３８′、３８″を、メモリチップ
３２のエッジ表面１１８上に置かれたパッド１１４に類
似する、接触パッド９１、９３上に形成することができ
る。
【００８３】接点１１４およびはんだボール３８が形成
されメモリチップ３２のエッジ表面１１８に置かれる
と、スロット１００と回路基板１２の上部表面間の角度
が、はんだボール３８と適切な対応する接触パッドに置
かれた樹枝状クリスタル５０間の接点を改善するため
に、９０度に増大され、モジュール８の記録密度が増大
する。
【００８４】この分野の技術者は以上の記述から、アセ
ンブリ配電板１５、１７、回路基板１２およびチップ・
ホルダ１８はアセンブルされ、熱スプレッダ３０を装着
するメモリチップ３２と共にロードされることが、容易
に理解できるであろう。全アセンブリ８は、上部部品と
しての放熱板２０を使用し、回路基板１２上の接点３６
と適切に接続して、一緒に固定される。適当な従来のテ
スト装置でメモリチップ３２のメモリがテストされ、不
良メモリが識別される。特定のチップ３２が置き換えを
必要とするほど不良であると判断されると、アセンブリ
８からの放熱板２０が除去され熱スプレッダ３０のフラ
ンジ３１が露出される。不完全なチップ３２を装着して
いる熱スプレッダ３０が見つけられ、チップ・ホルダ１
８から引き出される。そして他のチップ３２および熱ス
プレッダ３０が、その位置に挿入される。再テストの
際、チップ・ホルダ１８に挿入されたメモリが、確立さ
れた規格によって十分であることがわかると、全装置は
マザーボードに固定され、コンピュータまたは同様の装
置にアセンブリされる。
【００８５】テスト装置は典型的に、メモリの特定のセ
グメント内の欠陥の程度を識別することができるので、
チップ・ホルダ１８から不完全なメモリチップ３２を引
き出し、チップ３２上に残っている使用可能メモリの量
に関してそれを分類することが可能である。この点で、
チップは露出され何にも覆われず、また永久にフレーム
に含まれないので、それにより必要な再加工を援助す
る。したがって、将来、低い使用基準を持つまたは要求
メモリ容量がより少ない、システム環境またはメモリ・
モジュール８で使用されるように、部分的に使用可能な
メモリチップ３２を維持することが可能である。
【００８６】メモリ・モジュール８がチップ３２と回路
基板１２上の接点間の永久の接続を必要とするシステム
環境で使用されるならば、はんだボール３８は、二度目
にリフローされる。これは、溶解はんだ付けされた樹枝
状クリスタル５０を湿らせ、回路基板１２上の接触パッ
ド９１、９３へのはんだ付けによってチップ３２を永久
に融合させる。
【００８７】このメモリ・モジュール８が、アセンブ
リ、テストおよび再加工手順間に回路基板１２やメモリ
・モジュール８の他の部分を破壊する、あるいは良いメ
モリチップ３２を破壊するか影響を与える可能性無し
に、アセンブリ、テスト、そして再加工を可能にするこ
とが、容易に認められる。
【００８８】このメモリ・モジュール８はさらに、アセ
ンブリが完全にはんだボール３８と樹枝状クリスタル構
造６６の接続に依存する、メモリチップ３２と回路基板
１２間の接続の型の決定に関して順応性を提供する。こ
れに対してはんだボール３８は、チップ３２を回路基板
１２に電気的連続性において接着するためにリフローさ
れる。回路基板１２は、典型的にいくつかの既知の技術
のひとつによって製作される、多層フレキシブル回路構
成である。好ましい最良の技術は、アール・エフ・フラ
ンキニその他による、「高密度回路基板設計および製造
工程」と題された米国特許、出願番号０７／７２４，２
４５に開示されている。
【００８９】回路基板１２上の９１、９３のような接触
パッドに関連する、メモリチップ３２上の接触パッド１
１４の位置決めをさらに改良するために、熱スプレッダ
３０の位置決めを改善することが必要である。プラスチ
ックで形成されるとき、非常に繊細な製造耐性は維持さ
れないので、チップ・ホルダ１８は、位置付けのために
正確ではない。
【００９０】この問題への解が、図１０に図示されてい
る。ここでは最初に複数の開口１４２を配電板１４０上
に作ることによって、位置決め配電板１４０が作られ
る。エッチングやスタンプの技術によって開口１４２が
形成された後、精度設置ノッチ１４４が、開口１４２の
反対側のエッジ１４１上に形成される。図１０におい
て、開口の方位は、図１２に示されるチップ・ホルダ１
６０の口１５０に対応する。チップ・ホルダ１６０にお
いて、スロット１１０は、図９に図示されたスロット１
００の形成と全く同じまたは類似する方法で、開口１５
０を定義する反対側の壁に作られる。
【００９１】ノッチ１４４は、図１６により明確に示さ
れているが、位置決め板１４０を形成する金属をエッチ
ングすることによって形成される。位置決め板１４０を
エッチングすると、垂直から約５度傾いた側壁を持つノ
ッチ１４４が生成される。それにより、位置決め板１４
０のひとつの表面にノッチ１４４の広い口を形成し、位
置決め板１４０は熱スプレッダ３０を受け取るために広
いノッチ口をもって設置される。熱スプレッダ３０のエ
ッジが位置決めノッチ１４４に接続するとき、メモリチ
ップ３２およびはんだボール３８は図１１に示されるよ
うに、回路基板１２上の樹枝状クリスタル５０とはんだ
ボール３８を接続するために開口１４２を通って伸び
る。
【００９２】図１１において、バイア３８は、回路基板
１２を通して広がるために十分な深さを持ち、従ってチ
ップ３２への電力接続を提供する。しかし、バイア３８
は、回路基板１２の内部端子領域に接続するために、図
８のブラインド・バイア８２のようなブラインド・バイ
アによって置き換えられることを理解しなければならな
い。
【００９３】回路基板１２は、上記の方法で製造され、
はんだボール３８と接続するための樹枝状クリスタル５
０を生成するために、露出した接触面３６、９１、９３
上にパラジウムでめっきされる。これに対して、他の従
来の基板製造技術は、回路端子領域を従来のフレキシブ
ル回路基板上にめっきしエッチングするのに、利用され
る。
【００９４】回路基板１２で使用するのに適した回路の
製造を記述している、アール・エフ・フランキニその他
による「高密度回路基板設計および製造工程」と題され
た米国特許、出願番号０７／７２４，２４５に含まれる
製造方法の記述は、最良の方法を開示するためにここに
参照され、統合される。
【００９５】チップ・スプレッダ３０およびチップ３２
は回路基板１２に対する角度で図示されているが、スペ
ースが制約されているとき、それらをチップ３２の平面
が回路基板の平面を互いに垂直に横切る角度で直角に置
くことができることを、認識しなければならない。垂直
方位は、容積的見地からみて有利である。しかしこの方
位は、費用および製造面からみると不利である。チップ
３２の傾斜方位は、メモリチップ３２の回路表面１１６
上に接触パッド１１４を生成する、ほとんどのチップが
製造される現在の科学技術によって製造された、チップ
３２の使用を可能にする。
【００９６】費用や、チップ３２のエッジ表面１１８上
への導電性経路１１２の経路づけの信頼性が制限されて
いることや、製造ステップが加えられることによって信
頼性が失われる可能性や、チップ３２と導電性端子領域
１１２および接触パッド１１４の膨張係数の相違を考慮
すると、本発明を実行するための最良の方法は、チップ
３２が回路基板１２へある角度で接着され、それにより
鋭角で交差する２つの面の表面間のはんだボール接続を
可能にすることである。
【００９７】はんだボールの位置に関して、樹枝状クリ
スタル５０を形成するのに有効な現在の技術は、樹枝状
クリスタル５０は、メモリチップ３２の個々の接触パッ
ド上に形成するよりも、回路基板１２上に形成するほう
が安価であると示している。関連する操作の費用を考慮
すると、最良の方法および好ましい実施例は、メモリチ
ップ３２の接触パッド１１４、および回路基板１２の接
触パッド３６、９１、９３上の樹枝状クリスタル５０上
に、はんだボール３８を置くことである。
【００９８】図２に図示されるようなモジュール８のそ
れぞれの層のアセンブリは、接着剤、できれば感圧接着
剤を使用して、回路基板１２、チップ・ホルダ１８（位
置決め板１４０を使用してもしなくても）、および放熱
板２０間で達成される。配電板アセンブリ１５、１７
は、回路基板１２が製造される基本的初期的機能構成を
形成し、したがって完成した回路基板１２の一部であ
る。
【００９９】感圧接着剤は、互いに関連する部品の配
置、それらの並び、そして互いを接着する隣接する要素
間の固定接続を可能にする。それにより、テストや次の
設置のために、アセンブリをそのアセンブルされた形式
に維持する。
【０１００】ここに示され記述されたメモリ構成は、現
在、動的直接記憶装置、静的直接記憶装置、ビデオ直接
記憶装置、独立型チップによって満たされるコンピュー
タのメモリ要求を満たすのに使用することができる。
【０１０１】この分野の技術者は、ここに開示された発
明に小幅な変更および修正がなされうることを理解する
であろう。小幅な変更および修正は、請求項の有効範囲
および精神から本発明を除外するものではない。
【０１０２】
【発明の効果】本発明は以上説明したように構成されて
いるので、メモリ・モジュールの不完全なメモリチップ
のテストおよび置き換えを改良し、メモリ・モジュール
へのメモリチップのアセンブリを容易に単純にすること
ができる。
【図面の簡単な説明】
【図１】アセンブルされマザーボードに固定されたメモ
リ・モジュールの図である。
【図２】メモリ・モジュールの分解図である。
【図３】回路基板と接触し、配電アセンブリの陽極板上
に置かれた２つの隣接するメモリチップを示す図であ
る。
【図４】メモリチップに接続しパラジウムの樹枝状クリ
スタルを持つはんだボールを示す図である。
【図５】樹枝状クリスタルへの様々なはんだボール・サ
イズおよび関係を示す図である。
【図６】平面チップ実装方法を示す図である。
【図７】回路基板およびマザーボード上の接触パッドの
断面図である。
【図８】回路基板および配電アセンブリの分解断面図で
ある。
【図９】ホルダの長さに沿って広がるチップへの口を持
つチップ・ホルダを示す図である。
【図１０】チップ・ホルダを横切って広がる口を持つ、
チップ・ホルダ位置決め板を示す図である。
【図１１】回路基板、チップ・ホルダ、位置決め板、熱
スプレッダおよびメモリチップの側面断面図である。
【図１２】図１０の位置決め板と共に使用するチップ・
ホルダを示す図である。
【図１３】熱スプレッダおよびメモリチップの分解図で
ある。
【図１４】図１３の構成要素のアセンブル図である。
【図１５】メモリチップ上のワイヤ接着パッド、端子領
域および接触パッドの例を示す図である。
【図１６】熱スプレッダ・スロットおよびメモリチップ
口の一部分の拡大図である。
【図１７】必要なメモリ拡張を可能にするために接着さ
れた区分化チップ・ホルダを持つ、ひとつのマザーボー
ドの図である。
【符号の説明】
８ メモリ・モジュール １０、１２ 回路基板 １３ 論理チップ １４、１６ 接続タブ １５、１７ 配電板 １８ チップ・ホルダ ２０ 放熱板 ２２、２４ 留め具 ２９ 非回路表面 ３０ 熱スプレッダ ３１ フランジ ３２ メモリチップ ３４、３６ 接触パッド ３８ はんだボール ４０、８４、８８、９０、９２ バイア ５０、６６ 樹枝状クリスタル ８０ 絶縁層 ８２、８６ 穴 ９１、９３、９４、１１４ 接触パッド ９５ チップ・ホルダ平面 ９８ 壁 １００、１１０ スロット １１２ 端子領域 １１６ 回路表面 １１８ エッジ表面 １４０ 位置決め板 １４２ 開口 １５０ 口 １６０、２１８ チップ・ホルダ ２００ マザー・ボード ２０２ メモリ・アセンブリ ２２０ 放熱板 ２３０ ポジショナー ２３２ メモリチップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール アルデン ファラー アメリカ合衆国 05403 バーモント州 サウス バーリントン ヤンドウ ドライ ブ 17 (72)発明者 ジェローム アルバート フランキニ アメリカ合衆国 78574 テキサス州 テ イラー ウエスト セブンス ストリート 516 (72)発明者 リチャード フランシス フランキニ アメリカ合衆国 78746 テキサス州 オ ースティン ダンフォース コーブ 8107 (72)発明者 カール ハーマン アメリカ合衆国 14541 ニューヨーク州 ロマラス ステイト ルート 89 5578 (72)発明者 ジャクリーン アン ショーター・ビュー チャンプ アメリカ合衆国 78753 テキサス州 オ ースティン エイ フロウ コーブ 12312 (72)発明者 ジョン アラン ウィリアムソン アメリカ合衆国 78660 テキサス州 フ ルガーヴィル ピー オー ボックス 985

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数の回路経路およびメモリチップと接
    触するための電気的接点を持つ回路基板と、 それぞれが複数の面を持ち、該面のひとつの上で該面の
    ひとつの縁付近に配置された複数の接点を持つ複数のメ
    モリチップと、 互いに間隔をおいた一対の容量板および、上記回路基板
    上の上記接点に接続し該容量板のひとつと接続する導電
    経路を含む、上記メモリチップに配電するための配電手
    段と、 上記メモリチップに熱伝導的に接合し、上記メモリチッ
    プから熱を伝導し拡散するための、複数の熱拡散手段
    と、 上記メモリチップおよび上記熱拡散手段を上記メモリチ
    ップ上の上記接点に関して既定の位置に保持し、上記メ
    モリチップ上の上記接点を上記基板上の上記接点と接触
    させて保持するチップ保持手段と、 を含む高密度メモリ・モジュール。
  2. 【請求項２】 上記熱拡散手段上にあり、上記熱拡散手
    段に圧接的熱的に接触した放熱板を含み、該放熱板が、
    上記熱拡散手段から熱を伝導し消散させ、上記メモリチ
    ップ上の上記接点と上記基板上の上記接点を接触させ
    る、請求項１に記載のメモリ・モジュール。
  3. 【請求項３】 上記保持手段が、上記保持手段に渡って
    拡張する開口の向かい合う壁に形成された複数の平行す
    るスロットを含む、請求項１に記載のメモリ・モジュー
    ル。
  4. 【請求項４】 上記メモリチップ上の上記接点が、上記
    メモリチップに保持された導電性金属ボールを含む、請
    求項１に記載のメモリ・モジュール。
  5. 【請求項５】 上記回路基板上の上記接点が、上記回路
    基板に保持された導電性金属ボールを含む、請求項１に
    記載のメモリ・モジュール。
  6. 【請求項６】 複数のメモリチップと、 上記メモリチップの各々に付けられた熱スプレッダと、 メモリチップを保持するフレームと、 上記熱スプレッダは上記フレームに挿入可能であること
    と、 上記熱スプレッダの少なくとも一部と熱伝導的に接触す
    る放熱板と、 上記チップ、熱スプレッダ、フレームおよび放熱板を一
    体にクランプする手段と、 を含むメモリ・モジュール。
  7. 【請求項７】 電気的接触の複数のセットおよび請求項
    ６に記載のメモリ・モジュールの少なくともひとつを上
    部に持ち、該電気的接触のセットの少なくとのひとつと
    接触するプリント回路基板を含む、メモリ・アセンブ
    リ。
JP5275952A 1992-11-16 1993-10-08 高密度メモリ・モジュールおよびメモリ・アセンブリ Expired - Lifetime JP2565651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/976,770 US5313097A (en) 1992-11-16 1992-11-16 High density memory module
US07/976,770 1992-11-16

Publications (2)

Publication Number Publication Date
JPH07302878A true JPH07302878A (ja) 1995-11-14
JP2565651B2 JP2565651B2 (ja) 1996-12-18

Family

ID=25524445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5275952A Expired - Lifetime JP2565651B2 (ja) 1992-11-16 1993-10-08 高密度メモリ・モジュールおよびメモリ・アセンブリ

Country Status (3)

Country Link
US (1) US5313097A (ja)
EP (1) EP0598522A1 (ja)
JP (1) JP2565651B2 (ja)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5785535A (en) * 1996-01-17 1998-07-28 International Business Machines Corporation Computer system with surface mount socket
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
US5709336A (en) * 1996-05-31 1998-01-20 International Business Machines Corporation Method of forming a solderless electrical connection with a wirebond chip
US6008538A (en) * 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
EP2270846A3 (en) 1996-10-29 2011-12-21 ALLVIA, Inc. Integrated circuits and methods for their fabrication
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US5949246A (en) * 1997-01-28 1999-09-07 International Business Machines Test head for applying signals in a burn-in test of an integrated circuit
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6107812A (en) 1998-03-05 2000-08-22 International Business Machines Corporation Apparatus and method for testing integrated circuit components of a multi-component card
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
US6295201B1 (en) * 1998-08-04 2001-09-25 Stratos Lightwave, Inc. Bus bar having embedded switching device
CA2358463A1 (en) * 1999-01-08 2000-07-13 Virginia Commonwealth University Polymeric delivery agents and delivery agent compounds
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US7301776B1 (en) * 2004-11-16 2007-11-27 Super Talent Electronics, Inc. Light-weight flash hard drive with plastic frame
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6418033B1 (en) * 2000-11-16 2002-07-09 Unitive Electronics, Inc. Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6462408B1 (en) * 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
DE10136304C2 (de) * 2001-07-26 2003-07-24 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Speicherschaltung und integrierte Speicherschaltung
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6711021B1 (en) * 2003-01-15 2004-03-23 Hewlett-Packard Development Company, L.P. Systems and methods that use at least one component to remove the heat generated by at least one other component
EP1453366A1 (de) * 2003-02-28 2004-09-01 Siemens Aktiengesellschaft Elektronisches Gerät mit sicherer Wärmeableitung
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
US7542304B2 (en) * 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7254036B2 (en) * 2004-04-09 2007-08-07 Netlist, Inc. High density memory module using stacked printed circuit boards
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7522421B2 (en) * 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7609523B1 (en) 2004-09-29 2009-10-27 Super Talent Electronics, Inc. Memory module assembly including heat sink attached to integrated circuits by adhesive and clips
US7215551B2 (en) 2004-09-29 2007-05-08 Super Talent Electronics, Inc. Memory module assembly including heat sink attached to integrated circuits by adhesive
US7768785B2 (en) * 2004-09-29 2010-08-03 Super Talent Electronics, Inc. Memory module assembly including heat-sink plates with heat-exchange fins attached to integrated circuits by adhesive
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7442050B1 (en) 2005-08-29 2008-10-28 Netlist, Inc. Circuit card with flexible connection for memory module with heat spreader
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7648933B2 (en) * 2006-01-13 2010-01-19 Dynamic Abrasives Llc Composition comprising spinel crystals, glass, and calcium iron silicate
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7619893B1 (en) 2006-02-17 2009-11-17 Netlist, Inc. Heat spreader for electronic modules
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7957134B2 (en) * 2007-04-10 2011-06-07 Hewlett-Packard Development Company, L.P. System and method having evaporative cooling for memory
US8018723B1 (en) 2008-04-30 2011-09-13 Netlist, Inc. Heat dissipation for electronic modules
US20140225284A1 (en) * 2013-02-11 2014-08-14 Oracle International Corporation Low-cost chip package for chip stacks
US20230014167A1 (en) * 2021-07-15 2023-01-19 Dell Products, L.P. Thermal heatsink systems and methods in information handling systems

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128289A (en) * 1972-11-12 1978-12-05 Bunker Ramo Corporation Electrical connector having a low insertion force for flat circuit bearing elements
US3812402A (en) * 1972-12-18 1974-05-21 Texas Instruments Inc High density digital systems and their method of fabrication with liquid cooling for semi-conductor circuit chips
US4426689A (en) * 1979-03-12 1984-01-17 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
JPS5715449A (en) * 1980-07-02 1982-01-26 Mitsubishi Electric Corp Cooler for electronic circuit components
US4408220A (en) * 1981-01-29 1983-10-04 Calabro Anthony Denis Heat dissipator for a dual in line integrated circuit package
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
JPS58197769A (ja) * 1982-05-13 1983-11-17 Fujitsu Ltd 半導体集積回路装置
US4558912A (en) * 1983-12-14 1985-12-17 Amp Incorporated Edge connector for chip carrier
JPS6188547A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
US4982264A (en) * 1985-02-27 1991-01-01 Texas Instruments Incorporated High density integrated circuit package
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US4943844A (en) * 1985-11-22 1990-07-24 Texas Instruments Incorporated High-density package
US4850892A (en) * 1985-12-16 1989-07-25 Wang Laboratories, Inc. Connecting apparatus for electrically connecting memory modules to a printed circuit board
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US4695872A (en) * 1986-08-01 1987-09-22 Texas Instruments Incorporated High density micropackage for IC chips
US4756694A (en) * 1986-12-19 1988-07-12 Amp Incorporated Dual row connector for low profile package
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US4855809A (en) * 1987-11-24 1989-08-08 Texas Instruments Incorporated Orthogonal chip mount system module and method
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
DE68918156T2 (de) * 1988-05-09 1995-01-12 Nippon Electric Co Flache Kühlungsstruktur für integrierte Schaltung.
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
EP0354708A3 (en) * 1988-08-08 1990-10-31 Texas Instruments Incorporated General three dimensional packaging
US5019946A (en) * 1988-09-27 1991-05-28 General Electric Company High density interconnect with high volumetric efficiency
US4992908A (en) * 1989-07-24 1991-02-12 Grumman Aerospace Corporation Integrated circuit module
US5059557A (en) * 1989-08-08 1991-10-22 Texas Instruments Incorporated Method of electrically connecting integrated circuits by edge-insertion in grooved support members
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
US5049981A (en) * 1990-10-19 1991-09-17 At&T Bell Laboratories Heat sink for electronic circitry
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package

Also Published As

Publication number Publication date
JP2565651B2 (ja) 1996-12-18
US5313097A (en) 1994-05-17
EP0598522A1 (en) 1994-05-25

Similar Documents

Publication Publication Date Title
JP2565651B2 (ja) 高密度メモリ・モジュールおよびメモリ・アセンブリ
US8264851B2 (en) Multi-configuration processor-memory substrate device
US5343366A (en) Packages for stacked integrated circuit chip cubes
US6002177A (en) High density integrated circuit packaging with chip stacking and via interconnections
US5895230A (en) Integrated circuit chip package having configurable contacts and method for making the same
US5229916A (en) Chip edge interconnect overlay element
US5701085A (en) Apparatus for testing flip chip or wire bond integrated circuits
US5726492A (en) Semiconductor module including vertically mounted semiconductor chips
US20060050498A1 (en) Die module system and method
JP3183825B2 (ja) マルチチップ・モジュールのバーンイン・ストレス付加および同時テスト方法および装置
JPH07202463A (ja) 電子回路モジュール
US20060231541A1 (en) Heater that attaches electronic component to and detaches the same from substrate
JPH0618247B2 (ja) 電子パツケージ
US6181551B1 (en) Pin soldering enhancement and method
JPH0677618A (ja) 電子パッケージおよびその作成方法
KR20000052705A (ko) 집적회로를 실장하기 위한 시스템 및 방법
US6072322A (en) Thermally enhanced test socket
US7755083B2 (en) Package module with alignment structure and electronic device with the same
US6049217A (en) Thermally enhanced test contactor
US6285553B1 (en) Mounting structure for an LSI
RU2169962C2 (ru) Модуль с полупроводниковыми микросхемами и способ его изготовления
KR100260276B1 (ko) 수직 리드 온칩 패키지
US5938454A (en) Electrical connector assembly for connecting first and second circuitized substrates
JPH04144160A (ja) 集積回路チップのための低外形、高密度のパッケージとする装置
JPH0864636A (ja) 電子デバイス組立体