JPH07302068A - Display system - Google Patents
Display systemInfo
- Publication number
- JPH07302068A JPH07302068A JP3080246A JP8024691A JPH07302068A JP H07302068 A JPH07302068 A JP H07302068A JP 3080246 A JP3080246 A JP 3080246A JP 8024691 A JP8024691 A JP 8024691A JP H07302068 A JPH07302068 A JP H07302068A
- Authority
- JP
- Japan
- Prior art keywords
- display
- logic
- adapter
- serial
- display system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、制御データがコンピュ
ータシステムとディスプレイ装置との間で通信されるデ
ィスプレイシステムに関する。FIELD OF THE INVENTION This invention relates to display systems in which control data is communicated between a computer system and a display device.
【０００２】制御データはディスプレイ装置上に表示さ
れた像の形状と解像度とを規定するパラメータを含む。
例えば陰極線管（ＣＲＴ）ディスプレイ装置のようなラ
スタ走査のディスプレイ装置からなるディスプレイシス
テムにおいては、前記パラメータは、ディスプレイ装置
において電気回路によりラスタ走査を提供するよう生成
される水平方向および垂直方向の走査信号の速度と振幅
とによって決まる。像を発生させるためには、コンピュ
ータシステムのようなビデオソースからのビデオ信号に
対して走査信号が、これもビデオソースによって生成さ
れる同期化（ｓｙｎｃ）パルスによって同期化される。Control data includes parameters that define the shape and resolution of the image displayed on the display device.
In a display system comprising a raster-scan display device, such as a cathode ray tube (CRT) display device, the parameters are the horizontal and vertical scan signals generated by the electrical circuitry in the display device to provide the raster scan. Depends on the speed and amplitude of. To generate the image, the scan signal is synchronized to a video signal from a video source, such as a computer system, by a sync pulse that is also generated by the video source.
【０００３】[0003]
【従来の技術】あるディスプレイ装置は、単一の一組の
パラメータに従って単一のディスプレイモードにおいて
のみ作動しうる。その他のディスプレイ装置は、種々の
組のパラメータによって特徴づけられている多数のディ
スプレイモードの中のいずれかのモードで作動するよう
構成することができる。後者を以下マルチモードディス
プレイ装置と称する。コンピュータシステムにより制御
されるディスプレイ装置においては、適当なビデオ信号
および同期信号を発生しうるようディスプレイ装置のタ
イプをコンピュータシステムが識別することが好まし
い。ＩＢＭ ＰＳ２ レンジを含む、そのようなコンピ
ュータシステムの多様の例ではビデオ信号および同期信
号をディスプレイ装置に接続するための出力ポートを有
するビデオグラフィックアダプタ（ＶＧＡアダプタ）を
含む。ＶＧＡアダプタはまた、出力ポートの識別ピンが
ディスプレイ装置に接続されると終端される態様に応答
するロジックを有する。このロジックは、これらの端子
からＶＧＡアダプタに接続されるディスプレイ装置のタ
イプを識別する。BACKGROUND OF THE INVENTION Certain display devices can only operate in a single display mode according to a single set of parameters. Other display devices can be configured to operate in any of a number of display modes characterized by various sets of parameters. The latter is hereinafter referred to as a multimode display device. For display devices controlled by a computer system, it is preferred that the computer system identify the type of display device so that the appropriate video and sync signals can be generated. Various examples of such computer systems, including the IBM PS2 range, include a video graphics adapter (VGA adapter) having an output port for connecting video and sync signals to a display device. The VGA adapter also has logic responsive to the way the identification pin of the output port is terminated when connected to the display device. This logic identifies the type of display device connected from these terminals to the VGA adapter.
【０００４】英国特許第２，１６２，０２６号は、コン
ピュータシステムのディスプレイアダプタからビデオ信
号および同期信号を受信するマルチモードディスプレイ
装置を採用したディスプレイシステムの一例を記載して
いる。このディスプレイ装置は４種類のディスプレイモ
ードのいずれかにおいて作動しうる。コンピュータシス
テムは正あるいは負の極性の同期パルスを提供するよう
指令されうる。各極性の組合せは異なるディスプレイモ
ードを指示する。ディスプレイ装置は、所定の同期パル
ス極性に応答して特定のディスプレイモードで作動する
ようディスプレイ装置を構成する復号ロジックを含む。British Patent No. 2,162,026 describes an example of a display system employing a multi-mode display device for receiving video and sync signals from a display adapter of a computer system. The display device can operate in any of four display modes. The computer system can be commanded to provide sync pulses of positive or negative polarity. Each polarity combination indicates a different display mode. The display device includes decoding logic that configures the display device to operate in a particular display mode in response to a predetermined sync pulse polarity.
【０００５】従来技術のディスプレイシステムでは、従
来技術のディスプレイインターフェースは限定された数
の種々のディスプレイ装置のみ識別でき、従って、その
ための適当な制御信号のみしか発生できないという欠点
を有する。この限度の理由は、ディスプレイ装置の識別
および制御に対して使用しうるピンの数が出力ポートの
物理的形態によって制限されるからである。In the prior art display systems, the prior art display interface has the disadvantage that it can only identify a limited number of different display devices, and therefore can only generate appropriate control signals for it. The reason for this limitation is that the physical form of the output port limits the number of pins available for identification and control of the display device.
【０００６】[0006]
【発明が解決しようとする課題】従って、本発明の目的
は、限定なしの各種ディスプレイ装置と潜在的に互換性
のあるディスプレイアダプタを有するディスプレイシス
テムを提供することである。Accordingly, it is an object of the present invention to provide a display system having a display adapter that is potentially compatible with a variety of display devices without limitation.
【０００７】[0007]
【発明の概要】本発明によれば、表示すべきデータを定
義する複数のデータ信号に応答して可視出力を発生する
ディスプレイ装置と、該ディスプレイ装置に対して独特
のものである制御データにより規定された形態でデータ
信号を発生させるディスプレイアダプタ回路と、該ディ
スプレイアダプタ回路からのデータ信号を前記ディスプ
レイ装置に接続し、かつ前記ディスプレイ装置からの制
御データを前記ディスプレイアダプタ回路に接続するた
めの出力ポートとを含むディスプレイシステムであっ
て、前記ディスプレイ装置に配置され、複数の制御コー
ドの形式で拡張制御データを記憶する持久記憶装置と、
前記ディスプレイアダプタ回路によって発生した指令信
号に応答して記憶装置と出力ポートとの間で制御コード
を通信する通信ロジックとをさらに含むことを特徴とす
るディスプレイシステムが提供される。このことは、例
えばいずれかの新規のディスプレイ装置の信号タイミン
グ要件のような制御データは、ディスプレイ装置の記憶
装置内に保持されたディジタル制御コードの形式で記憶
することができるので、ディスプレイシステムのプログ
ラミングは、別のディスプレイ装置が出力ポートに接続
される毎に更新を必要としないという利点を有する。代
りに、ディスプレイアダプタは、新しいディスプレイ装
置を正確に駆動するためにビデオ信号および同期信号を
発生させる目的で、新しいディスプレイ装置の記憶装置
から新しいタイミング要件を読み取ることができる。SUMMARY OF THE INVENTION In accordance with the present invention, a display device that produces a visible output in response to a plurality of data signals that define the data to be displayed and control data that is unique to the display device. Adapter circuit for generating a data signal in a specified form, and an output port for connecting a data signal from the display adapter circuit to the display device and connecting control data from the display device to the display adapter circuit A display system including: a permanent storage device, which is arranged in the display device and stores extended control data in the form of a plurality of control codes;
A display system is provided further comprising communication logic for communicating a control code between the storage device and the output port in response to a command signal generated by the display adapter circuit. This means that control data, such as the signal timing requirements of any new display device, can be stored in the form of digital control codes held in the storage device of the display device, thus programming the display system. Has the advantage that it does not require an update each time another display device is connected to the output port. Alternatively, the display adapter can read the new timing requirements from the storage of the new display device in order to generate the video and sync signals to accurately drive the new display device.
【０００８】前記通信ロジックは、ディスプレイ装置と
出力ポートとの間で制御コードを通信するためのシリア
ルデータリンクと、記憶装置とシリアルデータリンクと
の間で制御コードを通信する装置制御ロジックと、シリ
アルデータリンクとディスプレイアダプタ回路との間で
制御コードを通信するアダプタ制御ロジックとを含みう
る。このことは、ディスプレイシステムがマルチモード
ディスプレイ装置を含む場合、ディスプレイアダプタ回
路は、希望するディスプレイモードで作動するようディ
スプレイ装置を構成するためにシリアルデータリンクを
使用しうるという利点を有している。The communication logic comprises a serial data link for communicating control codes between the display device and the output port, a device control logic for communicating control codes between the storage device and the serial data link, and a serial data link. Adapter control logic may be included for communicating control codes between the data link and the display adapter circuitry. This has the advantage that if the display system includes a multi-mode display device, the display adapter circuit can use the serial data link to configure the display device to operate in the desired display mode.
【０００９】[0009]
【実施例】本発明の一例を添付図面を参照して以下説明
する。図１は、ＣＲＴディスプレイ装置８８を有するデ
ィスプレイシステムを組み入れたコンピュータシステム
の一例を示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of the present invention will be described below with reference to the accompanying drawings. FIG. 1 illustrates an example of a computer system incorporating a display system having a CRT display device 88.
【００１０】コンピュータシステムは、プログラム化さ
れた命令を実行するための中央処理装置（ＣＰＵ）８０
を含む。バスアーキテクチヤ８６は、ＣＰＵ８０とディ
スプレイシステムの他の構成要素との間でのデータ通信
を提供する。読取り専用メモリ（ＲＯＳ）８１はデータ
を安全に記憶する。ランダムアクセスメモリ８２は一時
的にデータを記憶する。ホストコンピュータシステム９
３とのデータ通信は通信アダプタ８５によって提供され
る。Ｉ／Ｏアダプタ８４は、データがバスアーキテクチ
ヤ８６と、例えばディスクファイル８３のような周辺装
置との間を通ることができるようにする。ユーザは、キ
ーボードアダプタ９０によってバスアーキテクチヤ８６
に接続されているキーボード９１を用いてコンピュータ
システムを操作することができる。ＣＲＴディスプレイ
装置８８はディスプレイシステムからの可視出力を提供
する。ディスプレイアダプタ９２は、ディスプレイ装置
８８が可視出力を発生できるようにするために出力ポー
ト９４においてビデオ信号および同期信号を発生させ
る。The computer system is a central processing unit (CPU) 80 for executing programmed instructions.
including. The bus architecture 86 provides data communication between the CPU 80 and other components of the display system. Read only memory (ROS) 81 stores data securely. The random access memory 82 temporarily stores data. Host computer system 9
Data communication with 3 is provided by communication adapter 85. The I / O adapter 84 allows data to pass between the bus architecture 86 and peripheral devices such as disk files 83. The user can use the keyboard adapter 90 for the bus architecture 86.
The computer system can be operated using the keyboard 91 connected to the computer. CRT display device 88 provides the visible output from the display system. Display adapter 92 produces video and sync signals at output port 94 to enable display device 88 to produce a visible output.
【００１１】本発明によれば、ディスプレイ装置８８
は、デジタルコードの形式のディスプレイ情報を記憶す
る持久記憶装置（ＮＶＭ）９を含む。ディスプレイ情報
は、通信ロジック９５により制御されるシリアルリンク
３に沿ってディスプレイ装置８８とディスプレイアダプ
タ９２との間で通信される。シリアルリンク３は、ディ
スプレイアダプタ９２からディスプレイ装置までビデオ
信号および同期信号を運ぶラインから分離している。通
信ロジック９５はアダプタロジック９６と装置ロジック
９７とに分割されている。作動時、アダプタロジック９
６はＮＶＭ９からデータを読取り、かつそれへ書込む双
方の指令を初期化し、装置ロジック９７は対応して応答
する。According to the invention, the display device 88
Includes a persistent storage device (NVM) 9 for storing display information in the form of digital codes. Display information is communicated between the display device 88 and the display adapter 92 along the serial link 3 controlled by the communication logic 95. The serial link 3 is separate from the lines that carry video and sync signals from the display adapter 92 to the display device. Communication logic 95 is divided into adapter logic 96 and device logic 97. When operating, adapter logic 9
6 initializes both commands that read data from and write to NVM 9, and device logic 97 responds accordingly.
【００１２】通信ロジック９５を図２を参照して以下詳
細に説明する。アダプタロジック９６はプログラム命令
に応答して指令コード２１を発生させる装置ドライバ１
を含む。第１の並直列変換器２は、第１のラインドライ
バ４がシリアルリンク３に沿って装置ロジック９７に通
信するよう指令コード２１を指令ビットストリーム２２
に変換する。装置ロジック９７は指令ビットストリーム
２２を検出するための第２の受信器５を含む。第２の直
並列変換器６は指令ビットストリーム２２を指令コード
２１に変換し直す。指令復号器７は指令コード２１をＮ
ＶＭアドレス８へ復号化する。ＮＶＭ９におけるアドレ
ス空間はパーソナリティＮＶＭ１０とプログラムＮＶＭ
１１とに分割されている。Communication logic 95 is described in detail below with reference to FIG. The adapter logic 96 generates a command code 21 in response to a program command. Device driver 1
including. The first serial-to-serial converter 2 sends a command code 21 to a command bitstream 22 for the first line driver 4 to communicate with the device logic 97 along the serial link 3.
Convert to. The device logic 97 includes a second receiver 5 for detecting the command bitstream 22. The second serial-parallel converter 6 reconverts the command bit stream 22 into the command code 21. The command decoder 7 sets the command code 21 to N
Decrypt to VM address 8. The address space in NVM9 is personality NVM10 and program NVM.
It is divided into 11 and.
【００１３】パーソナリティＮＶＭ１０は、ディスプレ
イアダプタ９２に接続されたディスプレイ装置８８の仕
様をディスプレイシステムに提供する識別コードを含
む。各識別コードは異なるアドレス位置に記憶されてい
る。識別コードは、ディスプレイアダプタ９２が適当な
ビデオ信号および同期信号を発生させることができるよ
うにさせるコード化したタイミングパラメータを含む。
詳しくは、タイミングパラメータは、同期パルス幅、活
動ビデオ期間およびブランキング間隔を含む。また、識
別コードは、装置ロジック９７がシリアルリンク３から
データを読みまたそれへ書きうる最大速度を示すための
コード化した転送パラメータを含むことが好ましい。何
らかの別の指令を発行する前に転送パラメータを読み取
ることにより、アダプタロジック９６は、データが後続
してアダプタロジック９６と装置ロジック９７の双方と
両立する速度でディスプレイ装置８８とディスプレイア
ダプタ９２との間で転送されることを保証する。各々の
タイミングパラメータは、１６ビットの識別コードの形
式で記憶される。前記コードの１５ビットはタイミング
パラメータの値を規定し、１６番目のビットは極性を規
定する。より重要でないタイミングパラメータは８ビッ
ト以下のコードの形式で記憶しうる。パーソナリテイＮ
ＶＭは、ディスプレイ装置の種々のディスプレイモード
に対応する数組のタイミングパラメータを記憶する。Personality NVM 10 includes an identification code that provides the display system with the specifications of display device 88 connected to display adapter 92. Each identification code is stored in a different address position. The identification code includes coded timing parameters that enable the display adapter 92 to generate the appropriate video and sync signals.
Specifically, the timing parameters include sync pulse width, active video period and blanking interval. The identification code also preferably includes coded transfer parameters for indicating the maximum rate at which device logic 97 can read data from and write data to serial link 3. By reading the transfer parameters before issuing any other command, the adapter logic 96 causes the data between the display device 88 and the display adapter 92 at a speed that is subsequently compatible with both the adapter logic 96 and the device logic 97. Guaranteed to be transferred in. Each timing parameter is stored in the form of a 16-bit identification code. The 15th bit of the code defines the value of the timing parameter and the 16th bit defines the polarity. The less important timing parameters may be stored in the form of codes of 8 bits or less. Personality N
The VM stores several sets of timing parameters corresponding to various display modes of the display device.
【００１４】プログラムＮＶＭ１１は、ディスプレイ装
置の駆動回路１３により発生する駆動信号を調整するよ
うディスプレイ入力／出力（Ｉ／Ｏ）回路１２に命令す
る制御コードを記憶している。この駆動信号の例は、デ
ィスプレイ装置８８からの視覚出力の高さ、幅および輝
度とに直接影響する。各制御コードは異なるアドレス位
置に記憶される。適当な制御コードでディスプレイＩ／
Ｏ回路１２を命令することにより、ディスプレイ装置８
８の視覚出力は、コンピュータプログラムによって制御
されて種々のディスプレイモードの間で切り換えうる。
プログラムＮＶＭ１１はまた、駆動回路１３の所定のノ
ードにおける駆動信号の大きさを表わすサンプルコード
を発生するようディスプレイＩ／Ｏ回路１２を命令する
制御コードを記憶することが好ましい。この制御コード
は、製造あるいは修理の後ディスプレイ装置８８の作動
を試験するために診断方法を自動化するのに使用しうる
ことが認められる。The program NVM 11 stores a control code for instructing the display input / output (I / O) circuit 12 to adjust the drive signal generated by the drive circuit 13 of the display device. This example drive signal directly affects the height, width and brightness of the visual output from display device 88. Each control code is stored at a different address location. Display I / with appropriate control code
By instructing the O circuit 12, the display device 8
The eight visual outputs can be switched between various display modes controlled by a computer program.
Program NVM 11 also preferably stores a control code that directs display I / O circuit 12 to generate a sample code representative of the magnitude of the drive signal at a given node of drive circuit 13. It will be appreciated that this control code can be used to automate diagnostic methods to test the operation of the display device 88 after manufacture or repair.
【００１５】アダプタロジック９６が、読取り指令を出
すと、装置ロジック９７はシリアルリンク３に適当な応
答コード２３を置くことにより応答する。応答コード２
３は、読取り指令の性格によって、パーソナリティＮＶ
Ｍからの識別コード２０か、あるいはディスプレイＩ／
Ｏ回路１２からのサンプリングされたデータコード１９
でよい。そのような応答を実行するために、装置ロジッ
ク９７は、パリティビットを応答コード２３に追加する
ためのパリティロジック１４を含む。第２の並直列変換
器１５が応答コード２３を応答ビットストリーム２４に
変換する。応答ビットストリーム２４は第２のラインド
ライバ１６によりシリアルリンク３上に置かれる。ディ
スプレイアダプタ９２において、第１の受信器１７はシ
リアルリンク３上で応答ビットストリーム２４を検出す
る。第１の直並列変換器１８は、検出された応答ビット
ストリーム２４を応答コード２３へ変換し戻し、この応
答コード２３は装置ドライバ１により復号される。When the adapter logic 96 issues a read command, the device logic 97 responds by placing an appropriate response code 23 on the serial link 3. Response code 2
3 is the personality NV depending on the nature of the read command.
Identification code from M or display I /
Sampled data code 19 from O circuit 12
Good. To perform such a response, device logic 97 includes parity logic 14 for adding parity bits to response code 23. The second parallel-to-serial converter 15 converts the response code 23 into a response bitstream 24. The response bitstream 24 is placed on the serial link 3 by the second line driver 16. At the display adapter 92, the first receiver 17 detects the response bitstream 24 on the serial link 3. The first serial-to-parallel converter 18 converts the detected response bitstream 24 back into a response code 23, which is decoded by the device driver 1.
【００１６】アダプタロジックの第１の並直列変換器と
第１の直並列変換器とは単一の集積回路モジュールで組
み合わせることができ、第２の並直列変換器と第２の直
並列変換器とを実行するために類似のモジュールを用い
ることができる。第１のラインドライバと第１の受信器
とはまた、単一の集積モジュールに組み込むことがで
き、かつ第２のラインドライバと第２の受信器を実行す
るために類似のドライバ／受信器のモジュールを用いる
ことができる。The first parallel-serial converter and the first serial-parallel converter of the adapter logic can be combined in a single integrated circuit module, and the second parallel-serial converter and the second serial-parallel converter can be combined. Similar modules can be used to perform and. The first line driver and the first receiver can also be combined into a single integrated module, and of a similar driver / receiver to implement the second line driver and the second receiver. Modules can be used.
【００１７】アダプタロジック９６は、「ハンドシエー
キング」モードあるいは「データストリーミング」モー
ドのいずれかで、装置ロジック９７からの応答を受け取
るよう構成しうる。「ハンドシエーキング」モードにお
いては、装置ロジック９７は、応答の次のバイトを送出
する前にアダプタロジックがシリアルリンク３上に肯定
応答コードを置くのを待機する。「データストリーミン
グ」モードにおいて、装置ロジック９７は、次のブロッ
クを送出する前に応答のバイトのブロックを受け取るこ
とをアダプタロジック９６が確認するのを待機する。The adapter logic 96 may be configured to receive a response from the device logic 97 in either "handshake" mode or "data streaming" mode. In "handshake" mode, device logic 97 waits for the adapter logic to place an acknowledge code on serial link 3 before sending the next byte of the response. In "data streaming" mode, device logic 97 waits for adapter logic 96 to acknowledge receipt of a block of bytes of the response before sending the next block.
【００１８】本発明の一例を、ディスプレイアダプタ９
２からディスプレイ装置までビデオおよび同期信号を伝
送するラインから分離しているシリアルリンク３を含む
通信ロジック９５により、ディスプレイ情報がディスプ
レイアダプタ９２とディスプレイ装置８８の間で通信さ
せる場合について説明してきた。しかしながら、その他
の通信リンクおよびコード化方法を用いうることが認め
られる。さらに、本発明の例はラスタ走査のディスプレ
イ装置を含む。本発明は、例えば液晶ディスプレイ装置
あるいはベクトル走査のディスプレイ装置のようなその
他のディスプレイ装置にも同等に適用可能なことが認め
られる。An example of the present invention is the display adapter 9
It has been described that the display information is communicated between the display adapter 92 and the display device 88 by the communication logic 95 including the serial link 3 which is separate from the lines carrying video and sync signals from 2 to the display device. However, it will be appreciated that other communication links and encoding methods may be used. Further, examples of the invention include raster-scan display devices. It will be appreciated that the present invention is equally applicable to other display devices such as liquid crystal display devices or vector scan display devices.
【図１】ディスプレイ装置を含むディスプレイシステム
を組み込んだコンピュータシステムのブロック図であ
る。FIG. 1 is a block diagram of a computer system incorporating a display system including a display device.
【図２】ディスプレイアダプタとディスプレイ装置との
間でディスプレイ情報を通信するための通信ロジックの
ブロック図である。FIG. 2 is a block diagram of communication logic for communicating display information between a display adapter and a display device.
３…シリアルリンク ９…持久記憶装置 ８８…ディスプレイ装置 ９２…ディスプレイアダプタ ９４…出力ポート ９５…通信ロジック ９６…アダプタロジック ９７…装置ロジック 3 ... Serial link 9 ... Permanent storage device 88 ... Display device 92 ... Display adapter 94 ... Output port 95 ... Communication logic 96 ... Adapter logic 97 ... Device logic
Claims (10)
タ信号に応答して視覚出力を発生させるディスプレイ装
置（８８）と、 前記ディスプレイ装置（８８）を識別する制御データに
より規定される形式でデータ信号を発生させるディスプ
レイアダプタ回路（９２）と、 前記ディスプレイアダプタ回路（９２）からのデータ信
号を前記ディスプレイ装置（８８）に接続し、かつ前記
ディスプレイ装置（８８）からの制御データを前記ディ
スプレイアダプタ回路（９２）に接続する出力ポート
（９４）とを含むディスプレイシステムにおいて、 前記ディスプレイ装置（８８）に配置され、複数の制御
コードの形式で制御データを記憶する持久記憶装置
（９）と、 前記ディスプレイアダプタ回路（９２）により発生する
指令信号（２１）に応答して前記持久記憶装置と前記出
力ポート（９４）との間で制御コードを通信する通信ロ
ジック（９５）とをさらに含むことを特徴とするディス
プレイシステム。1. A display device (88) for producing a visual output in response to a plurality of data signals defining data to be displayed, and data in a format defined by control data identifying the display device (88). A display adapter circuit (92) for generating a signal, a data signal from the display adapter circuit (92) is connected to the display device (88), and control data from the display device (88) is connected to the display adapter circuit. A display system including an output port (94) connected to (92), and a persistent storage device (9) disposed in the display device (88) for storing control data in the form of a plurality of control codes. Responds to the command signal (21) generated by the adapter circuit (92) Display system further comprising a communication logic (95) for communicating the control code between the output port and the non-volatile storage device (94) Te.
装置と前記出力ポートとの間で制御コードを通信するシ
リアルデータリンク（３）と、 前記ディスプレイ装置に配置され、前記持久記憶装置と
前記シリアルデータリンクとの間で制御コードを通信す
る装置ロジック（９７）と、 前記ディスプレイアダプタに配置され、前記シリアルデ
ータリンクと前記ディスプレイアダプタ回路との間で制
御コードを通信するアダプタロジック（９６）とを含む
ことを特徴とする請求項１に記載のディスプレイシステ
ム。2. The communication logic comprises: a serial data link (3) for communicating a control code between the display device and the output port; and the persistent data storage device and the serial data link disposed on the display device. Device logic (97) for communicating control codes to and from the display adapter, and adapter logic (96) located on the display adapter for communicating control codes between the serial data link and the display adapter circuitry. The display system according to claim 1, wherein:
１）を指令ビットストリーム（２２）に変換する第１の
並直列変換器と、前記出力ポートに接続され、前記シリ
アルデータリンクに沿って指令ビットストリーム（２
２）を前記装置ロジックに通信する第１のラインドライ
バと、前記出力ポートに接続され、前記シリアルデータ
リンクに沿って前記装置ロジックから制御ビットストリ
ームを受け取る第１の受信器と、制御ビットストリーム
を指令信号（２１）に対応する制御コードに変換する第
１の直並列変換器とを含み、 前記装置ロジックが、前記シリアルデータリンクに沿っ
て前記出力ポートから指令ビットストリーム（２２）を
受け取る第２の受信器と、指令ビットストリーム（２
２）を指令信号（２１）に変換する第２の直並列変換器
と、記憶された制御コードをアクセスするために指令信
号（２１）をメモリアドレスに変換する指令復号器と、
制御コードを制御ビットストリームに変換する第２の並
直列変換器と、前記シリアルデータリンクに沿って制御
ビットストリームを前記出力ポートに通信するように接
続された第２のラインドライバとを含むことを特徴とす
る請求項２に記載のディスプレイシステム。3. The adapter logic includes a command signal (2
A first parallel-to-serial converter for converting 1) into a command bitstream (22) and a command bitstream (2) connected to the output port and along the serial data link.
2) a first line driver for communicating to the device logic, a first receiver connected to the output port and receiving a control bitstream from the device logic along the serial data link; A first serial-to-parallel converter for converting a control code corresponding to a command signal (21), the device logic receiving a command bitstream (22) from the output port along the serial data link; Receiver and command bitstream (2
A second serial-parallel converter for converting 2) into a command signal (21); a command decoder for converting the command signal (21) into a memory address to access the stored control code;
Including a second parallel-to-serial converter for converting the control code into a control bitstream, and a second line driver connected to communicate the control bitstream to the output port along the serial data link. The display system according to claim 2, wherein the display system is a display system.
並列変換器とが単一の集積回路モジュールで組み合わさ
れ、前記第２の並直列変換器と第２の直並列変換器とが
単一の集積回路モジュールで組み合わされていることを
特徴とする請求項３に記載のディスプレイシステム。4. The second parallel-serial converter and the second serial-parallel converter, wherein the first parallel-serial converter and the first serial-parallel converter are combined in a single integrated circuit module. 4. The display system according to claim 3, wherein and are combined in a single integrated circuit module.
受信器とが単一の集積回路モジュールに組み込まれ、前
記第２のラインドライバと前記第２の受信器とが単一の
集積回路モジュールに組み込まれていることを特徴とす
る請求項４または５に記載のディスプレイシステム。5. The first line driver and the first receiver are integrated into a single integrated circuit module, and the second line driver and the second receiver are combined into a single integrated circuit. Display system according to claim 4 or 5, characterized in that it is incorporated in a module.
アダプタロジックから前記装置ロジックに通信されたモ
ード制御信号に応答して種々のディスプレイモードで作
動するよう前記ディスプレイ装置を構成する手段をさら
に含むことを特徴とする請求項２に記載のディスプレイ
システム。6. Further comprising means for configuring said display device to operate in various display modes in response to a mode control signal communicated from said adapter logic to said device logic along said serial data link. The display system according to claim 2, wherein the display system is a display system.
アダプタロジックから前記装置ロジックに通信されたパ
ラメータ制御信号に応答して前記ディスプレイ装置の駆
動回路の作動パラメータを調整する手段をさらに含むこ
とを特徴とする請求項２または６に記載のディスプレイ
システム。7. The apparatus further comprises means for adjusting an operating parameter of a drive circuit of the display device in response to a parameter control signal communicated from the adapter logic to the device logic along the serial data link. The display system according to claim 2 or 6.
ィジタルサンプルを取得し、かつ前記シリアルデータリ
ンクに沿って前記アダプタロジックから前記装置ロジッ
クへ通信されたデータリクエスト信号に応答して前記装
置ロジックから前記アダプタロジックへ前記シリアルデ
ータリンクに沿って前記ディジタルサンプルを通信する
手段をさらに含むことを特徴とする請求項７に記載のデ
ィスプレイシステム装置。8. A digital sample of a signal is obtained at a node of said drive circuit and said device logic is responsive to a data request signal communicated from said adapter logic to said device logic along said serial data link. The display system device of claim 7, further comprising means for communicating the digital samples along the serial data link to adapter logic.
ドがディスプレイ装置用のディジタルに符号化されたデ
ータ信号タイミイグパラメータを含むことを特徴とする
請求項１ないし８のいずれか１項に記載のディスプレイ
システム。9. The control code stored in the permanent storage device according to claim 1, wherein the control code comprises a digitally encoded data signal timing parameter for a display device. Display system.
載のディスプレイシステムを含むコンピュータシステ
ム。10. A computer system including the display system according to claim 1.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB90305158:9 | 1990-05-14 | ||
| EP19900305158 EP0456923B1 (en) | 1990-05-14 | 1990-05-14 | Display system |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8212277A Division JP2815339B2 (en) | 1990-05-14 | 1996-08-12 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302068A true JPH07302068A (en) | 1995-11-14 |
| JP2635837B2 JP2635837B2 (en) | 1997-07-30 |
Family
ID=8205420
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080246A Expired - Lifetime JP2635837B2 (en) | 1990-05-14 | 1991-04-12 | Display system |
| JP8212277A Expired - Lifetime JP2815339B2 (en) | 1990-05-14 | 1996-08-12 | Display device |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8212277A Expired - Lifetime JP2815339B2 (en) | 1990-05-14 | 1996-08-12 | Display device |
Country Status (4)
| Country | Link |
|---|---|
| EP (2) | EP0456923B1 (en) |
| JP (2) | JP2635837B2 (en) |
| DE (2) | DE69013674T2 (en) |
| ES (1) | ES2084525T3 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589734B2 (en) | 2002-02-19 | 2009-09-15 | Kabushiki Kaisha Toshiba | Data display system, data relay device, data relay method, data system, sink device, and data read method |
| US9021151B2 (en) | 2007-05-02 | 2015-04-28 | Canon Kabushiki Kaisha | Circuit and method of control of DDC data transmission for video display device |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2078818T3 (en) * | 1992-01-31 | 1995-12-16 | Siemens Nixdorf Inf Syst | ELECTRICAL FUNCTIONAL UNIT AND DISPLAY WITH SWITCHABLE CATHODIC TUBE IN STATES FOR ENERGY SAVING. |
| JP2935307B2 (en) | 1992-02-20 | 1999-08-16 | 株式会社日立製作所 | display |
| US5262759A (en) * | 1992-07-27 | 1993-11-16 | Cordata Incorporated | Removable computer display interface |
| US5475442A (en) * | 1992-09-07 | 1995-12-12 | Kabushiki Kaisha Toshiba | Television signal processor for processing any of a plurality of different types of television signals |
| SG83114A1 (en) * | 1992-09-29 | 2001-09-18 | Nanao Corp | Crt display unit and power supply control method therefor |
| DE4404104C2 (en) * | 1993-02-10 | 2003-05-15 | Hitachi Ltd | display unit |
| JP3334211B2 (en) | 1993-02-10 | 2002-10-15 | 株式会社日立製作所 | display |
| JPH06259050A (en) * | 1993-02-16 | 1994-09-16 | Internatl Business Mach Corp <Ibm> | Video monitor and video adapter,as well as method and system for generation of dynamic communication link between them |
| JPH07160213A (en) * | 1993-12-08 | 1995-06-23 | Canon Inc | Image display system |
| GB2286322A (en) * | 1994-01-29 | 1995-08-09 | Ibm | Computer display system |
| GB2291770A (en) * | 1994-07-23 | 1996-01-31 | Ibm | Display apparatus with data communication channel to control monitor settings |
| GB2294135A (en) * | 1994-10-14 | 1996-04-17 | Ibm | Apparatus for adding display data channel to existing display |
| US5880702A (en) * | 1994-10-20 | 1999-03-09 | Canon Kabushiki Kaisha | Display control apparatus and method |
| US6188378B1 (en) | 1995-06-02 | 2001-02-13 | Canon Kabushiki Kaisha | Display apparatus, display system, and display control method for display system |
| US6140985A (en) * | 1995-06-05 | 2000-10-31 | Canon Kabushiki Kaisha | Image display apparatus |
| US5742273A (en) * | 1996-02-16 | 1998-04-21 | International Business Machines Corp. | Video monitor/adapter interconnect extension architecture |
| KR100196691B1 (en) * | 1996-06-18 | 1999-06-15 | Lg Electronics Inc | Monitor communicated with PC |
| KR100239119B1 (en) | 1996-11-29 | 2000-01-15 | 구자홍 | The communication of monitor and pc |
| KR100373668B1 (en) | 1997-11-13 | 2003-02-26 | 가부시키가이샤 히타치세이사쿠쇼 | Display |
| JP3304895B2 (en) | 1998-10-08 | 2002-07-22 | 日本電気株式会社 | Method and apparatus for connecting auxiliary recording device |
| JP2000347637A (en) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | Display device, computer, and computer system |
| KR100327369B1 (en) * | 1999-07-31 | 2002-03-06 | 구자홍 | Apparatus and method for interfacing video information of computer system |
| KR100782965B1 (en) * | 2002-02-19 | 2007-12-07 | 가부시끼가이샤 도시바 | Data display system, data relay device, data relay method, data system, and sink device |
| JP4551729B2 (en) | 2004-09-30 | 2010-09-29 | 株式会社東芝 | Cooling device and electronic device having cooling device |
| JP2010107989A (en) * | 2009-11-27 | 2010-05-13 | Sharp Corp | Display system |
| JP2015079078A (en) | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | Display control device and method, semiconductor integrated circuit device, and display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290529A (en) * | 1985-06-19 | 1986-12-20 | Fujitsu Ltd | Display control device |
| JPH0227190U (en) * | 1988-03-14 | 1990-02-22 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727362A (en) * | 1984-07-16 | 1988-02-23 | International Business Machines Corporation | Digital display system |
-
1990
- 1990-05-14 EP EP19900305158 patent/EP0456923B1/en not_active Revoked
- 1990-05-14 DE DE1990613674 patent/DE69013674T2/en not_active Revoked
- 1990-05-14 ES ES94200912T patent/ES2084525T3/en not_active Expired - Lifetime
- 1990-05-14 EP EP94200912A patent/EP0618561B1/en not_active Revoked
- 1990-05-14 DE DE1990625776 patent/DE69025776T2/en not_active Revoked
-
1991
- 1991-04-12 JP JP3080246A patent/JP2635837B2/en not_active Expired - Lifetime
-
1996
- 1996-08-12 JP JP8212277A patent/JP2815339B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61290529A (en) * | 1985-06-19 | 1986-12-20 | Fujitsu Ltd | Display control device |
| JPH0227190U (en) * | 1988-03-14 | 1990-02-22 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589734B2 (en) | 2002-02-19 | 2009-09-15 | Kabushiki Kaisha Toshiba | Data display system, data relay device, data relay method, data system, sink device, and data read method |
| US7667706B2 (en) | 2002-02-19 | 2010-02-23 | Kabushiki Kaisha Toshiba | Data display system, data relay device, data relay method, data system, sink device, and data read method |
| US7825932B2 (en) | 2002-02-19 | 2010-11-02 | Kabushiki Kaisha Toshiba | Data display system, data relay device, data relay method, data system, sink device, and data read method |
| US7825931B2 (en) | 2002-02-19 | 2010-11-02 | Kabushiki Kaisha Toshiba | Data display system, data relay device, data relay method, data system, sink device, and data read method |
| US9021151B2 (en) | 2007-05-02 | 2015-04-28 | Canon Kabushiki Kaisha | Circuit and method of control of DDC data transmission for video display device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0618561B1 (en) | 1996-03-06 |
| DE69013674T2 (en) | 1995-05-04 |
| EP0618561A2 (en) | 1994-10-05 |
| DE69013674D1 (en) | 1994-12-01 |
| JPH09128182A (en) | 1997-05-16 |
| JP2635837B2 (en) | 1997-07-30 |
| DE69025776T2 (en) | 1996-09-26 |
| DE69025776D1 (en) | 1996-04-11 |
| JP2815339B2 (en) | 1998-10-27 |
| ES2084525T3 (en) | 1996-05-01 |
| EP0456923B1 (en) | 1994-10-26 |
| EP0456923A1 (en) | 1991-11-21 |
| EP0618561A3 (en) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2815339B2 (en) | Display device | |
| US5276458A (en) | Display system | |
| US10043491B2 (en) | Semiconductor device and data processing system selectively operating as one of a big endian or little endian system | |
| US4779190A (en) | Communication bus interface | |
| JPH01140863A (en) | Method and apparatus for superposing displayable information | |
| US4525804A (en) | Interface apparatus for host computer and graphics terminal | |
| EP0395916A2 (en) | Separate font and attribute display system | |
| US6807629B1 (en) | Apparatus and method for accessing POST 80h codes via a computer port | |
| WO1988004808A1 (en) | Data transfer circuit | |
| JPS6329289B2 (en) | ||
| US4004279A (en) | Method and apparatus for controlling data transfer between input and output devices and a direct digital controller | |
| JPH0522365A (en) | Communication processor | |
| CN109819191B (en) | MIPI C-PHY signal generator and signal generating method thereof | |
| JP2004334551A (en) | Serial communication system and local terminal for serial communication | |
| KR940002469B1 (en) | Programmable matrix system | |
| JPH06103446B2 (en) | Programmable controller | |
| JPH09128957A (en) | Interface circuit for memory access method for memory access | |
| JPH071770A (en) | Printer | |
| JPH0936930A (en) | Communication control circuit | |
| JPH02245823A (en) | Signal transmitting system | |
| KR20010045059A (en) | Camera control unit in a moving picture terminal | |
| JPH03135142A (en) | Input and output interface setting system for measuring equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |