JPH0730120A - 薄膜トランジスタおよびそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタおよびそれを用いた液晶表示装置Info
- Publication number
- JPH0730120A JPH0730120A JP17044193A JP17044193A JPH0730120A JP H0730120 A JPH0730120 A JP H0730120A JP 17044193 A JP17044193 A JP 17044193A JP 17044193 A JP17044193 A JP 17044193A JP H0730120 A JPH0730120 A JP H0730120A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- film transistor
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
く、光を効率良く遮光でき、光電流の発生を防止するこ
とができる。 【構成】この発明は、絶縁基板1上に、チャネル部11
a、ソース領域11b、ドレイン領域11cからなる半
導体薄膜11を形成し、ソース領域11b上の一部に接
触した状態で、端部がソース領域11bの端部から少数
キャリア拡散長分、チャネル部11a上に延長して遮光
するソース電極16を形成し、ドレイン領域11c上の
一部に接触した状態で、端部がドレイン領域11cの端
部から少数キャリア拡散長分、チャネル部11a上に延
長して遮光するドレイン電極17を形成するようにした
ものである。
Description
イに使用されるアクティブマトリクス型の液晶表示装置
に用いられる薄膜トランジスタおよびそれを用いた液晶
表示装置に関する。
形成する研究が活発に行われている。この技術は、安価
な絶縁基板を用いて、薄型ディスプレイを実現するアク
ティブマトリクス型液晶表示装置、あるいは通常の半導
体集積回路上にトランジスタなどの能動素子を形成する
三次元集積回路、あるいは安価で高性能なイメージセン
サ、あるいは高密度のメモリなど、数多くの応用が期待
されるものである。
題となると考えられる薄膜トランジスタが各表示画素ご
とに設けられてなるアクティブマトリクス型液晶表示装
置を例にとって説明する。
示装置は、上側の対向基板と、下側の薄膜トランジスタ
基板と、その間に封入された液晶とから構成されてい
る。上記薄膜トランジスタ基板上にマトリクス状に配置
された液晶駆動素子を外部選択回路により選択し、上記
液晶駆動素子に接続された液晶駆動電極に電圧を印加す
ることにより、任意の文字、図形、あるいは画像の表示
を行うものである。
の一般的な回路図を図2、図3に示す。図2は、薄膜ト
ランジスタ基板(石英等の絶縁性透明基板;絶縁基板)
1上の液晶駆動素子2、…のマトリクス状配置図であ
る。薄膜トランジスタ基板1上には、表示領域1aが設
けられている。この表示領域1a内に、液晶駆動素子
2、…がマトリクス状に配置されている。液晶駆動素子
2、…には、データ信号ライン3、…とタイミング信号
ライン4、…が接続されている。
に示すように、データ信号ライン3からのデータ信号と
タイミング信号ライン4からのタイミング信号とに応じ
てオン−オフするスイッチング素子としての多結晶の薄
膜トランジスタ5、薄膜トランジスタ5のオンに応じた
データ信号の保持用の補助容量として用いられるコンデ
ンサ6、薄膜トランジスタ5のオンに応じて作動する液
晶画素(画素電極)(自己容量を有する)7、…によっ
て構成されている。
号の保持が可能な場合、コンデンサ6は省略するように
しても良い。上記したように、薄膜トランジスタ5は、
液晶に印加する電圧のデータをスイッチングするために
用いられ、このとき薄膜トランジスタ5に要求される特
性は大きく次の2つに分割される。
たとき、ある一定時間内でコンデンサ6を充電するため
に十分な電流を流すことができること。 (2)薄膜トランジスタ5をオフ状態にしたとき、極
力、電流が流れないこと。
み特性に関するものである。液晶画素7の表示はコンデ
ンサ6の電位により決定されるため、一つの薄膜トラン
ジスタ5をオンする時間内でデータを完璧に書き込むこ
とができるように、薄膜トランジスタ5は十分大きい電
流を流すことができなくてはならない。
は、コンデンサ6の容量と、書き込み時間とから定ま
り、そのオン電流をクリアできるように薄膜トランジス
タ5を設計・製作しなくてはならない。薄膜トランジス
タ5のオン電流は、トランジスタのサイズ(チャネル長
とチャネル幅)、構造、製造プロセス、ゲート電圧、ド
レイン電圧等に大きく依存する。
ータの保持特性に関するものである。アクティブマトリ
クスの液晶パネルの場合、各液晶駆動素子2にデータを
マトリクス状に順次書き込んで行くため、薄膜トランジ
スタ5がオフ状態である時間はオン状態である時間より
はるかに長く、その間データは保持されなくてはならな
い。
さな値であるため、薄膜トランジスタ5がオフ状態でわ
ずかでも電流(以下オフリーク電流という)が流れると
ドレインの電位つまり液晶画素7に印加されている電圧
が急激にソースの電圧に近づき、書き込まれたデータが
保持されなくなってしまう。したがって、オフ電流はで
きる限り小さくしなくてはならない。
ランジスタ5のオフリーク電流を低減させることは重要
な意義を有する。そのためにこれまで、オフリーク電流
を低減するために特開昭63−204769号公報(L
DD構造)、特開昭58−180063号公報(ゲート
を共通にした複数トランジスタの直列接続)、などが提
案されている。
射するとキャリアが励起され、電流が流れることが分か
っている(以下、光電流という)。この光電流はオン状
態では電流量を増やす方向であり、またオン電流自体が
もともと大きいため光電流が発生しても無視できるが、
オフ状態では(2)の理由により無視できない。さらに
この光電流は光強度に比例し、光強度が大きいほど増加
する。
を利用しているため、現在では薄膜トランジスタ5に直
接光があたらないように薄膜トランジスタ基板に対向す
るガラス基板に遮光層をマトリクス状に形成し(以下、
ブラックマトリクスという)、このガラス基板側から光
を照射している。
トランジスタ5と対向するガラス基板上に有るため、薄
膜トランジスタ基板と張り合わせるときのズレ及び光の
回折等を考え、遮光面積が広くなるように設計するた
め、光の利用率が著しく下がる。このことは一つの画素
面積が小さくなるほど大きく効き、高精細な液晶表示装
置の製品化を妨げる一つの要因となっている。
膜トランジスタ5上に形成する開発が盛んに行われるよ
うになった。ところが、遮光層を薄膜トランジスタ5上
に形成するためには、層構造を増やさなければならず、
技術的にもコスト的にも負担が増大し、実用に至っては
いない。
ちらか一方を延長し、遮光層とするものも提案されてい
る(特開昭59−21064号公報)。したがって、光
を効率良く遮光できるものが望まれている。
ランジスタでは、光を効率良く遮光できるものが望まれ
ている。そのため、この発明では、新たに遮光膜層を設
けることなく、光を効率良く遮光でき、光電流の発生を
防止することができる薄膜トランジスタおよびそれを用
いた液晶表示装置を提供することを目的とする。
スタは、絶縁基板上に形成されるものにおいて、上記絶
縁基板上に形成され、チャネル領域、ソース領域、ドレ
イン領域からなる半導体薄膜、この半導体薄膜のチャネ
ル領域上に形成されるゲート電極膜、上記半導体薄膜の
ソース領域上の一部に接触した状態で形成され、端部が
ソース領域の端部から少数キャリア拡散長分、チャネル
領域上に延長して遮光するソース電極膜、上記半導体薄
膜のドレイン領域上の一部に接触した状態で形成され、
端部がドレイン領域の端部から少数キャリア拡散長分、
チャネル領域上に延長して遮光するドレイン電極膜、お
よび少なくとも上記ゲート電極膜上に形成され、上記ゲ
ート電極膜と上記ソース電極膜、上記ゲート電極膜とド
レイン電極膜とを絶縁するゲート絶縁膜から構成されて
いる。
に配置される複数本の信号線及び走査線、これらの信号
線及び走査線の各交点部分に配置され、絶縁基板上に形
成され、チャネル領域、ソース領域、ドレイン領域から
なる半導体薄膜と、この半導体薄膜のチャネル領域上に
形成されるゲート電極膜と、上記半導体薄膜のソース領
域上の一部に接触した状態で形成され、端部がソース領
域の端部から少数キャリア拡散長分、チャネル領域上に
延長して遮光するソース電極膜と、上記半導体薄膜のド
レイン領域上の一部に接触した状態で形成され、端部が
ドレイン領域の端部から少数キャリア拡散長分、チャネ
ル領域上に延長して遮光するドレイン電極膜と、少なく
とも上記ゲート電極膜上に形成され、上記ゲート電極膜
と上記ソース電極膜、上記ゲート電極膜とドレイン電極
膜とを絶縁するゲート絶縁膜とからなる薄膜トランジス
タ、およびこの薄膜トランジスタにより作動される液晶
から構成されている。
ース領域、ドレイン領域からなる半導体薄膜を形成し、
この半導体薄膜のチャネル領域上にゲート電極膜を形成
し、上記半導体薄膜のソース領域上の一部に接触した状
態で、端部がソース領域の端部から少数キャリア拡散長
分、チャネル領域上に延長して遮光するソース電極膜を
形成し、上記半導体薄膜のドレイン領域上の一部に接触
した状態で、端部がドレイン領域の端部から少数キャリ
ア拡散長分、チャネル領域上に延長して遮光するドレイ
ン電極膜を形成し、上記ゲート電極膜と上記ソース電極
膜とを絶縁するとともに、上記ゲート電極膜とドレイン
電極膜とを絶縁するゲート絶縁膜を少なくとも上記ゲー
ト電極膜上に形成するようにしたものである。このよう
な構成により半導体層への光照射が効率良く抑えられ、
これにより光電流の発生を防止できる。
照しながら説明する。なお、液晶表示装置の薄膜トラン
ジスタ基板上の回路構成は、上述した図2、図3と同じ
であるため、詳細な説明は省略する。
示すように、活性層(半導体薄膜)11、シリコン酸化
膜12、ゲート電極13、層間絶縁膜14、15、ソー
ス電極16、ドレイン電極17、および保護膜18によ
って構成されている。
て上記薄膜トランジスタ基板1上に形成された200nm
の膜厚の多結晶シリコンからなっている。そして、活性
層11はチャネル部(チャネル領域)11aと不純物が
添加されて成るソース領域(n+ −p−Si)11b及
びドレイン領域(n+ −p−Si)11cから構成され
ている。
ゲート絶縁膜としてのシリコン酸化膜12を介してN+
多結晶シリコンから成るゲート電極(ゲート電極膜)1
3が形成されている。このゲート電極13は、タイミン
グ信号ライン4と接続されている。
ソース領域11b、ドレイン領域11cをも覆うように
して酸化シリコンからなる層間絶縁膜14が形成されて
いる。
ュウムからなるソース電極(ソース電極膜)16、ドレ
イン電極(ドレイン電極膜)17が形成されている。ソ
ース電極16、ドレイン電極17は、それぞれ層間絶縁
膜14に設けられているコンタクトホール14a、14
bを介して活性層11のソース領域11b、ドレイン領
域11cと導通するように設置されている。
間絶縁膜15が形成されている。この層間絶縁膜15の
上部には、ITO(インジウム、すず)からなる画素電
極19が形成されている。画素電極19は層間絶縁膜1
5のコンタクトホール15aを介してドレイン電極17
と導通するように設置されている。
続され、ドレイン電極17はデータ保持用のコンデンサ
6の電極6aと接続されている。コンデンサ6は、図4
に示すように、電極6a、6bにより構成されている。
の上部に窒化シリコンからなる保護膜18が形成されて
いる。ソース電極16及びドレイン電極17は、それぞ
れ、図1、図4に示すように、チャネル部11aの上部
に2μm分内側まで(それぞれソース領域11bの端
部、ドレイン領域11cの端部より少数キャリア拡散長
だけ離れた領域まで)延長され、活性層11のチャネル
部11aの一部を遮光している。
ン電極17の端部とを、それぞれ少数キャリア拡散長だ
け離れた領域まで(2μm分)延長している理由につい
て説明する。
ート電圧VGSとして、負バイアスを印加したオフ状態で
は、チャネル部11aの表面に誘起されるP型層とソー
ス領域11b、ドレイン領域11cのN型層とでそれぞ
れのPN接合が形成され、ソース・ゲート間は順バイア
ス、ゲート・ドレイン間は逆バイアスが印加されてい
る。
11c近傍のPN接合を流れる電流に支配されている。
薄膜トランジスタ5の基体である活性層11の内部には
多くのトラップが存在してPN接合が不完全であるため
に、接合リーク電流が流れる。
した場合、光が照射された活性層11の全ての部分でキ
ャリアが発生し、拡散する。しかし、薄膜トランジスタ
5がオフの場合、ドレイン領域11c近傍のPN接合ま
で到達しないキャリアはオフリーク電流とはならずに消
滅してしまう。
端部より少数キャリア拡散長Lだけ離れた領域までのみ
を遮光すれば、薄膜トランジスタ5のオフ領域での光電
流の発生を抑えることができる。図5は図1の断面図か
ら層間絶縁膜15と画素電極19とを除き、ソース電極
16の端部とドレイン電極17の端部とを延長せずに、
保護膜18上に遮光層21が形成されるようになってい
る。
る。図5に示した断面構造の薄膜トランジスタ5におい
て、図中に示した遮光層21が遮光する部分のドレイン
領域11cの端部からの距離Lを横軸に、薄膜トランジ
スタ5の上面から30万lxの照度の光を照射した場合
の光電流を縦軸にとったグラフである。
を含み、ドレイン領域11cの端部より約2μm離れた
チャネル領域までを遮光すれば光電流の発生を抑えるこ
とができる。
ジスタ5の活性層11のキャリア移動度をホール測定に
て測定した値150cm2/v ・sec と、予想されるキャリ
アのライフタイム10nsecから計算されるキャリアの拡
散長にほぼ等しい。
光電流は光により発生した少数キャリアが拡散でドレイ
ン領域11cの端部のPN接合まで到達して流れている
ものであるということを示している。
ドレイン領域11cの端部のPN接合まで到達しなけれ
ば光電流は発生しないので、チャネル部11aの上部で
あってもドレイン領域11cの端部より少数キャリア拡
散長より離れていれば遮光する必要はないことがわか
る。
装置の駆動素子に用いた場合、その駆動方法によりソー
ス電極16とドレイン電極17が反転するために、上記
効果を得るためにはドレイン領域11cの端部近傍と、
ソース領域11bの端部近傍の両方を遮光する必要があ
る。
064号公報)のようにソース電極6もしくはドレイン
電極7のどちらか一方に持たせた場合、活性層11のソ
ース領域11bの端部もしくはドレイン領域11cの端
部から少数キャリア拡散長だけ離れた領域まで遮光する
必要があり、1素子当たりの面積が広くなり開口率が問
題となるアクティブマトリクス型の液晶表示装置に用い
られるスイッチング素子に向いていない。
光電流を抑えるためにソース電極16とドレイン電極1
7を利用するには双方をチャネル部11aの上部で、そ
れぞれソース領域11bの端部、ドレイン領域11cの
端部より少数キャリア拡散長だけ離れた領域まで延長
し、遮光しなくてはならないことがわかる。
晶表示装置に注目して説明してきたが、この発明の主旨
が光電流を減少させるという薄膜トランジスタ5の本質
的な特性向上に関するものであるため、薄膜トランジス
タ5の光電流が問題となる他の場合にも全く同様に適用
することができる。
ソース、ドレイン電流(IDS)を取り、ソース・ドレイ
ン電圧に2Vを印加した場合の、薄膜トランジスタ5の
VG−IDS特性を示すものである。
トランジスタ5に30万lxの白色光を入射した場合の
特性を示し、図中曲線(B)は遮光層がない薄膜トラン
ジスタ5の30万lxの白色光を入射した場合の特性を
示し、図中曲線(C)はこの実施例における薄膜トラン
ジスタ5に光を入射しない場合の特性を示すものであ
る。
膜トランジスタ5では30万lxの白色光を入射しても
オフ領域でのドレイン電流IDSはほとんど変化しないこ
とがわかる。
のみを遮光しているため層構造を増やすこと無しに光電
流の発生しないアクティブマトリクス型の液晶表示装置
に用いられるスイッチング用の薄膜トランジスタを提供
できる。
ば、新たに遮光膜層を設けることなく、光を効率良く遮
光でき、光電流の発生を防止することができる薄膜トラ
ンジスタおよびそれを用いた液晶表示装置を提供でき
る。
の構成を示す断面図。
装置の構成を示す斜視図。
スタの断面図。
ラフの特性を示す図。
イン電流の特性を示す図。
Claims (2)
- 【請求項1】 絶縁基板上に形成される薄膜トランジス
タにおいて、 上記絶縁基板上に形成され、チャネル領域、ソース領
域、ドレイン領域からなる半導体薄膜と、 この半導体薄膜のチャネル領域上に形成されるゲート電
極膜と、 上記半導体薄膜のソース領域上の一部に接触した状態で
形成され、端部がソース領域の端部から少数キャリア拡
散長分、チャネル領域上に延長して遮光するソース電極
膜と、 上記半導体薄膜のドレイン領域上の一部に接触した状態
で形成され、端部がドレイン領域の端部から少数キャリ
ア拡散長分、チャネル領域上に延長して遮光するドレイ
ン電極膜と、 少なくとも上記ゲート電極膜上に形成され、上記ゲート
電極膜と上記ソース電極膜、上記ゲート電極膜とドレイ
ン電極膜とを絶縁するゲート絶縁膜と、 を具備したことを特徴とする薄膜トランジスタ。 - 【請求項2】 マトリクス状に配置される複数本の信号
線及び走査線と、 これらの信号線及び走査線の各交点部分に配置され、絶
縁基板上に形成され、チャネル領域、ソース領域、ドレ
イン領域からなる半導体薄膜と、この半導体薄膜のチャ
ネル領域上に形成されるゲート電極膜と、上記半導体薄
膜のソース領域上の一部に接触した状態で形成され、端
部がソース領域の端部から少数キャリア拡散長分、チャ
ネル領域上に延長して遮光するソース電極膜と、上記半
導体薄膜のドレイン領域上の一部に接触した状態で形成
され、端部がドレイン領域の端部から少数キャリア拡散
長分、チャネル領域上に延長して遮光するドレイン電極
膜と、少なくとも上記ゲート電極膜上に形成され、上記
ゲート電極膜と上記ソース電極膜、上記ゲート電極膜と
ドレイン電極膜とを絶縁するゲート絶縁膜とからなる薄
膜トランジスタと、 この薄膜トランジスタにより作動される液晶と、 を具備したことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17044193A JP3305814B2 (ja) | 1993-07-09 | 1993-07-09 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17044193A JP3305814B2 (ja) | 1993-07-09 | 1993-07-09 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0730120A true JPH0730120A (ja) | 1995-01-31 |
JP3305814B2 JP3305814B2 (ja) | 2002-07-24 |
Family
ID=15904983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17044193A Expired - Fee Related JP3305814B2 (ja) | 1993-07-09 | 1993-07-09 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3305814B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007201073A (ja) * | 2006-01-25 | 2007-08-09 | Epson Imaging Devices Corp | 半導体装置 |
JP2008070521A (ja) * | 2006-09-13 | 2008-03-27 | Sony Corp | 表示装置 |
JP2012181530A (ja) * | 1999-02-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
CN115061318A (zh) * | 2022-06-30 | 2022-09-16 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
-
1993
- 1993-07-09 JP JP17044193A patent/JP3305814B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012181530A (ja) * | 1999-02-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2012190022A (ja) * | 1999-02-23 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
JP2018200467A (ja) * | 1999-02-23 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2007201073A (ja) * | 2006-01-25 | 2007-08-09 | Epson Imaging Devices Corp | 半導体装置 |
JP2008070521A (ja) * | 2006-09-13 | 2008-03-27 | Sony Corp | 表示装置 |
CN115061318A (zh) * | 2022-06-30 | 2022-09-16 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
CN115061318B (zh) * | 2022-06-30 | 2023-12-22 | 厦门天马微电子有限公司 | 一种显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3305814B2 (ja) | 2002-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5650637A (en) | Active matrix assembly | |
US5365079A (en) | Thin film transistor and display device including same | |
JP5174988B2 (ja) | 回路基板および表示装置 | |
US6812489B2 (en) | Liquid crystal display | |
US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
JP4255527B2 (ja) | 半導体装置 | |
US7462863B2 (en) | Thin film phototransistor, active matrix substrate using the phototransistor, and image scanning device using the substrate | |
JP2008153427A (ja) | 高感度光センサ素子及びそれを用いた光センサ装置 | |
US11264507B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and electronic device | |
JPH0534836B2 (ja) | ||
JP3348734B2 (ja) | 保護回路 | |
JP5004892B2 (ja) | 半導体装置 | |
JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
KR20110057042A (ko) | 액정 표시 장치 | |
JP2850072B2 (ja) | 半導体装置 | |
JP2003043523A (ja) | 薄膜トランジスタパネル | |
JPH03153046A (ja) | 半導体装置 | |
JPH10111519A (ja) | アクティブマトリックス型液晶表示装置 | |
JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
JPH0786607A (ja) | 薄膜トランジスタ | |
JP2564995B2 (ja) | 液晶表示装置 | |
KR101001430B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US5289029A (en) | Semiconductor integrated circuit device having wells biased with different voltage levels | |
GB2122419A (en) | A thin film transistor and an active matrix liquid crystal display device | |
JP2002134753A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |