JPH07288470A - 時間間隔可変パルス発振器 - Google Patents
時間間隔可変パルス発振器Info
- Publication number
- JPH07288470A JPH07288470A JP6111656A JP11165694A JPH07288470A JP H07288470 A JPH07288470 A JP H07288470A JP 6111656 A JP6111656 A JP 6111656A JP 11165694 A JP11165694 A JP 11165694A JP H07288470 A JPH07288470 A JP H07288470A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- value
- pulse
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 通信機器などにおける位相ロックループ回
路，自動周波数制御回路などの制御ループに用いる可変
周波数発振器として特に，周波数可変範囲が広く，温度
的に安定で，また，ジッタのない可変周波数発振器を提
供することを目的とする． 【構成】 本発明の回路は，クロック発振器，カウン
タ，標本化・量子化回路，加算回路，メモリ，補正回路
などからなり，入力制御電圧の標本値に正確に対応する
時間間隔で出力パルスを発生する構成になっている．
路，自動周波数制御回路などの制御ループに用いる可変
周波数発振器として特に，周波数可変範囲が広く，温度
的に安定で，また，ジッタのない可変周波数発振器を提
供することを目的とする． 【構成】 本発明の回路は，クロック発振器，カウン
タ，標本化・量子化回路，加算回路，メモリ，補正回路
などからなり，入力制御電圧の標本値に正確に対応する
時間間隔で出力パルスを発生する構成になっている．
Description
【０００１】
【産業上の利用分野】本発明は，通信機器などにおける
ＰＬＬ（位相ロックループ回路），ＡＦＣ（自動周波数
制御回路）などの制御ループに用いるＶＣＯ（可変周波
数発振器），特に，周波数可変範囲が広く，温度的に安
定で，また，ジッタのないＶＣＯに関する．
ＰＬＬ（位相ロックループ回路），ＡＦＣ（自動周波数
制御回路）などの制御ループに用いるＶＣＯ（可変周波
数発振器），特に，周波数可変範囲が広く，温度的に安
定で，また，ジッタのないＶＣＯに関する．
【０００２】
【従来の技術】ＰＬＬ，ＡＦＣなどの制御ループに用い
るＶＣＯとしてはバリキャップを付加した正弦波発振器
あるいは固定発振器と可変分周器の組み合わせが用いら
れている．
るＶＣＯとしてはバリキャップを付加した正弦波発振器
あるいは固定発振器と可変分周器の組み合わせが用いら
れている．
【０００３】バリキャップを付加した正弦波発振器は，
周波数変化範囲が狭い上に，バリキャップは環境温度に
より静電容量が変化するため発振周波数が不安定になり
やすいという欠点を持っている．動作不安定の対策とし
ては，温度変化を補償する方法，恒温槽を用いる方法な
どがあるが，動作温度範囲が狭い，あるいは，装置が大
形で消費電力が大きい，などの欠点を有している．
周波数変化範囲が狭い上に，バリキャップは環境温度に
より静電容量が変化するため発振周波数が不安定になり
やすいという欠点を持っている．動作不安定の対策とし
ては，温度変化を補償する方法，恒温槽を用いる方法な
どがあるが，動作温度範囲が狭い，あるいは，装置が大
形で消費電力が大きい，などの欠点を有している．
【０００４】一方，固定発振器と可変分周器の組み合わ
せによる回路は，従来，ＤＰＬＬ（ディジタルＰＬＬ）
の要素として用いられている．これは周波数変化範囲が
広く，温度変化もなく，小形，低電力の電子回路により
安価に構成できるが，周波数が量子化されているため，
出力にジッタを生じるという問題点がある．
せによる回路は，従来，ＤＰＬＬ（ディジタルＰＬＬ）
の要素として用いられている．これは周波数変化範囲が
広く，温度変化もなく，小形，低電力の電子回路により
安価に構成できるが，周波数が量子化されているため，
出力にジッタを生じるという問題点がある．
【０００５】
【発明が解決しようとする課題】本発明は，このような
従来技術の欠点を根本的に改善するため，周波数変化範
囲が広く，環境温度の影響がなく，出力ジッタのない可
変周波数発振器を，通常の電子回路により構成しようと
するものである．
従来技術の欠点を根本的に改善するため，周波数変化範
囲が広く，環境温度の影響がなく，出力ジッタのない可
変周波数発振器を，通常の電子回路により構成しようと
するものである．
【０００６】
【課題を解決するための手段】本発明の回路は，クロッ
ク発振器，カウンタ，標本化・量子化回路，加算回路，
メモリ，補正回路などの電子回路のみからなり，入力制
御電圧の標本値に対応する時間間隔で出力パルスを発生
する．これによれば，周波数変化範囲が広く，温度の影
響がなく，出力ジッタも存在しない可変周波数発振器が
構成できる．
ク発振器，カウンタ，標本化・量子化回路，加算回路，
メモリ，補正回路などの電子回路のみからなり，入力制
御電圧の標本値に対応する時間間隔で出力パルスを発生
する．これによれば，周波数変化範囲が広く，温度の影
響がなく，出力ジッタも存在しない可変周波数発振器が
構成できる．
【０００７】
【作用】本発明の回路においては，出力パルスの時間位
置における入力制御電圧の標本値の量子化誤差を逐次加
算してその量子化誤差分を補正値として記憶するメモリ
を有し，そのメモリの桁上げ出力と入力制御電圧の標本
化，量子化値を加算した値だけカウンタがクロックパル
スをカウントし，カウント終了時には，出力パルスを発
生するとともに，メモリの補正値出力を用いて，出力パ
ルスに時間的遅延を加えることにより量子化誤差を補正
し，入力制御電圧の標本値に正確に対応する間隔で出力
パルスを発生する．この結果，周波数変化範囲が広く，
温度の影響がなく，出力ジッタも存在しない可変周波数
発振器が構成できる．
置における入力制御電圧の標本値の量子化誤差を逐次加
算してその量子化誤差分を補正値として記憶するメモリ
を有し，そのメモリの桁上げ出力と入力制御電圧の標本
化，量子化値を加算した値だけカウンタがクロックパル
スをカウントし，カウント終了時には，出力パルスを発
生するとともに，メモリの補正値出力を用いて，出力パ
ルスに時間的遅延を加えることにより量子化誤差を補正
し，入力制御電圧の標本値に正確に対応する間隔で出力
パルスを発生する．この結果，周波数変化範囲が広く，
温度の影響がなく，出力ジッタも存在しない可変周波数
発振器が構成できる．
【０００８】
【実施例】図１は本発明の時間間隔可変パルス発振器の
実施例の構造概略を示すブロック図である．これにより
本発明の原理を説明する。
実施例の構造概略を示すブロック図である．これにより
本発明の原理を説明する。
【０００９】同図において，クロック発振器１は一定周
期でクロックパルスＫを生じる．カウンタ２は加算回路
５の出力Ａの値により指定された数だけのカウントを行
い，終了時に出力パルスＸを発生すると共に，リセット
し次のカウントを開始する．次のカウント周期において
も同様に，加算回路５の出力Ａにより指定された数だけ
のカウントを行い，終了時に出力パルスＸを発生すると
共に，リセットし次のカウントを開始する（以下同様に
繰り返す）．
期でクロックパルスＫを生じる．カウンタ２は加算回路
５の出力Ａの値により指定された数だけのカウントを行
い，終了時に出力パルスＸを発生すると共に，リセット
し次のカウントを開始する．次のカウント周期において
も同様に，加算回路５の出力Ａにより指定された数だけ
のカウントを行い，終了時に出力パルスＸを発生すると
共に，リセットし次のカウントを開始する（以下同様に
繰り返す）．
【００１０】標本化・量子化回路３は，本回路の出力パ
ルスＹの発生時点において入力制御電圧Ｃを標本化し，
その量子化出力Ａ１と量子化誤差Ａ２を発生する．
ルスＹの発生時点において入力制御電圧Ｃを標本化し，
その量子化出力Ａ１と量子化誤差Ａ２を発生する．
【００１１】加算回路５はＡ１とＤを加算した出力Ａを
カウンタ２に供給する．
カウンタ２に供給する．
【００１２】メモリ６は量子化誤差Ａ２を前回の記憶値
に加算し，加算結果の量子化値を桁上げ出力Ｄとして出
力し，また，加算結果の量子化誤差分を補正値Ｒとして
出力するとともにＲを記憶する．
に加算し，加算結果の量子化値を桁上げ出力Ｄとして出
力し，また，加算結果の量子化誤差分を補正値Ｒとして
出力するとともにＲを記憶する．
【００１３】補正回路７はＲにより指定された値の時間
的遅延を作るものである．すなわちＸに対してＲだけ遅
れた出力パルスＹを発生する．
的遅延を作るものである．すなわちＸに対してＲだけ遅
れた出力パルスＹを発生する．
【００１４】このようにすれば出力パルスＹの間隔は，
正確に入力制御電圧Ｃの標本値に一致し，ジッタのない
可変周波数発振器動作が得られる．
正確に入力制御電圧Ｃの標本値に一致し，ジッタのない
可変周波数発振器動作が得られる．
【００１５】なおこの回路は，最初はカウンタ出力パル
スＸが存在しないので，自励では動作を開始しない．そ
こでスタート制御回路４を設け，最初だけは，その出力
パルスＳをＸの代わりに標本化・量子化回路３に供給し
て動作を開始させる．
スＸが存在しないので，自励では動作を開始しない．そ
こでスタート制御回路４を設け，最初だけは，その出力
パルスＳをＸの代わりに標本化・量子化回路３に供給し
て動作を開始させる．
【００１６】さらに図１の動作を数式により説明する．
カウンタ出力パルスＸおよび出力パルスＹのｎ番目の発
生時点をそれぞれＴＸ［ｎ］およびＴＹ［ｎ］とする．
Ｃのｎ番目の標本値をＣ［ｎ］とし，Ａ１，Ａ２，Ｄ，
ＡおよびＲのｎ番目の値をそれぞれＡ１［ｎ］，Ａ
２［ｎ］，Ｄ［ｎ］，Ａ［ｎ］およびＲ［ｎ］とする．
これらに対して数１，数２，数３，数４，数５に示す数
式が成り立つ．
カウンタ出力パルスＸおよび出力パルスＹのｎ番目の発
生時点をそれぞれＴＸ［ｎ］およびＴＹ［ｎ］とする．
Ｃのｎ番目の標本値をＣ［ｎ］とし，Ａ１，Ａ２，Ｄ，
ＡおよびＲのｎ番目の値をそれぞれＡ１［ｎ］，Ａ
２［ｎ］，Ｄ［ｎ］，Ａ［ｎ］およびＲ［ｎ］とする．
これらに対して数１，数２，数３，数４，数５に示す数
式が成り立つ．
【００１７】
【数１】
【００１８】
【数２】
【００１９】
【数３】
【００２０】
【数４】
【００２１】
【数５】
【００２２】これらの数式から次の数６に示す数式が導
かれる．したがって，出力パルスＹの間隔は入力制御電
圧Ｃの標本値に一致する．
かれる．したがって，出力パルスＹの間隔は入力制御電
圧Ｃの標本値に一致する．
【００２３】
【数６】
【００２４】図１の回路は，バリキャップを用いる可変
周波数発振器とは異なり，可変周波数範囲が広く，ま
た，温度変化の影響を受けない．さらに，従来のＤＰＬ
Ｌ用回路と異なり，量子化誤差によるジッタも発生しな
い．
周波数発振器とは異なり，可変周波数範囲が広く，ま
た，温度変化の影響を受けない．さらに，従来のＤＰＬ
Ｌ用回路と異なり，量子化誤差によるジッタも発生しな
い．
【００２５】図１の回路には以下に示すような変形が可
能である．
能である．
【００２６】まず，図１における補正回路に，鋸歯状波
による遅延回路を用いる場合には，鋸歯状波の時間幅を
クロック周期よりも大きくし，その中央部分のみを用い
て遅延したパルスを発生することが必要である．したが
って，この場合には，カウンタは，Ｘより一定時間だけ
早い出力パルスを補正回路に供給し，そこから鋸歯状波
をスタートする必要がある．たとえば鋸歯状波の時間幅
を３クロック周期分とし，その中央部分のみを用いて遅
延したパルスを発生する場合には，カウンタは，Ｘより
１クロック周期分だけ早めに出力パルスを発生し，補正
回路に供給するような構成となる．
による遅延回路を用いる場合には，鋸歯状波の時間幅を
クロック周期よりも大きくし，その中央部分のみを用い
て遅延したパルスを発生することが必要である．したが
って，この場合には，カウンタは，Ｘより一定時間だけ
早い出力パルスを補正回路に供給し，そこから鋸歯状波
をスタートする必要がある．たとえば鋸歯状波の時間幅
を３クロック周期分とし，その中央部分のみを用いて遅
延したパルスを発生する場合には，カウンタは，Ｘより
１クロック周期分だけ早めに出力パルスを発生し，補正
回路に供給するような構成となる．
【００２７】次に，図１を変形し，標本化回路における
標本化を，出力パルスＹの時点ではなくて，カウンタ出
力パルスＸの時点において行うようにした構成も可能で
あり，これによっても図１と同様な作用，効果が得られ
る．その理由は，入力制御電圧Ｃの時間的変化は通常は
緩やかであり，１クロック周期以下の時間ではほとんど
変化しないからである．
標本化を，出力パルスＹの時点ではなくて，カウンタ出
力パルスＸの時点において行うようにした構成も可能で
あり，これによっても図１と同様な作用，効果が得られ
る．その理由は，入力制御電圧Ｃの時間的変化は通常は
緩やかであり，１クロック周期以下の時間ではほとんど
変化しないからである．
【００２８】
【発明の効果】以上の説明により明らかなように，本発
明の回路は，広い周波数変化範囲を有する上に，クロッ
ク発振器として水晶制御発振器などの安定な発振器を用
いれば温度の影響を受けない可変周波数発振動作が得ら
れる．また，従来のＤＰＬＬ用回路と異なり，周波数の
量子化に起因する出力ジッタを生じることがない．さら
に，本発明に必要な回路は，すべて通常の電子回路であ
り，小形，低電力，安価な実現が可能である．
明の回路は，広い周波数変化範囲を有する上に，クロッ
ク発振器として水晶制御発振器などの安定な発振器を用
いれば温度の影響を受けない可変周波数発振動作が得ら
れる．また，従来のＤＰＬＬ用回路と異なり，周波数の
量子化に起因する出力ジッタを生じることがない．さら
に，本発明に必要な回路は，すべて通常の電子回路であ
り，小形，低電力，安価な実現が可能である．
【００２９】本発明を，通信機器などにおけるＰＬＬ，
ＡＦＣなどの制御ループの可変周波数発振器として用い
れば，安定で高性能な動作特性を小形，低電力，安価に
実現することができる．
ＡＦＣなどの制御ループの可変周波数発振器として用い
れば，安定で高性能な動作特性を小形，低電力，安価に
実現することができる．
【００３０】
【図１】本発明の時間間隔可変パルス発振器の一実施例
の構造概略を示すブロック図である．
の構造概略を示すブロック図である．
【００３１】
１…クロック発振器，２…カウンタ，３…標本化・量子
化回路，４…スタート制御回路，５…加算回路，６…メ
モリ，７…補正回路
化回路，４…スタート制御回路，５…加算回路，６…メ
モリ，７…補正回路
Claims (1)
- 【請求項１】クロック発振器と，補正回路出力パルスあ
るいはカウンタ出力パルスの発生時点において入力制御
電圧を標本化し，その量子化値と量子化誤差を出力とし
て生じる標本化・量子化回路と，標本化・量子化回路の
量子化値出力とメモリの桁上げ出力を加算して出力する
加算回路と，標本化・量子化回路の量子化誤差出力を前
回の記憶値に加算して，桁上げ出力と新しい補正値を出
力するとともに，新しい補正値を記憶するメモリと，加
算回路出力により指定された数だけクロック発振器出力
パルスをカウントし，カウント終了時あるいはその一定
時間手前において出力パルスを発生すると共に，カウン
ト終了時にリセットして次のカウントを開始するカウン
タと，カウンタのカウント終了時点から，補正値により
指定された値だけ遅延した時点に，出力パルスを発生す
る補正回路と，スタート制御回路と，を有し，入力制御
電圧の標本値に対応する間隔で出力パルスを発生するこ
とを特徴とする時間間隔可変パルス発振器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6111656A JPH07288470A (ja) | 1994-04-14 | 1994-04-14 | 時間間隔可変パルス発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6111656A JPH07288470A (ja) | 1994-04-14 | 1994-04-14 | 時間間隔可変パルス発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288470A true JPH07288470A (ja) | 1995-10-31 |
Family
ID=14566862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6111656A Pending JPH07288470A (ja) | 1994-04-14 | 1994-04-14 | 時間間隔可変パルス発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07288470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011226975A (ja) * | 2010-04-22 | 2011-11-10 | Mitsubishi Electric Corp | 半導体装置および制御回路 |
-
1994
- 1994-04-14 JP JP6111656A patent/JPH07288470A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011226975A (ja) * | 2010-04-22 | 2011-11-10 | Mitsubishi Electric Corp | 半導体装置および制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
| KR970007472B1 (ko) | 주파수 신서사이저 | |
| US6380811B1 (en) | Signal generator, and method | |
| JPS5931897B2 (ja) | 周波数合成装置 | |
| JP2010226751A (ja) | 分数分割電荷補償手段を有する周波数シンセサイザ | |
| EP3817228A1 (en) | A time measurement circuit, related system comprising a pwm signal generator circuit and a time measurement circuit, and corresponding integrated circuit | |
| US4849714A (en) | Signal generating apparatus | |
| CN110324038A (zh) | 使用锁相环来快速建立斜坡生成 | |
| JP2012060585A (ja) | 局部発振器 | |
| US20050237090A1 (en) | Frequency synthesizer and method | |
| JPH0761011B2 (ja) | 分周回路装置 | |
| US20090278614A1 (en) | Phase synchronizing circuit | |
| JP2616701B2 (ja) | クロック従属同期装置の高速引込み制御回路 | |
| US7724860B2 (en) | Auto-adaptive digital phase-locked loop for large frequency multiplication factors | |
| JP2004032586A (ja) | 逓倍ｐｌｌ回路 | |
| JPH07288470A (ja) | 時間間隔可変パルス発振器 | |
| US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
| JPH047134B2 (ja) | ||
| US20210075431A1 (en) | Frequency locked loop, electronic device, and frequency generation method | |
| CN104158541A (zh) | 一种可调整环路带宽的数字锁相环及其调整方法 | |
| JP3144501B2 (ja) | 周波数シンセサイザ | |
| JPH06112785A (ja) | ジッタ発生装置 | |
| AU750763B2 (en) | Frequency synthesiser | |
| US20230094645A1 (en) | Linear prediction to suppress spurs in a digital phase-locked loop | |
| JP2910098B2 (ja) | Ｐｌｌ回路 |