JPH0728535B2 - 自励式電力変換器の制御装置 - Google Patents
自励式電力変換器の制御装置Info
- Publication number
- JPH0728535B2 JPH0728535B2 JP1238909A JP23890989A JPH0728535B2 JP H0728535 B2 JPH0728535 B2 JP H0728535B2 JP 1238909 A JP1238909 A JP 1238909A JP 23890989 A JP23890989 A JP 23890989A JP H0728535 B2 JPH0728535 B2 JP H0728535B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- circuit
- power
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、直流電源と他の異なる交流電源を接続する
交流連係システムにおいて用いられる自励式電力変換器
の制御御装置に関する。
交流連係システムにおいて用いられる自励式電力変換器
の制御御装置に関する。
第４図は例えば特開昭62−77833号公報に示された従来
の自励式電力変換装置に、無効電力制御系を付加したも
回路を示したものである。図において、１は３相の交流
電源、２は交流電源１の電圧VS検出する第１の電圧検出
器、３は交流電源１へ向って流出する電流IS検出する検
出器、４は交流電源１と自励式電力変換器８を連係する
開閉装置である。この電力変換器８はスイッチング素子
をブリッジ接続してなる３相電力変換器である。６は変
圧器、７はリアクトル、９は直流電源である。５は変圧
器６の開閉装置４側（入力側）の電圧VTを検出する第２
の電圧検出器である。10は第１の３相/2相変換回路であ
って、第１の電圧検出器２の出力電圧VS′と第１の電流
検出器３の出力電流IS′から有効電力PSと無効電力QSを
検出する。11は第１の整流回路であって、電圧検出器２
の出力VS′を直流電圧VS″に変換する。12は第２の整流
回路であって、第２の電圧検出器５の出力電圧VT′を直
流電圧VT″に変換する。13は電圧制御回路（VC）であっ
て、整流回路11の出力電圧VS″と第２の整流回路12の出
力電圧VT″との偏差を増幅する。
の自励式電力変換装置に、無効電力制御系を付加したも
回路を示したものである。図において、１は３相の交流
電源、２は交流電源１の電圧VS検出する第１の電圧検出
器、３は交流電源１へ向って流出する電流IS検出する検
出器、４は交流電源１と自励式電力変換器８を連係する
開閉装置である。この電力変換器８はスイッチング素子
をブリッジ接続してなる３相電力変換器である。６は変
圧器、７はリアクトル、９は直流電源である。５は変圧
器６の開閉装置４側（入力側）の電圧VTを検出する第２
の電圧検出器である。10は第１の３相/2相変換回路であ
って、第１の電圧検出器２の出力電圧VS′と第１の電流
検出器３の出力電流IS′から有効電力PSと無効電力QSを
検出する。11は第１の整流回路であって、電圧検出器２
の出力VS′を直流電圧VS″に変換する。12は第２の整流
回路であって、第２の電圧検出器５の出力電圧VT′を直
流電圧VT″に変換する。13は電圧制御回路（VC）であっ
て、整流回路11の出力電圧VS″と第２の整流回路12の出
力電圧VT″との偏差を増幅する。
14は位相検出回路（PLL）であって、第１の電圧検出器
２の出力電圧VS′の位相に同期した位相θＸ（信号）を
送出する。16は無効電力制御回路（QC）であって、無効
電力基準QREFと第１の３相/2相変換回路10が検出する無
効電力QSとの偏差を増幅する。17は有効電力制御回路
（PC）であって、有効電力基準PREFと第１の３相/2相変
換回路10が検出する有効電力PSとの偏差を増幅する。18
は加算回路であって、電圧制御回路13の出力と無効電力
制御回路16の出力を入力して両者のの加算値VXを送出す
る。15はパルス巾変調回路（PWM回路）であって、上記
加算値VXと位相検出回路14の出力θＸを受けて、電力変
換器８の出力電圧と位相を制御する。
２の出力電圧VS′の位相に同期した位相θＸ（信号）を
送出する。16は無効電力制御回路（QC）であって、無効
電力基準QREFと第１の３相/2相変換回路10が検出する無
効電力QSとの偏差を増幅する。17は有効電力制御回路
（PC）であって、有効電力基準PREFと第１の３相/2相変
換回路10が検出する有効電力PSとの偏差を増幅する。18
は加算回路であって、電圧制御回路13の出力と無効電力
制御回路16の出力を入力して両者のの加算値VXを送出す
る。15はパルス巾変調回路（PWM回路）であって、上記
加算値VXと位相検出回路14の出力θＸを受けて、電力変
換器８の出力電圧と位相を制御する。
19は同期検出装置であって、電圧検出器２、５のそれぞ
れの出力電圧VS′とVT′と開閉装置４の状態信号4Xから
開閉装置４のオン指令4ON、電圧制御回路13のオン指令V
C0N、有効電力制御回路17と無効電力制御回路16のオン
指令PQONを出力する。
れの出力電圧VS′とVT′と開閉装置４の状態信号4Xから
開閉装置４のオン指令4ON、電圧制御回路13のオン指令V
C0N、有効電力制御回路17と無効電力制御回路16のオン
指令PQONを出力する。
次に、同期検出装置19の動作を第５図の波形タイムチャ
ートを参照して説明する。
ートを参照して説明する。
時刻t0において電力変換器８を起動する場合、同期検出
装置19のオン指令VCONにより電圧制御回路13が活きとな
り、電力変換器８は、その出力電圧VTすなわち変圧器６
の系統側電圧を検出する電圧検出器５の出力VT′が交流
電源１の電圧を検出する電圧検出器２の出力VS′に等し
くなるようにスイッチング制御される。一方、電力変換
器８の出力電圧の位相θＩは位相検出回路14が検出する
位相θＸ≒θＳ（交流電源１の電圧位相）になるように
制御される。
装置19のオン指令VCONにより電圧制御回路13が活きとな
り、電力変換器８は、その出力電圧VTすなわち変圧器６
の系統側電圧を検出する電圧検出器５の出力VT′が交流
電源１の電圧を検出する電圧検出器２の出力VS′に等し
くなるようにスイッチング制御される。一方、電力変換
器８の出力電圧の位相θＩは位相検出回路14が検出する
位相θＸ≒θＳ（交流電源１の電圧位相）になるように
制御される。
時刻t1において交流電源１の電圧VSと変圧器６の系統側
電圧VTの基本波成分の大きさが等しくなると、同期検出
装置19は、開閉装置４を閉路するためのオン指令4ONを
送出し、開閉装置４は若干遅れた時刻t2で閉路する。こ
の時、電力変換器８の出力電圧の高調波成分は変圧器６
の漏洩インダクタンスとリアクトル７に印加されるた
め、変圧器６の系統側電圧VTは高調波成分が低減し、交
流電源１の電圧VSと同じ波形となる。開閉装置４が閉路
すると、開閉装置４の状態信号4xにより、時刻t3で、電
圧制御回路13はオン指令VCONによりオフされ、その代わ
りに、有効電力制御回路17と無効電力制御回路16がオン
指令PQONにより動作を開始する。有効電力制御回路17の
出力信号は位相検出回路14に入力され、位相検出回路14
はθＸ＝θＳ＋Δθを出力し、電力変換器８はその出力
位相θＩが交流電源１の電圧位相θＳに対してΔθだけ
ずれるように制御され、有効電力PSが有効電力基準PREF
に追随するようになる。一方、無効電力制御回路16の出
力は電圧レベル信号VXとしてPWM回路15に入力され、こ
の電圧レベル信号VXの大きさを可変制御することによ
り、電力変換装置８の出力電圧VIの大きさが制御される
結果、無効電力QSは無効電力基準QREFに追随する。
電圧VTの基本波成分の大きさが等しくなると、同期検出
装置19は、開閉装置４を閉路するためのオン指令4ONを
送出し、開閉装置４は若干遅れた時刻t2で閉路する。こ
の時、電力変換器８の出力電圧の高調波成分は変圧器６
の漏洩インダクタンスとリアクトル７に印加されるた
め、変圧器６の系統側電圧VTは高調波成分が低減し、交
流電源１の電圧VSと同じ波形となる。開閉装置４が閉路
すると、開閉装置４の状態信号4xにより、時刻t3で、電
圧制御回路13はオン指令VCONによりオフされ、その代わ
りに、有効電力制御回路17と無効電力制御回路16がオン
指令PQONにより動作を開始する。有効電力制御回路17の
出力信号は位相検出回路14に入力され、位相検出回路14
はθＸ＝θＳ＋Δθを出力し、電力変換器８はその出力
位相θＩが交流電源１の電圧位相θＳに対してΔθだけ
ずれるように制御され、有効電力PSが有効電力基準PREF
に追随するようになる。一方、無効電力制御回路16の出
力は電圧レベル信号VXとしてPWM回路15に入力され、こ
の電圧レベル信号VXの大きさを可変制御することによ
り、電力変換装置８の出力電圧VIの大きさが制御される
結果、無効電力QSは無効電力基準QREFに追随する。
〔発明が解決しようとする課題〕 このように、従来の装置では、自励式電力変換器８は、
その出力電圧の大きさと位相を別個に制御するよう構成
され、かつ同期併入前の変圧器６の系統側電圧には大き
な高調波成分が含まれるために、開閉装置４の両端の電
圧の大きさと位相の一致を検出する精度が悪くなり、開
閉装置４の投入動作の遅延を招いたり、また、開閉装置
４の投入直後および電圧制御から有効電力制御、無効電
力制御への切換え時に大きな突入電流が流れるために、
インダクタンスの大きなリアクトルが必要となり、その
結果、電力変換器８の所要容量が大きくなるという問題
があった。
その出力電圧の大きさと位相を別個に制御するよう構成
され、かつ同期併入前の変圧器６の系統側電圧には大き
な高調波成分が含まれるために、開閉装置４の両端の電
圧の大きさと位相の一致を検出する精度が悪くなり、開
閉装置４の投入動作の遅延を招いたり、また、開閉装置
４の投入直後および電圧制御から有効電力制御、無効電
力制御への切換え時に大きな突入電流が流れるために、
インダクタンスの大きなリアクトルが必要となり、その
結果、電力変換器８の所要容量が大きくなるという問題
があった。
この発明は上記問題を解消するためになされたもので、
従来に比し、開閉装置の両端の電圧の同期検出を精度良
く、かつ高速に行うことができ、開閉装置投入時の突入
電流を低減することができる自励磁式電力変換器の制御
方法を提供することを目的とする。
従来に比し、開閉装置の両端の電圧の同期検出を精度良
く、かつ高速に行うことができ、開閉装置投入時の突入
電流を低減することができる自励磁式電力変換器の制御
方法を提供することを目的とする。
この発明は上記目的を達成するため、系統側電圧と電力
変換器出力電圧との電圧比較を行い、その偏差が零にな
るように電力変換器の出力電圧を制御し、両電圧の一致
検出後、上記開閉装置を閉路し、閉路確認後、電力変換
器の出力の有効・無効電力を基準値へ制御するものにお
いて、電流制御マイナーループを有し、電圧比較はｄ軸
電圧相互、ｑ軸電圧相互を比較して行い、有効・無効電
力制御時は、有効電力基準と実有効電力との偏差をｄ軸
電流基準、無効電力基準と実無効電力との偏差にｄ軸電
圧を加算した値をｑ軸電流基準とする構成としたもので
ある。
変換器出力電圧との電圧比較を行い、その偏差が零にな
るように電力変換器の出力電圧を制御し、両電圧の一致
検出後、上記開閉装置を閉路し、閉路確認後、電力変換
器の出力の有効・無効電力を基準値へ制御するものにお
いて、電流制御マイナーループを有し、電圧比較はｄ軸
電圧相互、ｑ軸電圧相互を比較して行い、有効・無効電
力制御時は、有効電力基準と実有効電力との偏差をｄ軸
電流基準、無効電力基準と実無効電力との偏差にｄ軸電
圧を加算した値をｑ軸電流基準とする構成としたもので
ある。
電圧比較はｄ軸電圧相互、ｑ軸電圧相互を比較し、その
偏差から３相交流の電流基準を生成して実電流との偏差
を演算し、電圧基準となる該偏差と実電圧の差が零によ
るようにPWM回路が電力変換器の交流出力電流を瞬時制
御し、開閉装置閉路後は、有効電力基準と実有効電力の
偏差からｄ軸電流基準を、また、無効電力基準と実無効
電力の偏差とｄ軸電圧偏差と加算してｑ軸電流基準を作
成し、両者から３相交流の電流基準を生成し、PWM回路
により電力変換器を制御する。
偏差から３相交流の電流基準を生成して実電流との偏差
を演算し、電圧基準となる該偏差と実電圧の差が零によ
るようにPWM回路が電力変換器の交流出力電流を瞬時制
御し、開閉装置閉路後は、有効電力基準と実有効電力の
偏差からｄ軸電流基準を、また、無効電力基準と実無効
電力の偏差とｄ軸電圧偏差と加算してｑ軸電流基準を作
成し、両者から３相交流の電流基準を生成し、PWM回路
により電力変換器を制御する。
以下、この発明の１実施例を図面を参照して説明する。
第１図において、20はコンデンサであって、リアクトル
７とともに交流フイルタを構成する。21は第２の電流検
出器であって、電力変換器８の出力電流ITを検出する。
22は交流電源１側の電圧位相θＳを検出する位相検出回
路（PLL）22であって、第１の電圧検出器２の出力電圧V
S′を入力し、同期基準sinθＳ及びcosθＳを送出す
る。23は第２の３相/2相変換回路であって、電圧VS′、
同期基準sinθＳ、cosθＳを入力して、２軸（ｄ軸、ｑ
軸）の電圧VSdとVSqを送出する。24は第３の３相/2相変
換回路であって、第２の電圧検出器５の出力電圧VT′、
同期基準sinθＳ、cosθＳを入力して、２軸（ｄ軸、ｑ
軸）の電圧VTdとVTqを送出する。25は第１の電圧制御回
路であって、ｄ軸電圧VSdとVTdとの偏差を増幅する。26
は第２の電圧制御回路であって、ｄ軸電圧VSqとVqqとの
偏差を増幅する。27は第１の加算回路であって、第１の
電圧制御回路25の出力と有効電力制御回路17の出力PSを
加算し、ｄ軸電流基準Idを送出する。28は第２の加算回
路であって、第２の電圧制御回路26の出力と無効電力制
御回路16の出力QSとｄ軸電圧VSdを加算して、ｑ軸電流
基準Iqを送出する。29は２相/3相変換回路であって、ｄ
軸電流基準Id、ｑ軸電流基準Iqと同期基準sinθＳ、cos
θＳを入力して、Ｕ、Ｖ、Ｗ各相の交流電流基準IUR、I
VR、IWRを演算して出力する。30は電流制御回路であっ
て、交流電流基準IVRと電流検出回路21の出力電流II′
の偏差を増幅する。31は加算回路であって、電流制御回
路30の出力と電圧検出器５の出力VT′を加算してPWM回
路32に入力する。なお、実際には、Ｕ相、Ｗ相について
も、電流制御回路30、加算回路31を設けるが、説明を簡
単にするため省略してある。33は同期検出装置であっ
て、VSd、VSq、VTd、VTq、IS′および開閉装置４の状態
信号4Xに基づき開閉装置４のオン指令4ON、電圧制御回
路25と26のオン指令VCON、有効電力制御回路17と無効電
力制御回路16のオン指令PQONを送出する。
７とともに交流フイルタを構成する。21は第２の電流検
出器であって、電力変換器８の出力電流ITを検出する。
22は交流電源１側の電圧位相θＳを検出する位相検出回
路（PLL）22であって、第１の電圧検出器２の出力電圧V
S′を入力し、同期基準sinθＳ及びcosθＳを送出す
る。23は第２の３相/2相変換回路であって、電圧VS′、
同期基準sinθＳ、cosθＳを入力して、２軸（ｄ軸、ｑ
軸）の電圧VSdとVSqを送出する。24は第３の３相/2相変
換回路であって、第２の電圧検出器５の出力電圧VT′、
同期基準sinθＳ、cosθＳを入力して、２軸（ｄ軸、ｑ
軸）の電圧VTdとVTqを送出する。25は第１の電圧制御回
路であって、ｄ軸電圧VSdとVTdとの偏差を増幅する。26
は第２の電圧制御回路であって、ｄ軸電圧VSqとVqqとの
偏差を増幅する。27は第１の加算回路であって、第１の
電圧制御回路25の出力と有効電力制御回路17の出力PSを
加算し、ｄ軸電流基準Idを送出する。28は第２の加算回
路であって、第２の電圧制御回路26の出力と無効電力制
御回路16の出力QSとｄ軸電圧VSdを加算して、ｑ軸電流
基準Iqを送出する。29は２相/3相変換回路であって、ｄ
軸電流基準Id、ｑ軸電流基準Iqと同期基準sinθＳ、cos
θＳを入力して、Ｕ、Ｖ、Ｗ各相の交流電流基準IUR、I
VR、IWRを演算して出力する。30は電流制御回路であっ
て、交流電流基準IVRと電流検出回路21の出力電流II′
の偏差を増幅する。31は加算回路であって、電流制御回
路30の出力と電圧検出器５の出力VT′を加算してPWM回
路32に入力する。なお、実際には、Ｕ相、Ｗ相について
も、電流制御回路30、加算回路31を設けるが、説明を簡
単にするため省略してある。33は同期検出装置であっ
て、VSd、VSq、VTd、VTq、IS′および開閉装置４の状態
信号4Xに基づき開閉装置４のオン指令4ON、電圧制御回
路25と26のオン指令VCON、有効電力制御回路17と無効電
力制御回路16のオン指令PQONを送出する。
次に、この実施例の動作を説明する。
第１の電圧検出器２は、交流電源１の電圧VSの同相成分 と90°の位相成分 からなる電圧VS′を送出する。第１の３相/2相変換回路
10は を検出する。
10は を検出する。
ここで、KP、KQは比例定数、Δθは電圧VS′と電流IS′
との位相差である。また、電圧VS′と電流IS′とが３相
平衡している場合には、θSV＝θSU−２π/3、θSW＝θ
SU−４π/3であるから、これらを（１）式と（２）式に
代入して整理すると、下記（３）式となる。
との位相差である。また、電圧VS′と電流IS′とが３相
平衡している場合には、θSV＝θSU−２π/3、θSW＝θ
SU−４π/3であるから、これらを（１）式と（２）式に
代入して整理すると、下記（３）式となる。
PS＝3KPVS′IS′cosΔθＳ ・・・（３） QS＝3KQVS′IS′sinΔθＳ ・・・（４） 第２の３相/2相変換回路23は第１の電圧検出器２が検出
する交流電源１の電圧VSの同相成分 と位相検出器22の同期基準信号sinθＳ、cosθＳから、
下記（５）式と（６）式の演算から、ｄ軸電圧VSdとｑ
軸電圧VSqを検出する。
する交流電源１の電圧VSの同相成分 と位相検出器22の同期基準信号sinθＳ、cosθＳから、
下記（５）式と（６）式の演算から、ｄ軸電圧VSdとｑ
軸電圧VSqを検出する。
ここで、Ｋσは比例定数であり、θSV＝θSU−２π/3、
θSW＝θSU−４π/3を（５）式、（６）式に代入して整
理すると、下記（７）式に示すような直流信号となる。
θSW＝θSU−４π/3を（５）式、（６）式に代入して整
理すると、下記（７）式に示すような直流信号となる。
すなわち、ｄ軸電流成分VSdは電圧VSの同期成分の直流
変換値であり、ｑ軸電圧成分VSqは90°位相成分の直流
変換値であることを示しており、位相検出器22の同期検
出信号の位相θＳが精度よく検出されていれば、（７）
式に示すように、VSq＝０となり、ｄ軸成分VSdのみとな
る。
変換値であり、ｑ軸電圧成分VSqは90°位相成分の直流
変換値であることを示しており、位相検出器22の同期検
出信号の位相θＳが精度よく検出されていれば、（７）
式に示すように、VSq＝０となり、ｄ軸成分VSdのみとな
る。
第３の３相/2相変換回路24は電圧検出器５が検出する変
圧器６の系統側電圧VTの同相成分 と位相検出器22の同期基準信号sinθＳ,cosθＳから、
下記（８）式と（９）式の演算によりｄ軸電圧VTdとｑ
軸電圧VTqとを検出する。
圧器６の系統側電圧VTの同相成分 と位相検出器22の同期基準信号sinθＳ,cosθＳから、
下記（８）式と（９）式の演算によりｄ軸電圧VTdとｑ
軸電圧VTqとを検出する。
ここで、Ｋσは比例定数であり、電圧VTと電圧VSとの位
相差をΔθTとし、θSV＝θSU−２π/3、θSW＝θSU−
４π/3、θTU＝θSU＋ΔθＴ、θTV＝θSU＋ΔＴ−２π
/3、θTW＝θSU＋ΔθＴ−４π/3を（８）式と（９）式
に代入して整理すると、下記（10）式に示すような直流
信号となる。
相差をΔθTとし、θSV＝θSU−２π/3、θSW＝θSU−
４π/3、θTU＝θSU＋ΔθＴ、θTV＝θSU＋ΔＴ−２π
/3、θTW＝θSU＋ΔθＴ−４π/3を（８）式と（９）式
に代入して整理すると、下記（10）式に示すような直流
信号となる。
開閉装置４がオンする前に、電圧制御回路25、26はオン
され、電圧制御回路25によりVSd＝VTdになるように制御
されるとともに電圧制御回路26によりVSq＝VTqになるよ
うに制御される。この結果、（７）式、（10）式、（1
1）式からΔθＴ＝０、VS′＝VT′になる。２相/3相変
換回路29はｄ軸電流基準Idとｑ軸電流基準Iqおよび同期
基準信号sinθＳcosθＳから、下記（12）式の演算によ
り３相の交流電流基準IUR、IVR、IWRを送出する。
され、電圧制御回路25によりVSd＝VTdになるように制御
されるとともに電圧制御回路26によりVSq＝VTqになるよ
うに制御される。この結果、（７）式、（10）式、（1
1）式からΔθＴ＝０、VS′＝VT′になる。２相/3相変
換回路29はｄ軸電流基準Idとｑ軸電流基準Iqおよび同期
基準信号sinθＳcosθＳから、下記（12）式の演算によ
り３相の交流電流基準IUR、IVR、IWRを送出する。
IUR＝KI（IdsinθSU＋IqcosθSU） IVR＝KI（IdsinθSV＋IqcosθSV） IWR＝KI（IdsinθSW＋IqcosθSW）・・・・・・・・（1
2） ここで、KIは比例定数である。即ち、ｄ軸電流基準Idは
電圧VSと同相の電流成分であり、またｑ軸電流基準Iqは
電圧VSに対して90°位相進みの電流成分である。
2） ここで、KIは比例定数である。即ち、ｄ軸電流基準Idは
電圧VSと同相の電流成分であり、またｑ軸電流基準Iqは
電圧VSに対して90°位相進みの電流成分である。
電流制御器30は３相の交流電流基準IUR、IVR、IWRに追
従させて電力変換器８の交流出力電流IIを制御し、その
出力は第３の加算回路31で３相の交流電圧検出信号VT′
と加算されてPWM回路32に与えられる。この交流電圧検
出信号VT′の加算により電流制御ループの応答が改善さ
れる。PWM回路32は公知のように高周波の３角波搬送信
号と上記第３の加算回路31の出力信号とのレベル比較を
行って、電力変換器８を高周波でオン／オフ駆動する。
フイルタコンデンサ20は電力変換器８が高周波スイッチ
ング動作するときの交流出力電流IIの高周波のスイッチ
ング成分を吸収する作用を行い、これにより、変圧器６
の系統側電圧VTはほぼ正弦波状の電圧波形となる。ｑ軸
電流基準Iqには第２の３相/2相変換回路23のｄ軸電圧検
出信号VSdを含ませており、交流電源１の電圧VSに対し
て、90°進み位相の電流を電力変換器８によりフイルタ
コンデンサ20へ供給している。
従させて電力変換器８の交流出力電流IIを制御し、その
出力は第３の加算回路31で３相の交流電圧検出信号VT′
と加算されてPWM回路32に与えられる。この交流電圧検
出信号VT′の加算により電流制御ループの応答が改善さ
れる。PWM回路32は公知のように高周波の３角波搬送信
号と上記第３の加算回路31の出力信号とのレベル比較を
行って、電力変換器８を高周波でオン／オフ駆動する。
フイルタコンデンサ20は電力変換器８が高周波スイッチ
ング動作するときの交流出力電流IIの高周波のスイッチ
ング成分を吸収する作用を行い、これにより、変圧器６
の系統側電圧VTはほぼ正弦波状の電圧波形となる。ｑ軸
電流基準Iqには第２の３相/2相変換回路23のｄ軸電圧検
出信号VSdを含ませており、交流電源１の電圧VSに対し
て、90°進み位相の電流を電力変換器８によりフイルタ
コンデンサ20へ供給している。
第２図は同期検出装置33の具体的回路例を示したもの
で、同図において、33aは第１の一致回路であって、第
１の３相/2相変換回路23のｄ軸電圧検出信号VSdと第３
の３相/2相変換回路24のｄ軸電流検出信号VTdの大きさ
を比較し、VSd≒VTdの時にＨレベルの信号を出力する。
33bは第２の一致回路であって、第２の３相/2相変換回
路23のｑ軸電圧検出信号VSqと第３の３相/2相変換回路2
4のｑ軸電流検出信号VTqの大きさを比較し、VSq≒VTqの
時にＨレベルの信号を出力する。33cは論理積回路であ
って、一致検出回路33aと33bの出力とがともにＨレベル
である場合に、Ｈレベルの信号を送出して、開閉装置４
に対するオン指令信号4ONを発生する。33dは第１のパル
ス発生器であって、論理回路33cの出力がＬレベルから
Ｈに変化したとき、即ち、VSd≒VTd、VSq≒VTqとなっ
て、開閉装置４に対するオン指令ONが発生したときに、
パルス信号を送出する。33eは整流器であって、第１の
電流検出器３の３相交流電流検出信号IS′を直流変換す
る。33fはサンプルホールド回路であって、第１のパル
ス発生器33dのパルス信号により整流器33eの出力をホー
ルドする。33gは第１のパルス発生器33dの出力に基づき
動作する比較器であって、整流器33eの出力とサンプル
ホールド回路33fの出力を比較し、そのレベル差が大き
い場合に、Ｈレベルの信号を送出する。33hは第２のパ
ルス発生器であって、比較器33gの出力信号がＬレベル
からＨレベルに変化したときにＨレベルのパルス信号を
発生する。33iは論理和回路であって、第２のパルス発
生器33hの出力と開閉装置４のオンの時にＨレベルとな
る状態信号4xと論理和演算を行う。33jは論理積回路で
あって、論理和回路33iの出力と上記論理積回路33cの出
力との論理演算を行い、この出力がＨレベルになると、
有効電力制御回路17と無効電力制御回路16のオン指令PQ
ONを発生するとともに、NOT回路33hを介し、電圧制御回
路25、26のオン指令VCONをＬレベルにして両電圧制御回
路をオフさせる。
で、同図において、33aは第１の一致回路であって、第
１の３相/2相変換回路23のｄ軸電圧検出信号VSdと第３
の３相/2相変換回路24のｄ軸電流検出信号VTdの大きさ
を比較し、VSd≒VTdの時にＨレベルの信号を出力する。
33bは第２の一致回路であって、第２の３相/2相変換回
路23のｑ軸電圧検出信号VSqと第３の３相/2相変換回路2
4のｑ軸電流検出信号VTqの大きさを比較し、VSq≒VTqの
時にＨレベルの信号を出力する。33cは論理積回路であ
って、一致検出回路33aと33bの出力とがともにＨレベル
である場合に、Ｈレベルの信号を送出して、開閉装置４
に対するオン指令信号4ONを発生する。33dは第１のパル
ス発生器であって、論理回路33cの出力がＬレベルから
Ｈに変化したとき、即ち、VSd≒VTd、VSq≒VTqとなっ
て、開閉装置４に対するオン指令ONが発生したときに、
パルス信号を送出する。33eは整流器であって、第１の
電流検出器３の３相交流電流検出信号IS′を直流変換す
る。33fはサンプルホールド回路であって、第１のパル
ス発生器33dのパルス信号により整流器33eの出力をホー
ルドする。33gは第１のパルス発生器33dの出力に基づき
動作する比較器であって、整流器33eの出力とサンプル
ホールド回路33fの出力を比較し、そのレベル差が大き
い場合に、Ｈレベルの信号を送出する。33hは第２のパ
ルス発生器であって、比較器33gの出力信号がＬレベル
からＨレベルに変化したときにＨレベルのパルス信号を
発生する。33iは論理和回路であって、第２のパルス発
生器33hの出力と開閉装置４のオンの時にＨレベルとな
る状態信号4xと論理和演算を行う。33jは論理積回路で
あって、論理和回路33iの出力と上記論理積回路33cの出
力との論理演算を行い、この出力がＨレベルになると、
有効電力制御回路17と無効電力制御回路16のオン指令PQ
ONを発生するとともに、NOT回路33hを介し、電圧制御回
路25、26のオン指令VCONをＬレベルにして両電圧制御回
路をオフさせる。
前述の第４図に示すように、開閉装置４へのオン指令4O
Nが時刻t1で発生しても、実際にONする時刻t2までに時
間差が生じ、かつ開閉装置４が実際にONになったことを
検出して状態信号4Xを発生する時刻t3までの時間差を生
じるため、この状態信号4Xからの情報だけでは実際に開
閉装置４がオンになる時刻t2を推定できない。最悪の場
合、時刻t1から時刻t3までの時間内で交流電源１の電圧
VSが変動して開閉装置４がオンしたときに交流電流ISの
過電流が発生する可能性がある。このような場合に対処
するために、交流電流ISの時刻t1から時刻t3までの変化
を検出する手段として上記整流器33e、サンプルホール
ド回路33f、比較器33gを備えている。サンプルホールド
回路33fにより時刻t1での交流電流検出信号IS′の直流
変換値を記憶し、その記憶値と時刻t1以後の交流電流検
出信号IS′の直流変換値とを比較器33gで比較して時刻t
2のの直後にPQON信号を発生する。第１図において、ｄ
軸電流基準Idは、VCON信号が発生している場合には、第
１の電圧制御回路25の出力信号になり、また、PCONが発
生している場合には、有効電力制御回路17の出力信号と
なる。ｑ軸電流基準I1Qは第２の３相/2相変換回路23の
ｄ軸電圧検出信号VSdに、VCON信号が発生している場合
には、第２の電圧制御回路26の出力信号が、またPCON信
号が発生している場合には、無効電力制御回路16の出力
信号が加算されたものとなる。
Nが時刻t1で発生しても、実際にONする時刻t2までに時
間差が生じ、かつ開閉装置４が実際にONになったことを
検出して状態信号4Xを発生する時刻t3までの時間差を生
じるため、この状態信号4Xからの情報だけでは実際に開
閉装置４がオンになる時刻t2を推定できない。最悪の場
合、時刻t1から時刻t3までの時間内で交流電源１の電圧
VSが変動して開閉装置４がオンしたときに交流電流ISの
過電流が発生する可能性がある。このような場合に対処
するために、交流電流ISの時刻t1から時刻t3までの変化
を検出する手段として上記整流器33e、サンプルホール
ド回路33f、比較器33gを備えている。サンプルホールド
回路33fにより時刻t1での交流電流検出信号IS′の直流
変換値を記憶し、その記憶値と時刻t1以後の交流電流検
出信号IS′の直流変換値とを比較器33gで比較して時刻t
2のの直後にPQON信号を発生する。第１図において、ｄ
軸電流基準Idは、VCON信号が発生している場合には、第
１の電圧制御回路25の出力信号になり、また、PCONが発
生している場合には、有効電力制御回路17の出力信号と
なる。ｑ軸電流基準I1Qは第２の３相/2相変換回路23の
ｄ軸電圧検出信号VSdに、VCON信号が発生している場合
には、第２の電圧制御回路26の出力信号が、またPCON信
号が発生している場合には、無効電力制御回路16の出力
信号が加算されたものとなる。
なお、上記実施例では、第２の２相/3相変換回路23のｄ
軸検出信号VSd,q軸検出信号VSqを第１の電圧制御回路2
5、第２の電圧制御回路26の電圧基準としているが、第
３図に示すように、傾斜信号制御回路40、41を設けて、
電力変換器８の出力電圧を徐々に増加させる構成として
もよい。また、この例では、傾斜信号制御回路40、41の
それぞれの出力VSd′、VSq′を３相交流電圧VUR、VVR、
VWRに変換する２相/3相変換回路42を有し、この信号
VUR、VVR、VWRを第１図の実施例の変圧器５の出力電圧V
T′の代わりに用いている。これにより、開閉装置４が
開路状態にあり、かつ、第１の電圧制御回路25、第２の
電圧制御回路26で電圧制御している場合に、リアクトル
７とコンデンサ20の共振現象のために上記電圧VT′が変
動して、電流制御系が不安定になるのを防止することが
できる。また、位相検出回路22が精度良く交流電源１の
電圧位相を検出することができるならば、上記したよう
に、VSq＝０であることにより、傾斜信号発生回路41を
省略して第２の電圧制御回路26の電圧基準を０とし、ま
た、２相/3相変換回路42において、信号VSq′と信号cos
θＳを省くことができる。
軸検出信号VSd,q軸検出信号VSqを第１の電圧制御回路2
5、第２の電圧制御回路26の電圧基準としているが、第
３図に示すように、傾斜信号制御回路40、41を設けて、
電力変換器８の出力電圧を徐々に増加させる構成として
もよい。また、この例では、傾斜信号制御回路40、41の
それぞれの出力VSd′、VSq′を３相交流電圧VUR、VVR、
VWRに変換する２相/3相変換回路42を有し、この信号
VUR、VVR、VWRを第１図の実施例の変圧器５の出力電圧V
T′の代わりに用いている。これにより、開閉装置４が
開路状態にあり、かつ、第１の電圧制御回路25、第２の
電圧制御回路26で電圧制御している場合に、リアクトル
７とコンデンサ20の共振現象のために上記電圧VT′が変
動して、電流制御系が不安定になるのを防止することが
できる。また、位相検出回路22が精度良く交流電源１の
電圧位相を検出することができるならば、上記したよう
に、VSq＝０であることにより、傾斜信号発生回路41を
省略して第２の電圧制御回路26の電圧基準を０とし、ま
た、２相/3相変換回路42において、信号VSq′と信号cos
θＳを省くことができる。
また、上記実施例において、第１の加算回路27、第２の
加算回路28にリミッタ機能を設けて、ｄ軸電流基準Id、
ｑ軸電流基準Iqの大きさを制限するようにしてもよく、
また上記加算回路27、28に出力信号の保持機能を付加し
て、VCON信号からPQONに切換えるときにｄ軸電流Idおよ
びｑ軸電流Iqを一時的に保持させて急変を防ぐようにし
てもよい。この機能を付加することにより、開閉装置４
の投入直後に交流電圧１の電流ISが急変するのを防止で
きる。
加算回路28にリミッタ機能を設けて、ｄ軸電流基準Id、
ｑ軸電流基準Iqの大きさを制限するようにしてもよく、
また上記加算回路27、28に出力信号の保持機能を付加し
て、VCON信号からPQONに切換えるときにｄ軸電流Idおよ
びｑ軸電流Iqを一時的に保持させて急変を防ぐようにし
てもよい。この機能を付加することにより、開閉装置４
の投入直後に交流電圧１の電流ISが急変するのを防止で
きる。
また、上記実施例では、フイルタコンデンサ20を変圧器
６とリアクトル７の間に設けたものを示したが、変圧器
６と開閉装置４の間にに設けたものでああってもよい。
また、上記フイルタコンデンサ20は抵抗要素を直列に付
加して構成し、リアクトル７あるいは変圧器６のインダ
クタンスとの共振を防止したものであってもよい。ま
た、交流電源１と電力変換器８との間に電圧整合の手段
として変圧器６を備えたものを示したが、この変圧器６
が省略されたものであってもよい。
６とリアクトル７の間に設けたものを示したが、変圧器
６と開閉装置４の間にに設けたものでああってもよい。
また、上記フイルタコンデンサ20は抵抗要素を直列に付
加して構成し、リアクトル７あるいは変圧器６のインダ
クタンスとの共振を防止したものであってもよい。ま
た、交流電源１と電力変換器８との間に電圧整合の手段
として変圧器６を備えたものを示したが、この変圧器６
が省略されたものであってもよい。
この発明は以上説明した通り、電圧制御系をｄ軸成分と
ｑ軸成分とに分離して制御するとともに、電流制御マイ
ナーループを設けたので、系統との連係に際して、これ
を最適タイミングで、高速に行うことができ、連係直後
の過電流を防止することができる。
ｑ軸成分とに分離して制御するとともに、電流制御マイ
ナーループを設けたので、系統との連係に際して、これ
を最適タイミングで、高速に行うことができ、連係直後
の過電流を防止することができる。
第１図はこの発明の実施例を示すブロック図、第２図は
上記実施例における同期検出装置のブロック構成図、第
３図はこの発明の他の実施例の要部を示すブロック図、
第４図は従来自励式電力変換器の制御装置のブロック
図、第５図は上記従来例の動作を説明するための波形タ
イムチャートである。 図において、１……交流電源、４……開閉装置、６……
変圧器、８……電力変換器、10……第１の３相/2相変換
回路、16……無効電力制御回路、17……有効電力変換回
路、22……位相検出回路、23……第２の３相/2相変換回
路、24……第３の３相/2相変換回路、25、26……電圧制
御回路、27、28……加算回路、29……２相/3相変換回
路、30……電流制御回路、31……加算回路、32……PWM
回路、33……同期検出装置、33a、33b……一致回路、33
d、33h……パルス発生回路、33f……サンプルホールド
回路、33g……比較器、40、41……傾斜制御回路、42…
…２相/3相変換回路。 なお、図中、同一符号は同一または相当部分を示す。
上記実施例における同期検出装置のブロック構成図、第
３図はこの発明の他の実施例の要部を示すブロック図、
第４図は従来自励式電力変換器の制御装置のブロック
図、第５図は上記従来例の動作を説明するための波形タ
イムチャートである。 図において、１……交流電源、４……開閉装置、６……
変圧器、８……電力変換器、10……第１の３相/2相変換
回路、16……無効電力制御回路、17……有効電力変換回
路、22……位相検出回路、23……第２の３相/2相変換回
路、24……第３の３相/2相変換回路、25、26……電圧制
御回路、27、28……加算回路、29……２相/3相変換回
路、30……電流制御回路、31……加算回路、32……PWM
回路、33……同期検出装置、33a、33b……一致回路、33
d、33h……パルス発生回路、33f……サンプルホールド
回路、33g……比較器、40、41……傾斜制御回路、42…
…２相/3相変換回路。 なお、図中、同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】直流電力を３相の交流電力に変換して出力
し、変圧器および開閉装置を通して３相交流系統と連係
されるPWM制御方式の自励式電力変換器の制御装置であ
って、系統側電圧と電力変換器出力電圧との電圧比較を
行い、その偏差が零になるように電力変換器の出力電圧
を制御し、両電圧の一致検出後、上記開閉装置を閉路
し、閉路確認後、電力変換器の出力の有効・無効電力を
基準値へ制御するものにおいて、電流制御マイナールー
プを有し、電圧比較はｄ軸電圧相互、ｑ軸電圧相互を比
較して行い、有効・無効電力制御時は、有効電力基準と
実有効電力との偏差をｄ軸電流基準、無効電力基準と実
無効電力との偏差にｄ軸電圧を加算した値をｑ軸電流基
準とすることを特徴とする自励式電力変換器の制御装置 - 【請求項２】直流電力を３相の交流電力に変換して出力
し、変圧器および開閉装置を通して３相交流系統と連係
されるPWM制御方式の自励式電力変換器の制御装置であ
って、電流基準とフイードバック電流を入力される電流
制御回路、この電流制御回路の出力と上記フイードバッ
ク電圧との偏差を入力されてPWM信号を発生するPWM回
路、上記３相交流電源の有効電力と無効電力を検出する
第１の３相/2相変換回路、上記３相交流電源の電圧位相
に同期した位相基準を送出する位相検出回路、該位相基
準と上記３相交流電源の電圧から該電圧と同相の成分お
よび90°位相の成分の直流に変換された信号を検出する
第２の３相/2相変換回路、位相基準と電力変換器の出力
電圧から該電圧と同相の成分および90°位相の成分の直
流に変換された信号を検出する第３の３相/2相変換回
路、上記第２と第３の３相/2相変換回路の上記同相成分
信号の偏差を増幅する第１の電圧制御回路、上記第２と
第３の３相/2相変換回路の上記90°位相成分信号の偏差
を増幅する第２の電圧制御回路、上記第１の３相/2相変
換回路が検出した有効電力と有効電力基準との偏差を増
幅する有効電力制御回路、上記第２の３相/2相変換回路
が検出した無効電力と無効電力基準との偏差を増幅する
無効電力制御回路、上記第１の電圧制御回路の出力と上
記有効電力制御回路の出力とを加算する第１の加算回
路、上記第２の電圧制御回路の出力と上記無効電力制御
回路の出力と上記第２の３相/2相変換回路の上記同相成
分信号を加算する第２の加算回路、上記第１と第２の加
算回路の出力と上記位相基準から３相の上記電流基準を
送出する２相/3相変換回路、上記第２と第３の３相/2相
変換回の各同相成分信号と90°位相成分信号の大きさが
一致したことを検出して上記開閉装置を閉路するととも
に、上記第１と第２の電圧制御回路をオフし、上記有効
電力制御回路と上記無効電力制御回路をオンする同期検
出装置を備えていることを特徴とする自励式電力変換器
の制御装置。 - 【請求項３】同期検出装置が、開閉装置へ閉路を指令す
る信号を送出したのち該開閉装置から状態信号を受信す
るまでの期間の３相交流電源の電流変化を検出する検出
回路を有し、該検出回路の検出信号により、第１と第２
の電圧制御回路をオフし、有効電力制御回路と無効電力
制御回路をオンすることを特徴とする請求項２記載の自
励式電力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238909A JPH0728535B2 (ja) | 1989-09-14 | 1989-09-14 | 自励式電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238909A JPH0728535B2 (ja) | 1989-09-14 | 1989-09-14 | 自励式電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103076A JPH03103076A (ja) | 1991-04-30 |
| JPH0728535B2 true JPH0728535B2 (ja) | 1995-03-29 |
Family
ID=17037073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238909A Expired - Fee Related JPH0728535B2 (ja) | 1989-09-14 | 1989-09-14 | 自励式電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728535B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654545A (ja) * | 1992-07-24 | 1994-02-25 | Mitsubishi Electric Corp | インバータの制御装置 |
| US11942874B2 (en) | 2020-02-03 | 2024-03-26 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Control system of power converter |
-
1989
- 1989-09-14 JP JP1238909A patent/JPH0728535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03103076A (ja) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
| US6239997B1 (en) | System for connecting and synchronizing a supplemental power source to a power grid | |
| US5850132A (en) | Apparatus used with AC motors for compensating for turn on delay errors | |
| EP2020740B1 (en) | Power converter | |
| US5387855A (en) | Induction motor control system | |
| US6477067B1 (en) | Method and apparatus for compensating for device dynamics in inverter based control systems | |
| JPS5833998A (ja) | パルス幅変調インバ−タによる誘導電動機の制御方式 | |
| JPH05260781A (ja) | 電力変換装置 | |
| JP4529113B2 (ja) | 電圧形インバータ及びその制御方法 | |
| JP3236985B2 (ja) | Ｐｗｍコンバータの制御装置 | |
| US4446414A (en) | Terminal voltage limit regulator for a load commutated inverter | |
| JPH0728535B2 (ja) | 自励式電力変換器の制御装置 | |
| KR100313970B1 (ko) | 영구자석형동기전동기의제어장치 | |
| JP2000014041A (ja) | 電力変換装置 | |
| JPS60113663A (ja) | 位相検出装置 | |
| JPH089649A (ja) | 無停電電源装置 | |
| JPH08126400A (ja) | 誘導電動機のベクトル制御装置 | |
| JPH0447554B2 (ja) | ||
| JP2000032776A (ja) | 電力変換装置 | |
| EP0308974B1 (en) | Induction motor control system | |
| JPH03256592A (ja) | Ｐｗｍ電力変換装置 | |
| JPS6159074B2 (ja) | ||
| JPH06284731A (ja) | 電力変換装置の制御装置 | |
| KR100222954B1 (ko) | 전압형 pwm 컨버터의 제어각 연산장치 및 그 방법 | |
| JP2005261055A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |