JPH0728239B2 - Switching circuit - Google Patents
Switching circuitInfo
- Publication number
- JPH0728239B2 JPH0728239B2 JP63161063A JP16106388A JPH0728239B2 JP H0728239 B2 JPH0728239 B2 JP H0728239B2 JP 63161063 A JP63161063 A JP 63161063A JP 16106388 A JP16106388 A JP 16106388A JP H0728239 B2 JPH0728239 B2 JP H0728239B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- panel
- alm
- signal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、切替回路に関する。TECHNICAL FIELD The present invention relates to a switching circuit.
特に、装置のパネルが、現用、予備構成となっていて、
これらのパネルを互いに切替可能とする切替回路に関す
るものである。In particular, the panel of the device has a working and preliminary configuration,
The present invention relates to a switching circuit capable of switching these panels to each other.
［従来の技術］ 従来の切替回路は、運用系および待機系を構成する２つ
のパネルのうち、運用系をなすパネルに障害が発生した
とき、待機系のパネルに障害が発生していなければ、無
条件で自動的に待機系のパネルを運用系に切り替えるよ
うになっていた。[Prior Art] In the conventional switching circuit, of the two panels constituting the active system and the standby system, when a panel forming the active system fails, a panel for the standby system does not fail. It was supposed to automatically switch the standby panel to the active panel unconditionally.
［解決すべき課題］ 上述した従来の切替回路では、待機系のパネルに障害発
生がなく、運用系のパネルに障害が発生した場合、待機
系への切替がなされ、待機系が運用系に、運用系が待機
系となる。[Problems to be solved] In the above-described conventional switching circuit, when there is no failure in the standby system panel, and when there is a failure in the active system panel, switching to the standby system is performed, and the standby system becomes the active system. The active system becomes the standby system.
ところが、待機系となったパネルは、リセットされるの
で、「障害なし」と同じ状態になる。However, the panel that became the standby system is reset, so it will be in the same state as "no failure".
そして、この期間に運用系側で障害が発生すると、従来
の切替回路では自動的に切り替え動作がなされるため、
結果として運用系が両パネル間を交互に連続して移動し
てしまうという問題点があった。Then, if a failure occurs on the operation side during this period, the conventional switching circuit automatically performs the switching operation.
As a result, there was a problem that the operation system moved between both panels alternately and continuously.
本発明は上記の問題点にかんがみてなされたもので、運
用系のパネルおよび待機系のパネルに障害が発生した場
合でも、運用系が両パネル間を交互に連続して移動しな
いように、外部からロックをかけることのできる切替回
路の提供を目的とする。The present invention has been made in view of the above-mentioned problems, and even when a failure occurs in a panel of an operation system and a panel of a standby system, the operation system does not move alternately and continuously between both panels. It is an object of the present invention to provide a switching circuit that can be locked from the.
［課題の解決手段］ 上記目的を達成するために本発明は、運用系および待機
系を構成する２つの同一のパネルを備え、これらパネル
に障害が発生したとき、運用系パネルが２つのパネル間
を交互に移動する装置のパネルを切り替える切替回路で
あって、前記パネルに二段のNAND回路を設けるととも
に、ロック信号発生部を設け前記二段のNAND回路のうち
一段目のNAND回路の入力としてアラーム発生回路からの
ALM信号と前記ロック信号発生部からのロック信号を用
い、二段目のNAND回路の入力として前記一段目のNAND回
路の出力と、他のパネルにおける二段目のNAND回路の出
力であるACT信号を用いる構成としてある。[Means for Solving the Problems] In order to achieve the above object, the present invention includes two identical panels that constitute an active system and a standby system, and when a failure occurs in these panels, the operational panel is between two panels. Is a switching circuit for switching the panel of the device that moves alternately, the two-stage NAND circuit is provided in the panel, and a lock signal generator is provided as an input of the first-stage NAND circuit of the two-stage NAND circuit. From the alarm generation circuit
Using the ALM signal and the lock signal from the lock signal generator, the output of the NAND circuit of the first stage as the input of the NAND circuit of the second stage and the ACT signal which is the output of the NAND circuit of the second stage in another panel. Is used.
［実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第１図は、実施例のブロック図である。FIG. 1 is a block diagram of the embodiment.
同図において、制御装置は、現用、予備構成となってお
り、１がＮ系回路、２がＥ系回路である。これらの回路
１および２は、まったく同一のパネルである。したがっ
て、どちらが現用となり、予備となっても問題は生じな
い。In the figure, the control device has a working and standby configuration, where 1 is an N-system circuit and 2 is an E-system circuit. These circuits 1 and 2 are exactly the same panel. Therefore, no problem will occur regardless of which one is the current one and which is the spare.
３および４は一段目のNAND回路である。これらNAND回路
３および４は、パネルに後述するロックがかかっていな
い場合には、パネルの障害発生（以下、ALMという）、
復旧を伝達するが、ロックがかかっている場合には、パ
ネルのALM状態とは無関係にhigh出力（「１」）を伝達
する。Reference numerals 3 and 4 are NAND circuits of the first stage. These NAND circuits 3 and 4 generate a panel failure (hereinafter referred to as ALM) when the panel is not locked, which will be described later.
When the lock is applied, the high output (“1”) is transmitted regardless of the ALM status of the panel.
５および６は、前記NAND回路３および４の出力を入力す
る二段目のNAND回路である。これらNAND回路５および６
は、後述するように、互いに相手パネルの現用、待機状
態信号を受け取り、自分のパネルのALMの有無に応じ
て、現用または待機系になる信号を出力する。Reference numerals 5 and 6 are second-stage NAND circuits to which the outputs of the NAND circuits 3 and 4 are input. These NAND circuits 5 and 6
As will be described later, each receives the working / standby state signals of the other panel and outputs a signal to be the working / standby system according to the presence / absence of ALM of its own panel.
l1はＮ系回路１の障害を検出する、論理回路で形成した
アラーム発生回路1aからのALM信号である。この信号l1
は、Ｎ系回路１で発生したALMがある場合「１」（hig
h）であり、ALMがない場合「０」である。l 1 is an ALM signal from the alarm generation circuit 1a formed of a logic circuit for detecting a failure of the N-system circuit 1. This signal l 1
If there is an ALM generated in N-system circuit 1, "1" (hig
h) and “0” when there is no ALM.
l2はＥ系回路２の障害を検出する、論理回路で形成した
アラーム発生回路2aからのALM信号である。この信号l2
は、前記信号l2と同様、Ｅ系回路２で発生したALMがあ
る場合「１」（high）であり、ALMがない場合「０」で
ある。I 2 is an ALM signal from the alarm generation circuit 2a formed by a logic circuit for detecting a failure of the E system circuit 2. This signal l 2
Like the signal l 2, it is “1” (high) when there is an ALM generated in the E-system circuit 2 and “0” when there is no ALM.
l3はＮ系回路１のACT用入力信号であり、前記NAND回路
３から出力される。l 3 is an ACT input signal of the N-system circuit 1 and is output from the NAND circuit 3.
l4はＥ系回路２のACT用入力信号であり、前記NAND回路
４から出力される。l 4 is an ACT input signal of the E system circuit 2 and is output from the NAND circuit 4.
l5は前記NAND回路５から出力されるＮ系回路１のACT信
号、l6は前記NAND回路６から出力されるＥ系回路２のAC
T信号である。これらACT信号（l5またはl6）が「０」の
とき、回路（Ｎ系回路１またはＥ系回路２）が運用系と
なり、「１」のとき、待機系となる。これらACT信号l5,
l6は、互いに相手回路のNAND回路6,5に接続されてお
り、切替判断の信号であると同様に、自パネルの運用、
待機状態を示す信号となっている。l 5 is the ACT signal of the N-system circuit 1 output from the NAND circuit 5, l 6 is the AC of the E-system circuit 2 output from the NAND circuit 6
T signal. When these ACT signals (l 5 or l 6 ) are "0", the circuit (N-system circuit 1 or E-system circuit 2) is the active system, and when it is "1", it is the standby system. These ACT signals l 5 ,
l 6 is mutually connected to the NAND circuits 6 and 5 of the partner circuit, and is the same as the signal of the switching judgment, the operation of its own panel,
It is a signal indicating a standby state.
l7は、現用、待機系の切り替えをストップさせるための
ロック信号であり、図示せざる出力部より出力される。
このロック信号l7が「１」のときに切り替えが可能であ
り、「０」のときに切替停止となる。また、このロック
信号l7が「１」で、かつ前記ALM信号（l1またはl2）が0
/1のとき、前記ACT用入力信号（l3またはl4）が1/0とな
る。l 7 is a lock signal for stopping the switching between the active system and the standby system, which is output from an output unit (not shown).
Switching is possible when the lock signal l 7 is “1”, and switching is stopped when the lock signal l 7 is “0”. The lock signal l 7 is “1” and the ALM signal (l 1 or l 2 ) is 0.
When / 1, the ACT input signal (l 3 or l 4 ) becomes 1/0.
以下、全体の動作について順次説明する。Hereinafter, the entire operation will be sequentially described.
先ず、ロックがかかっていない場合、すなわちロック信
号l7＝１の場合について説明する。First, the case where the lock is not applied, that is, the case where the lock signal l 7 = 1 is described.
回路１において、ALMがない場合、l1＝０で、l7＝１で
あるから、l3＝１となり、l6＝１のとき、l5＝０とな
る。In the circuit 1, when there is no ALM, l 1 = 0 and l 7 = 1 so that l 3 = 1 and when l 6 = 1 then l 5 = 0.
したがって、回路１は運用系に、回路２は待機系とな
る。Therefore, the circuit 1 becomes the active system and the circuit 2 becomes the standby system.
ここで、回路２にALMがなく（l2＝０によりl4＝１）、
回路１にALMが発生したとすると、l7＝１、かつl1＝１
となるので、l3＝０となる。そして、l6＝１であるの
で、l5は「１」となる。したがって、回路２において
は、l4＝１でl5＝１となるので、l6＝０となる。これに
よって、回路１が待機系へ、回路２が運用系へと切り替
わる。Here, there is no ALM in the circuit 2 (l 4 = 1 due to l 2 = 0),
If ALM occurs in circuit 1, l 7 = 1 and l 1 = 1
Therefore, l 3 = 0. And, since l 6 = 1, l 5 becomes “1”. Therefore, in the circuit 2, l 4 = 1 and l 5 = 1 and l 6 = 0. As a result, the circuit 1 is switched to the standby system and the circuit 2 is switched to the active system.
次に、運用系が、Ｎ系回路１とＥ系回路２との間で交互
に変化する場合について説明する。Next, a case will be described in which the active system alternates between the N system circuit 1 and the E system circuit 2.
いま、回路１が待機系（l5＝１）で回路２が運用系（l6
＝０）の状態とし、このとき回路１でALMが発生したと
すると、論理回路からなるアラーム発生回路1aはALM信
号を出力（l1＝１）した後リセットされて初期状態に戻
る（l1＝０）。したがって、回路１は見かけ上、障害の
発生していない状態と同じ状態となっている。Now, circuit 1 is the standby system (l 5 = 1) and circuit 2 is the active system (l 6).
= 0), and if ALM is generated in the circuit 1 at this time, the alarm generation circuit 1a consisting of a logic circuit outputs the ALM signal (l 1 = 1) and then is reset to the initial state (l 1 = 0). Therefore, the circuit 1 is apparently in the same state as that in which no failure has occurred.
ここで、回路２側でもALMが発生したとすると、 回路２では、l2＝１、l7＝１なのでl4＝０、そしてl5＝
１であるから、l6＝１となって、回路２は待機系へと変
化する。このとき、回路２も、論理回路からなるアラー
ム発生回路2aのリセットにより、l2＝０となって見かけ
上障害の発生していない状態と同じ状態となっている。If ALM occurs on the circuit 2 side as well, in the circuit 2, l 2 = 1 and l 7 = 1 so that l 4 = 0 and l 5 =
Since it is 1, l 6 = 1 and the circuit 2 changes to the standby system. At this time, the circuit 2 is also in a state in which l 2 = 0 due to the reset of the alarm generation circuit 2a formed of a logic circuit, and is in a state where no fault is apparently occurring.
一方、回路１では、l1＝０、l7＝１となっているのでl3
＝１、そしてl6＝１であるから、l5＝０となって、回路
１は運用系へと変化する。On the other hand, in the circuit 1, since a l 1 = 0, l 7 = 1 l 3
= 1, and since it is l 6 = 1, becomes l 5 = 0, circuit 1 changes to the active system.
ところが、前述のように、回路１はなんらかの障害を有
しているので再びALMを検出することになる。このと
き、回路２はALM発生のためにリセットされているの
で、上記と同様にして、回路１が待機系へ、回路２が運
用系へと変化することとなる。However, as described above, since the circuit 1 has some trouble, the ALM will be detected again. At this time, since the circuit 2 is reset due to the occurrence of ALM, the circuit 1 is changed to the standby system and the circuit 2 is changed to the operation system in the same manner as described above.
このようにして、回路１と回路２とにALMが発生した場
合、運用系が、回路１と回路２との間で交互に移動する
という現象が発生する。In this way, when ALM occurs in the circuit 1 and the circuit 2, a phenomenon occurs in which the active system alternately moves between the circuit 1 and the circuit 2.
次に、ロックをかけた場合、すなわちロック信号l7＝０
の場合について説明する。Next, when the lock is applied, that is, the lock signal l 7 = 0
The case will be described.
例えば、回路１がALMなし（l1＝０）で、運用系（l5＝
０）、回路２がALMなしで待機系（l6＝１）であるとす
ると、l1＝０、l7＝０なので、l3＝１であり、l6＝１で
あるから、l5＝０である。For example, the circuit 1 has no ALM (l 1 = 0) and the operating system (l 5 ＝
0), the circuit 2 is assumed to be standby (l 6 = 1) without ALM, since l 1 = 0, l 7 = 0, a l 3 = 1, because it is l 6 = 1, l 5 = 0.
ここで、回路１にALMが発生したとすると、l1＝１とな
るが、l7＝０であるので、l3＝１のままであり、l
5（l6）には影響が及ばない。Here, if ALM occurs in the circuit 1, then l 1 = 1 but since l 7 = 0, l 3 = 1 remains and
5 (l 6 ) is not affected.
したがって、仮りに両系にALMが発生したとしても、外
部よりロック信号をかけることにより、運用系が回路１
と回路２との間で交互に移動するのを防止することがで
きる。Therefore, even if ALM occurs in both systems, by applying a lock signal from the outside
It is possible to prevent alternating movement between the circuit 2 and the circuit 2.
［発明の効果］ 以上説明したように本発明は、運用系のパネルおよび待
機系のパネルに障害が発生した場合でも、両系の状態を
ロックさせるロック信号を設けてあるので、運用系が両
パネル間を交互に連続して移動するという現象を防止す
ることができる。[Effects of the Invention] As described above, according to the present invention, even if a failure occurs in the panel of the active system and the panel of the standby system, the lock signal for locking the states of both systems is provided. It is possible to prevent the phenomenon that the panels are alternately and continuously moved.
第１図は、本発明の一実施例のブロック図である。 1,2:パネル l7:ロック信号FIG. 1 is a block diagram of an embodiment of the present invention. 1,2: Panel l 7 : Lock signal
Claims (1)
のパネルを備え、これらパネルに障害が発生したとき、
運用系パネルが２つのパネル間を交互に移動する装置の
パネルを切り替える切替回路であって、 前記パネルに二段のNAND回路を設けるとともに、ロック
信号発生部を設け、前記二段のNAND回路のうち一段目の
NAND回路の入力としてアラーム発生回路からのALM信号
と前記ロック信号発生部からのロック信号を用い、二段
目のNAND回路の入力として前記一段目のNAND回路の出力
と、他のパネルにおける二段目のNAND回路の出力である
ACT信号を用いる構成としたことを特徴とする切替回
路。1. A system comprising two identical panels constituting an active system and a standby system, and when a failure occurs in these panels,
An operation panel is a switching circuit for switching between panels of a device that alternately moves between two panels, wherein the panel has a two-stage NAND circuit and a lock signal generator, First stage
The ALM signal from the alarm generation circuit and the lock signal from the lock signal generation unit are used as the inputs of the NAND circuit, the output of the NAND circuit of the first stage as the input of the NAND circuit of the second stage, and the second stage of another panel. Is the output of the NAND circuit of the eye
A switching circuit characterized by using an ACT signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161063A JPH0728239B2 (en) | 1988-06-30 | 1988-06-30 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161063A JPH0728239B2 (en) | 1988-06-30 | 1988-06-30 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0213024A JPH0213024A (en) | 1990-01-17 |
| JPH0728239B2 true JPH0728239B2 (en) | 1995-03-29 |
Family
ID=15727908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161063A Expired - Fee Related JPH0728239B2 (en) | 1988-06-30 | 1988-06-30 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728239B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5809402A (en) * | 1992-10-07 | 1998-09-15 | The Boeing Company | ACARS/VHF transceiver interface unit (AVIU) |
| DE69527960T2 (en) * | 1994-06-08 | 2003-01-02 | Boeing Co | INTERFACE FOR AIRCRAFT COMMUNICATION RADIO |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123532A (en) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | Line automatic switching device |
-
1988
- 1988-06-30 JP JP63161063A patent/JPH0728239B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213024A (en) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778039A (en) | Clock selection control system | |
| JPH0728239B2 (en) | Switching circuit | |
| US5552764A (en) | Alarm detecting system for redundancy configuration circuit | |
| JPH0213138A (en) | Switching circuit | |
| KR100278703B1 (en) | Device access bus redundancy control circuit at exchange | |
| JPS63269234A (en) | System switching device | |
| JPS63240145A (en) | Digital signal transmission system | |
| JPH01314030A (en) | Equipment duplicating system | |
| KR100233903B1 (en) | Method for decision of active/standby for duplex and circuit thereof | |
| KR100498906B1 (en) | Stable switching control circuit between redundant modules using side information | |
| KR0161133B1 (en) | Duplexing control circuit | |
| JPS6351295B2 (en) | ||
| JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
| JPH04197022A (en) | Transmission route changeover circuit for carrier protective relay device | |
| JPH04350730A (en) | Duplexing circuit | |
| JPH03101416A (en) | Clock supply switching circuit | |
| JPH02177619A (en) | System switching system | |
| JPH02130658A (en) | Fault processing system | |
| JPH09181793A (en) | Control method for duplicated devices | |
| JPH03192892A (en) | Switching control circuit | |
| JPH0795265A (en) | Signal selecting circuit | |
| JPS60259026A (en) | Automatic switching method in n:1 active spare equipment | |
| JPS58107965A (en) | System constituting system | |
| JPH06232739A (en) | Clock redundancy processing system | |
| JPH06132920A (en) | Switching circuit for transmitting device of redundant constitution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |