KR100498906B1

KR100498906B1 - Stable switching control circuit between redundant modules using side information

Info

Publication number: KR100498906B1
Application number: KR1019970076084A
Authority: KR
Inventors: 한동호
Original assignee: 삼성전자주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 2005-09-16
Also published as: KR19990056106A

Abstract

교환기시스템에서 이중화된 제어모듈간에 스위칭을 제어하는 회로에 관한 것으로, 특히, 교환기시스템에서 미리 정해진 레벨을 갖는 사이드 정보를 이용하여 이중화된 제어모듈간에 스위칭을 안정되게 제어할 수 있는 스위칭 제어회로를 제공한다. 이러한 본 발명은, 이중화된 두개의 제어모듈간에 스위칭을 제어하는 스위칭 제어회로에 있어서, 하이레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 반전하여 리셋 입력으로 하는 제1 D플립플롭과, 로우레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 리셋 입력으로 하는 제2 D플립플롭과, 상기 제1 D플립플롭의 데이터출력을 리셋 입력으로 받고, 상기 제2 D플립플롭의 데이터출력을 세트 입력으로 받는 R-S래치 회로를 구현하여, 상기 이중화된 제어모듈이 액티브 상태에서 스탠바이 상태로 넘어가는 경우 발생하는 신호가 상기 제1 및 제2 D플립플롭의 D입력단으로 인가되어 D래치된 데이터가 상기 R-S래치 회로에 입력되어 래치된 후 출력되어 이중화되는 제어모듈로 각각 출력되도록 하는 스위칭 제어회로를 특징으로 한다.A circuit for controlling switching between redundant control modules in an exchange system, and more particularly, provides a switching control circuit that can stably control switching between redundant control modules using side information having a predetermined level in an exchange system. do. The present invention relates to a switching control circuit for controlling switching between two redundant control modules, comprising: a first D flip-flop that inverts an output of a logic level sum of side information and reset information determined as a high level, and sets a reset input; A second D flip-flop having a reset input of the side information and the reset information determined at a level as a reset input; and a data output of the first D flip-flop as a reset input, and a data output of the second D flip-flop is set. Implementing an RS latch circuit as an input, a signal generated when the redundant control module transitions from an active state to a standby state is applied to the D input terminals of the first and second D flip-flops so that the data latched D It is characterized by a switching control circuit which is input to the latch latch circuit and then output to the control module to be output and duplicated.

Description

Stable switching control circuit between redundant modules using side information

본 발명은 교환기시스템에서 이중화된 제어모듈간에 스위칭을 제어하는 회로에 관한 것으로, 특히, 교환기시스템에서 미리 정해진 레벨을 갖는 사이드 정보를 이용하여 액티브(active) 모듈(module)과 대기(standby) 모듈로 이중화된 모듈간에 스위칭(switching)을 안정되게 제어하는 회로에 관한 것이다.The present invention relates to a circuit for controlling switching between redundant control modules in an exchange system, and more particularly, to an active module and a standby module using side information having a predetermined level in an exchange system. A circuit for stably controlling switching between redundant modules.

통상적으로 교환기시스템에 있어서 중요한 하드웨어(hardware) 모듈은 신뢰성 확보를 위해 기본적으로 이중화된 상태에 있게 된다. 특히, 교환기시스템의 제어부는 시스템의 신뢰성을 높이기 위해 항상 주제어부와 부제어부로 이중화되어 클럭, 시스템버스, 프로그램이 동기되어 있게 된다. 즉, 서로 동일한 특정 기능을 가지는 2개의 모듈을 액티브/대기 구조로 이중화하여 하나의 모듈은 액티브시키는 반면에 다른 하나의 모듈은 대기중에 있게 한다. 이러한 상태에서 액티브 모듈에 장애(fault)가 발생할 때 대기 모듈이 액티브 모듈 대신에 해당 기능을 수행하게 한다. 이에 따라 액티브 모듈에 장애가 발생하는 경우에도 해당 모듈의 기능을 계속적으로 수행할 수 있다. 이때 이중화 모듈은 서로간에 스위칭을 제어하기 위한 스위칭 제어회로를 구비한다. 각 모듈의 스위칭 제어회로는 자기(self) 모듈에 장애가 발생하는 경우 이를 상대 모듈의 스위칭 제어회로에 알림과 아울러 자신이 가지고 있는 정보를 넘겨준 다음에 스위칭시키도록 하고 있다.Typically, hardware modules that are important to the exchange system are basically redundant to ensure reliability. In particular, the control unit of the exchange system is always duplicated with the main control unit and the sub-control unit in order to increase the reliability of the system so that the clock, the system bus, and the program are synchronized. In other words, two modules having the same specific functions are duplicated in an active / standby structure so that one module is active while the other module is in standby. In this state, when a fault occurs in the active module, the standby module performs the function instead of the active module. Accordingly, even if a failure occurs in the active module, the function of the module can be continuously performed. At this time, the redundancy module includes a switching control circuit for controlling switching between each other. The switching control circuit of each module notifies the switching control circuit of the counterpart module when a failure occurs in its own module and hands over the information it has and then switches it.

이러한 스위칭 제어회로의 일예가 첨부된 도 1에 도시되어 있다.One example of such a switching control circuit is shown in FIG.

상기 도 1은, R-S래치 회로로 구현되며, 입력단으로 자기 모듈에 장애가 발생하는 경우 발생하는 신호를 받아 래치한 후 출력하는데, 상기 출력은 서로 반전된 레벨 값을 가지게 된다. 결과적으로 상기 출력은 액티브 신호와 대기 신호를 발생하는 것으로, 상기 출력에 따라 이중화된 모듈이 대기상태 혹은 액티브 상태로 바뀌게 되는 것이다.1 is implemented by an R-S latch circuit, and receives a signal generated when a magnetic module fails in an input terminal and outputs the latched signal, and the outputs have inverted level values. As a result, the output generates an active signal and a standby signal, and the redundant module is changed into a standby state or an active state according to the output.

그러나, 상기 스위칭 제어회로는 상기 교환기시스템에 전원이 처음 공급되는 경우, 또는 입력단에 불규칙한 입력값이 인가되는 경우, 출력값이 서로 반전된 레벨값을 가지지 않는 경우가 종종 있었다. 즉, 주제어부와 부제어부에 공급되는 액티브신호와 대기신호가 서로 반전되지 않고 동일한 레벨값을 갖는 등의 상황이 발생하여, 교환시스템에 장애를 일으키는 문제가 되었다. However, in the switching control circuit, when power is first supplied to the exchange system, or when an irregular input value is applied to the input terminal, the output values often do not have inverted level values. That is, a situation occurs in which the active signal and the standby signal supplied to the main controller and the sub-control unit have the same level value without being inverted with each other, causing a problem in the switching system.

따라서 본 발명의 목적은 교환기시스템에서 미리 정해진 레벨을 갖는 사이드 정보를 이용하여, 급격한 전원 공급 혹은 스위칭 제어회로에 공급되는 불규칙한 신호에 상관없이 안정된 출력 레벨값을 가지는, 즉, 이중화된 제어모듈간에 스위칭을 안정되게 제어할 수 있는 스위칭 제어회로를 제공함에 있다. Accordingly, an object of the present invention is to use a side information having a predetermined level in the exchange system, having a stable output level value irrespective of sudden power supply or irregular signals supplied to the switching control circuit, that is, switching between redundant control modules. The present invention provides a switching control circuit capable of controlling stably.

이러한 본 발명의 목적을 달성하기 위해, 이중화된 두개의 제어모듈간에 스위칭을 제어하는 스위칭 제어회로에 있어서, 하이레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 반전하여 리셋 입력으로 하는 제1 D플립플롭과, 로우레벨로 정해진 사이드 정보와 리셋 정보가 논리합된 출력을 리셋 입력으로 하는 제2 D플립플롭과, 상기 제1 D플립플롭의 데이터출력을 리셋 입력으로 받고, 상기 제2 D플립플롭의 데이터출력을 세트 입력으로 받는 R-S래치 회로를 구현하여, 상기 이중화된 제어모듈이 액티브 상태에서 스탠바이 상태로 넘어가는 경우 발생하는 신호가 상기 제1 및 제2 D플립플롭의 D입력단으로 인가되어 D래치된 데이터가 상기 R-S래치 회로에 입력되어 래치된 후 출력되는 스위칭 제어회로를 제안한다. In order to achieve the object of the present invention, in the switching control circuit for controlling switching between two redundant control modules, the first D to invert the output of the logical sum of the side information and the reset information set to the high level as a reset input; A flip-flop, a second D flip-flop having a reset input of the side information and the reset information set to a low level as a reset input, and a data output of the first D flip-flop as a reset input, and receiving the second D flip-flop. By implementing an RS latch circuit that receives the data output as a set input, a signal generated when the redundant control module transitions from an active state to a standby state is applied to the D input terminals of the first and second D flip-flops, A switching control circuit for latched data is inputted to the RS latch circuit, latched, and then output.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 회로 구성, 소자나 부품의 종류 또는 갯수 등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 도시되어 있다. 그러나, 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description and the annexed drawings, many specific details are set forth in order to provide a more thorough understanding of the present invention, such as specific circuit configurations, types or number of elements or components, and the like. However, it will be apparent to one of ordinary skill in the art that the present invention may be practiced without these specific details.

그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 2는 본 발명의 실시예에 따른 이중화 모듈간의 스위칭 제어회로 나타내는 회로도를 나타내다. 2 is a circuit diagram showing a switching control circuit between redundant modules according to an embodiment of the present invention.

상기 도 2에 도시된 스위칭 제어회로의 구성을 살펴보면, 이중화된 2개의 모듈이 이중화되는 경우 발생하는 신호를 데이터입력단으로 입력받으며, 미리 정해진 레벨을 갖는 사이드정보와 리셋신호를 논리합한 출력 값의 반전된 값을 리셋입력단으로 입력받는 제1 D플립플롭(10)이 구비되어 있으며, 상기 이중화되는 경우 발생하는 신호를 데이터입력단으로 상기 제1 D플립플롭(10)과 동시에 입력받으며, 상기 정해진 사이드정보와 반전된 레벨 값을 가지는 사이드정보와 리셋신호를 논리합한 출력 값을 리셋입력단으로 입력받는 제2 D플립플롭(20)이 구비된다. 그리고, 상기 제1 D플립플롭(10)과 제2 D플립플롭(20)의 데이터출력단을 리셋 및 세트 입력으로 받는 R-S래치회로(50)가 구비되어 있게 된다. 한편, 상기 R-S래치회로(50)의 출력단은 이중화된 모듈의 이중화 동작을 제어하는 신호가 된다.Referring to the configuration of the switching control circuit shown in FIG. 2, a signal generated when two redundant modules are duplicated is inputted to a data input terminal, and the output value obtained by logically combining side information having a predetermined level and a reset signal is inverted. And a first D flip-flop 10 for receiving the reset value into the reset input terminal. The signal generated when the redundancy is input to the data input terminal is simultaneously received with the first D flip-flop 10. And a second D flip-flop 20 which receives the side information having the inverted level value and the output value obtained by logically adding the reset signal to the reset input terminal. In addition, an R-S latch circuit 50 for receiving the data output terminals of the first D flip-flop 10 and the second D flip-flop 20 as a reset and a set input is provided. On the other hand, the output terminal of the R-S latch circuit 50 is a signal for controlling the redundancy operation of the redundant module.

상기 도 2에 도시된 스위칭 제어회로의 동작을 신호의 흐름에 따라 동작을 하기에 설명한다.The operation of the switching control circuit shown in FIG. 2 will be described below according to the flow of signals.

먼저, 교환기시스템에 전원이 공급되면, 상기 D플립플롭(10,20)의 데이터입력단으로 Take over신호가 들어오는 상태가 된다. 만일 상기 교환기시스템의 주제어부가 정상적인 동작을 수행하고 있는 경우에는, 상기 제1 D플립플롭(10)의 데이터입력단으로는 하이레벨 값인 '1'이 입력되고, 상기 제2 D플립플롭(20)의 데이터입력단으로는 로우레벨 값인 '0'이 입력된다. 이는 주제어부가 액티브 상태에 있고, 부제어부가 대기(Stand By)상태에 있음을 알 수 있게 해준다. 그리고, 상기 D플립플롭(10, 20)의 리셋(Reset)입력단에는 미리 정해진 신호인 사이드 정보와 상기 교환기 시스템에 동작되는 동안 소정 제어에 의해 발생하는 리셋값이 논리합(30, 40) 동작을 통해 출력된 값이 입력된다. 이때 상기 제1 D플립플롭(10)의 리셋입력단에는 논리합 동작을 통해 출력된 값이 반전되어, 즉, 하이레벨 값은 로우레벨로, 로우레벨 값은 하이레벨 값으로 반전되어 입력되며, 상기 제2 D플립플롭(20)의 리셋입력단에는 상기 논리합 동작을 통해 출력된 값이 그대로 입력되게 된다. 그리고, 상기 제1 D플립플롭(10)의 리셋입력단에 입력되기전 논리합 되는 사이드 정보는 하이레벨 값으로 정해져 있게 되며, 상기 제2 D플립플롭(20)의 리셋입력단에 입력되기전 논리합 되는 사이드 정보는 로우레벨 값으로 정해져 있게된다. 이는 제조자에 의해 설정되는 불변적인 값이 된다. 따라서, 상기 제 1플립플롭(10)은 사이드정보가 하이레벨 값으로 정해져 있으므로, 논리합(30) 입력으로 입력되는 리셋신호의 레벨 값과는 상관없이 하이레벨 값이 반전되는 로우레벨 값만이 리셋입력단으로 입력되게 된다. 결국, 상기 제1 D플립플롭(10)은 데이터입력단으로 입력되는 데이터 정보가 데이터 출력단으로 변하지 않고 출력된다. 즉, 상기 제1 D플립플롭(10)의 데이터입력단에 입력되는 Take over신호는 안정된 상태로 데이터출력단으로 출력되는 것이다.First, when power is supplied to the exchange system, the take-over signal enters the data input terminal of the D flip-flops 10 and 20. If the main controller of the exchange system is performing a normal operation, a high level value of '1' is input to the data input terminal of the first D flip-flop 10, and the second D flip-flop 20 The low level value '0' is input to the data input terminal. This makes it possible to know that the main controller is in the active state and the sub controller is in the stand by state. At the reset input terminal of the D flip-flop 10 and 20, the side information, which is a predetermined signal, and the reset value generated by a predetermined control while operating the exchange system are operated through the OR operation 30 and 40. The output value is entered. In this case, a value output through a logic sum operation is inverted to the reset input terminal of the first D flip-flop 10, that is, the high level value is inverted into a low level and the low level value is inverted into a high level value. The value output through the logic sum operation is inputted to the reset input terminal of the 2D flip-flop 20 as it is. The side information to be logically input before being input to the reset input terminal of the first D flip-flop 10 is determined to be a high level value, and the side to be logically input before being input to the reset input terminal of the second D flip-flop 10. The information is held at a low level value. This is a constant value set by the manufacturer. Accordingly, since the side information of the first flip-flop 10 is set to a high level value, only the low level value at which the high level value is inverted regardless of the level value of the reset signal input to the logic sum 30 is inputted to the reset input stage. Will be entered. As a result, the first D flip-flop 10 is output without changing the data information input to the data input terminal to the data output terminal. That is, the take over signal input to the data input terminal of the first D flip-flop 10 is output to the data output terminal in a stable state.

한편, 상기 제2 D플립플롭(20)은 사이드정보가 로우레벨 값으로 정해져 있으므로, 논리합(40) 입력으로 입력되는 리셋신호의 레벨 값에 따라 상기 제2 D플립플롭(20)의 리셋입력단에 입력되는 값이 변화된다. 즉, 상기 리셋신호가 로우레벨 값이 되면, 이는 로우레벨 값을 가진 사이드 정보와 논리합(40)되어 로우레벨 값을 상기 제2 D플립플롭(20)의 리셋입력단으로 출력하게 된다. 따라서, 상기 제2 D플립플롭(20)의 데이터입력단에 입력되는 데이터 정보가 변하지 않고 데이터출력단으로 출력되게 된다. 또한, Take over신호는 안정된 상태로 데이터출력단으로 출력되는 것이다. 그러나, 상기 논리합(40)의 입력으로 하이레벨 값의 리셋신호가 입력되는 경우는, 논리합(40)되는 사이드 정보가 로우레벨 값을 가지므로, 상기 제2 D플립플롭(20)의 리셋입력단에는 하이레벨 값이 입력되어 데이터출력단으로는 로우레벨 값만이 출력되게 된다. 그리고, 이러한 경우는, 상기 제1 D플립플롭(10)의 데이터입력단에 로우레벨 값을 가지는 Take over신호가 입력되면 데이터출력단에도 로우레벨 값이 나오는 경우가 있으므로, 상기 두 D플립플롭(10, 20)의 데이터출력단은 모두 로우레벨 값을 출력하게 되는데, 이때에는, 상기 두 D플립플롭(10, 20)의 데이터출력단에 R-S래치회로의 입력단이 접속되므로, 상기 R-S래치회로(50)는 쌍안정 상태에 있게 된다. 즉, 상기 R-S래치회로(50)의 출력 값은 이전의 출력 값과 동일한 값이 되는 것이다.On the other hand, since the side information of the second D flip-flop 20 is set to a low level value, the second D flip-flop 20 is connected to the reset input terminal of the second D flip-flop 20 according to the level value of the reset signal input to the logic sum 40. The value entered is changed. In other words, when the reset signal reaches a low level value, the reset signal is logic OR 40 with the side information having the low level value, and outputs the low level value to the reset input terminal of the second D flip-flop 20. Therefore, the data information input to the data input terminal of the second D flip-flop 20 is output to the data output terminal without changing. In addition, the take over signal is output to the data output terminal in a stable state. However, when the reset signal of the high level value is input to the logic sum 40, since the side information to be logic sum 40 has a low level value, the reset input terminal of the second D flip-flop 20 is connected to the reset input terminal of the second D flip-flop 20. The high level value is input so that only the low level value is output to the data output terminal. In this case, when a take over signal having a low level value is input to the data input terminal of the first D flip-flop 10, a low level value may also be output to the data output terminal. The data output stage of 20) outputs a low level value. In this case, since the input terminal of the RS latch circuit is connected to the data output terminals of the two D flip-flops 10 and 20, the RS latch circuit 50 is paired. It is in a stable state. That is, the output value of the R-S latch circuit 50 is the same as the previous output value.

결론적으로, 상기 두 D플립플롭(10, 20)에 Take over신호가 입력되고, 리셋신호가 입력되지 않으면, 데이터출력단으로는 안정된 값을 가지는 Take over신호가 출력되는 것이고, 상기 안정된 출력 값은 상기 R-S래치회로(50)로 입력되어 이중화된 제어모듈의 이중화 동작을 스위칭하는 것이다. 일예로, 주제어부가 액티브상태에 있는 경우에 발생하는 Take over신호가 상기 D플립플롭(10, 20)에 인가되면, 상기 제1 D플립플롭(10)의 데이터입력단에는 하이레벨 값 '1'이 입력되고, 상기 제2 D플립플롭(20)의 데이터입력단에는 로우레벨 값 '0'이 입력된다. 그러면, 상기 설명한 동작에 따라 상기 데이터입력단에 입력된 신호는 안정된 레벨값을 가지고 상기 D플립플롭(10, 20)의 데이터출력단으로 출력된다. 즉, 상기 제1 D플립플롭(10)의 데이터출력단으로는 하이레벨 값 '1'이 그대로 출력되며, 제2 D플립플롭(20)의 데이터출력단으로는 로우레벨 값 '0'이 그대로 출력되는 것이다. 이 값들은 상기 R-S회로(50)에 입력되어 주제어부를 액티브상태로 유지시키는 출력 신호를 발생시킨다. 그러나, 주제어부에 이상이 생겨 부제어부가 동작하는 경우, 즉, 이중화 동작이 수행되는 경우, 상기 Take over신호 값들이 반전되고, 이를 상기 D플립플롭(10, 20)의 데이터입력단으로 입력받아 안정된 상태로 출력하게 되고, 그러면, 상기 R-S회로(50)에 의해 래치되어 주제어부를 대기상태로 만드는 출력 신호를 발생시킨다. 따라서, 이중화동작이 안정되어 수행되는 것이다.In conclusion, if the take-over signal is input to the two D flip-flops 10 and 20, and if the reset signal is not input, the take-over signal having a stable value is output to the data output terminal. It is input to the RS latch circuit 50 to switch the redundant operation of the redundant control module. For example, when a take over signal generated when the main control unit is in an active state is applied to the D flip flops 10 and 20, a high level value '1' is applied to the data input terminal of the first D flip flop 10. The low level value '0' is input to the data input terminal of the second D flip-flop 20. Then, according to the above-described operation, the signal input to the data input terminal is output to the data output terminal of the D flip-flops 10 and 20 with a stable level value. That is, the high level value '1' is output as it is to the data output terminal of the first D flip-flop 10, and the low level value '0' is output as it is to the data output terminal of the second D flip-flop 20. will be. These values are input to the R-S circuit 50 to generate an output signal for keeping the main control part active. However, when the sub-control unit operates because of an abnormality in the main control unit, that is, when the redundancy operation is performed, the take-over signal values are inverted, and are input to the data input terminal of the D flip-flop 10 or 20 to be stable. The output signal is then latched by the RS circuit 50 to generate an output signal which makes the main control part stand by. Therefore, the duplication operation is performed stably.

즉, 종래에는 전원이 갑자기 공급되거나 끊기는 경우, 불규칙한 Take over신호의 입력에 의해 불안정하게 동작하였던 이중화 동작이, 상기한 바와 같이 안정화 회로인 D플립플롭을 부가하여 구비시키므로, 안정된 이중화 동작을 수행하도록 하는 것이다.That is, in the case where the power is suddenly supplied or disconnected in the past, the redundant operation, which was unstable by the input of an irregular take over signal, is provided with a D flip-flop, which is a stabilization circuit as described above, so that a stable redundancy operation can be performed. It is.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 실시예에서는 D플립플롭으로 안정된 동작이 수행되도록 처리하였으나. 동일한 종작을 수행하는 다른 회로로도 대체가 가능하게 된다. 또한, 상기 상세한 설명에서는 제어모듈의 이중화 동작을 일예로 들어 설명 하였지만, 이중화된 모듈의 동작에서 변형되어 실시가 가능하다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications can be made without departing from the scope of the present invention. In particular, in the embodiment of the present invention was processed to perform a stable operation to the D flip-flop. It is possible to replace it with another circuit that performs the same production. In addition, in the above detailed description, the duplication operation of the control module has been described as an example, but may be modified and implemented in the operation of the duplication module.

따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정하여져야 한다.Therefore, the scope of the invention should not be defined by the described embodiments, but should be defined by the equivalent of claims and claims.

상술한 바와 같이 본 발명은 이중화된 제어모듈을 구비하는 교환기시스템에 급격한 전원 공급 혹은 예측치 못한 불규칙한 이중화 동작 신호의 입력이 있더라도, 안정된 이중화 동작을 수행하도록 처리하는 이점을 가져다준다.As described above, the present invention has the advantage of processing to perform a stable redundancy operation even when there is a sudden power supply or input of an unexpected redundancy operation signal to an exchange system having a redundant control module.

도 1은 종래 교환기시스템에서 이중화된 제어모듈간에 스위칭을 제어하는 회로의 회로도.1 is a circuit diagram of a circuit for controlling switching between redundant control modules in a conventional exchange system.

도 2는 본 발명에 따른 교환기시스템에서 사이드 정보를 이용한 이중화된 모듈간의 안정된 스위칭 제어회로의 회로도.2 is a circuit diagram of a stable switching control circuit between redundant modules using side information in an exchange system according to the present invention.

Claims

In the switching control circuit for controlling switching between two redundant control modules,

A first D flip-flop that inverts the output of which the side information and the reset information are determined to be high level as the reset input, and a second D flip-flop that is the output of the logic sum of the side information and the reset information set to the low level as the reset input. And an RS latch circuit configured to receive the data output of the first D flip-flop as a reset input and to receive the data output of the second D flip-flop as a set input so that a predetermined signal generated by the redundant control module is Switching between the redundancy modules, characterized in that the D latched data applied to the D input terminals of the first and second D flip-flops is input to the RS latch circuit, latched, and then outputted to the redundancy signal of the control module to be duplicated. Control circuit.

The method of claim 1,

When the redundant control module performs the redundancy operation, a signal generated according to the redundancy operation is applied to the D input terminals of the first and second D flip-flops so that the latched data is input to the RS latch circuit and latched. And then outputted, so that the control module receiving the output data is duplicated.

The method of claim 2,

When the redundant control module performs the duplication operation, the signal generated according to the duplication operation is composed of a signal having a high level value and a signal having a low level value, and the signal having a high level value is the second D. And a signal having a low level value is applied to the D input terminal of the first flip-flop.