JPH0213138A - Switching circuit - Google Patents
Switching circuitInfo
- Publication number
- JPH0213138A JPH0213138A JP16106488A JP16106488A JPH0213138A JP H0213138 A JPH0213138 A JP H0213138A JP 16106488 A JP16106488 A JP 16106488A JP 16106488 A JP16106488 A JP 16106488A JP H0213138 A JPH0213138 A JP H0213138A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- standby
- alm
- signal
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102000007469 Actins Human genes 0.000 description 1
- 108010085238 Actins Proteins 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、切替回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a switching circuit.
特に、装置のパネルが、現用、予備構成となっており、
これらのパネルを互いに切替可能とする切替回路に関す
るものである。In particular, the equipment panel has a working and backup configuration.
The present invention relates to a switching circuit that enables switching between these panels.
［従来の技術］
従来の切替回路は、運用系および待機系を構成する２つ
のパネルのうち、運用系をなすパネルに障害が発生した
とき、待機系のパネルに障害が発生していなければ、無
条件で自動的に待機系のパネルを運用系に切り替えるよ
うになっていた。[Prior Art] In a conventional switching circuit, when a failure occurs in the active panel among the two panels that constitute the active system and the standby system, if the failure does not occur in the standby system panel, The standby panel was automatically switched to the active panel without any conditions.
［解決すべき課題］
一ヒ述した従来の切替回路では、待機系のパネルに障害
発生がなく、運用系のパネルに障害が発生した場合、待
機系への切替がなされ、待機系が運用系に、運用系が待
機系となる。[Problems to be solved] In the conventional switching circuit described above, if there is no failure in the standby panel and a failure occurs in the active panel, switching to the standby system is performed, and the standby system becomes the active panel. Then, the active system becomes the standby system.
ところが、待機系となったパネルは、リセットされるの
で、一定期間「障害なし」と判定される。However, since the panel that becomes the standby system is reset, it is determined that there is no failure for a certain period of time.
そして、この期間に再び運用系側で障害が発生すると、
従来の切替回路では自動的に切り替え動作がなされるた
め、結果として運用系が両パネル間を交互に連続して移
動してしまうという問題点があった。If a failure occurs again on the operational side during this period,
Since the conventional switching circuit performs the switching operation automatically, there is a problem in that the active system moves alternately and continuously between the two panels.
本発明は上記の問題点にかんがみてなされたもので、連
用系のパネルおよび待機系のパネルに障害が発生した場
合でも、Ｎ用系が両パネル間を交互に連続して移動しな
いように外部からロックをかけることのできる切替回路
の提供を目的とする。The present invention has been made in view of the above-mentioned problems, and even if a failure occurs in the active system panel and the standby system panel, the N system is designed to prevent the N system from continuously moving alternately between both panels. The purpose of the present invention is to provide a switching circuit that can be locked.
［課題の解決手段］
Ｌ記目的を達成するために本発明は、運用系および待機
系を構成する２つの同一のパネルを備え、これらパネル
のうち運用系をなすパネルに障害が発生したとき、自動
的に待機系のパネルを運用系にνＪ’Ｊ替える切替回路
において、前記切替を停止させ、あるいは、待機状態に
あった両系のうち、一方の系の障害が解除されたとき、
この解除された系を運用系として固定するロック信号を
備えた構成としである・
［実施例］
以下、本発明の一実施例について図面を参照して説明す
る。[Means for Solving the Problems] In order to achieve the object L, the present invention includes two identical panels constituting an active system and a standby system, and when a failure occurs in the panel constituting the active system among these panels, In a switching circuit that automatically switches a standby panel to an active panel, when the switching is stopped or the fault in one of the two systems in standby mode is cleared,
The configuration includes a lock signal that fixes this released system as an active system. [Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第１図は、実施例のブロック図である。FIG. 1 is a block diagram of an embodiment.
同図において、制御装置は、現用、予備構成となってお
り、ｌがＮ系回路、２がＥ系回路である。これらの回路
ｌおよび２は、まったく同一の回路構成となっている。In the figure, the control device has a current and a backup configuration, 1 is an N-system circuit, and 2 is an E-system circuit. These circuits 1 and 2 have exactly the same circuit configuration.
したがって、どちらが現用となり、予備となっても問題
は生じない。Therefore, there is no problem which one becomes the active one and which one becomes the spare one.
３および４の回路は、Ｎ系回路１およびＥ系回路２の障
害状態Ｃ以下、ＡＬＭという）を保持するＤ−ＦＦ（Ｄ
−フリップフロップ）である、このＤ−ＦＦのセットｓ
が１のとき（後述するロックがかかっていないとき、す
なわち１＋＋＝１のとき）は、ＡＬＭ状８（文１２文２
参照）がクロックＣ１ｚ、ｌａ参照）によってＤ−ＦＦ
へ保持される。セットＳがＯのとき（すなわち１＋＋＝
Ｏのとき）は、Ｄ−ＦＦの出力（文５．ｉ６参照）は、
ＡＬＭ状態（文１ 、立２参照）に無関係で１となる。The circuits 3 and 4 are D-FFs (D
- flip-flop), this set of D-FFs s
is 1 (when the lock described later is not applied, that is, when 1++ = 1), ALM state 8 (statement 12 statement 2
reference) is D-FF by clock C1z, la reference).
to be held. When set S is O (i.e. 1++=
O), the output of D-FF (see statement 5.i6) is
It is 1 regardless of the ALM status (see Sentence 1, Stand 2).
５および６は 前記Ｄ−ＦＦ３および４の出力（文５．
又６参照）を入力するＮＡＮＤ回路である。これらＮＡ
ＮＤ回路５および６は、後述するように、互いに相手パ
ネルの現用、待機状態信号を受は取り、前記Ｄ−ＦＦ３
および４の出力（文５１文６参照）に応じて、現用また
は待機系を示す信号Ｃ１ｒ、ｌｓ参照）を出力する。5 and 6 are the outputs of D-FF3 and 4 (statement 5.
It is also a NAND circuit that inputs the input signal (see 6). These NA
As will be described later, the ND circuits 5 and 6 each receive and receive active and standby state signals from the other panel, and the D-FF3
According to the outputs of and 4 (see sentence 51 and sentence 6), signals C1r and ls indicating the active or standby system are output.
７は前記ＮＡＮＤ回路５および６からの出力を入力する
ＮＡＮＤ回路であり、両系のパネルに障害が発生し、両
系ともに待機状態であることを検出するための回路であ
る。A NAND circuit 7 inputs the outputs from the NAND circuits 5 and 6, and is a circuit for detecting that a failure has occurred in both panels and both panels are in a standby state.
８は、前記ＮＡＮＤ回路７からの出力（文９参照）と、
図示せざる出力部よりのロック信号（免１ａ参照）とを
入力するＮＡＮＤ回路であり、両系が待機中は、ロック
がかからないようにするための回路である。8 is the output from the NAND circuit 7 (see sentence 9),
This is a NAND circuit that inputs a lock signal (see Illustrated 1a) from an output section (not shown), and is a circuit to prevent locking when both systems are on standby.
ｉｔはＮ系回路１のＡＬＭ信号である。この信号文１は
、Ｎ系回路１で発生したＡＬＭがある場合「Ｏ」であり
、ＡＬＭがない場合「１」である。it is the ALM signal of the N-system circuit 1. This signal statement 1 is "O" if there is an ALM generated in the N-system circuit 1, and is "1" if there is no ALM.
文２はＥ系回路２のＡＬＭ信号である。この信号立２は
、前記信号文ｌと同様、Ｅ系回路２で発生したＡＬＭが
ある場合「０」であり、ＡＬＭがない場合ｒｌＪである
。Statement 2 is the ALM signal of E system circuit 2. Similar to the signal statement 1, this signal 2 is "0" if there is an ALM generated in the E system circuit 2, and is rlJ if there is no ALM.
立つ７文４は、前記ＡＬＭ信号９．１１文２の状態をラ
ッチさせるための高速のクロックである。The rising 7-statement 4 is a high-speed clock for latching the state of the ALM signal 9.11 statement 2.
立５はＮ系回路ｌのＡＣＴ用入力信号（ＡＣＴＩＮ信号
）であり、前記Ｄ−ＦＦ３で保持したパネルのＡＬＭ状
態を示す信号である。5 is an ACT input signal (ACTIN signal) of the N-system circuit 1, and is a signal indicating the ALM state of the panel held by the D-FF 3.
立、モはＥ系回路２のＡＣＴ用入力信号であり、前記Ｄ
−ＦＦ４で保持したパネルのＡＬＭ状態を示す信号であ
る。D and D are input signals for ACT of the E system circuit 2, and
- This is a signal indicating the ALM state of the panel held by FF4.
ｌｒは、前記ＮＡＮＤ回路５から出力されるＮ系回路１
のＡＣＴ信号、ｌａは前記ＮＡＮＤ回路６から出力され
るＥ糸回路２のＡＣＴ信号である。これらＡＣＴ信号Ｃ
１７または！１８）が「０」のとき１回路（Ｎ糸回路ｌ
またはＥ糸回路２）が運用系となり、ｒｌＪのとき、待
機系となる。これらＡＣＴ信号ｎ ｒ ＋ ｌ ｇは、
互いに相手回路のＮＡＮＤ回路６，５に接続されており
、切替判断の信号であると同時に、自パネルの運用。lr is the N-system circuit 1 output from the NAND circuit 5;
and la is the ACT signal of the E thread circuit 2 output from the NAND circuit 6. These ACT signals C
17 or! 18) is "0", one circuit (N thread circuit l
Alternatively, the E thread circuit 2) becomes the active system, and when rlJ, it becomes the standby system. These ACT signals n r + l g are
Each is connected to the NAND circuits 6 and 5 of the other circuit, and serves as a switching judgment signal and at the same time operates the own panel.
待機状態を示す信号となっている。This is a signal indicating the standby state.
文９は、前記ＮＡＮＤ回路７から出力される運用状態信
号であり、両系のパネルに障害が発生し、両系ともに待
機状態であるときのみ（すなわち、旦７＝見８＝１のと
きのみ）、立ｑ＝０となる。Statement 9 is an operation status signal output from the NAND circuit 7, and is sent only when a failure occurs in the panels of both systems and both systems are in a standby state (that is, only when dan7=mi8=1). ), q=0.
ＱＩＱは、現用、待機系の切り替えをス）−／プさせ、
あるいは両系がＡＬＭで待機状態にあった後に、どちら
かの系が復旧したとき、その系を運用系として固定する
ためのロック信号である。このロック信号文＋ｏは、ｒ
ｌＪでロック状態、「Ｏ」でロック無しの状態である。QIQ performs switching between active and standby systems,
Alternatively, when either system is restored after both systems are in standby state in ALM, this is a lock signal to fix that system as the active system. This lock signal statement +o is r
1J is the locked state, and ``O'' is the non-locked state.
見１１は、前記ＮＡＮＤ回路８から出力されるセット信
号である。Reference numeral 11 is a set signal output from the NAND circuit 8.
以ド１本実施例の動作について説明する。The operation of this embodiment will now be described.
（１）本実施例では、ロックがかかっていない場合、す
なわちロック信号１ ＋ｏ＝ Ｏでセット信号ｕ＋＋＝
１の場合、運用系に障害が発生したときには、自動的に
待機系が運用系に切り替わる。(1) In this embodiment, when the lock is not applied, that is, when the lock signal 1 +o=O, the set signal u++=
In the case of 1, when a failure occurs in the active system, the standby system is automatically switched to the active system.
例えば、回路ｌにおいて、ＡＬＭがない場合文１−１で
ｕｓ＝１、かっ交８＝１であるから文７＝０となり１文
６＝０のとき、文８＝１となる。For example, in circuit 1, if there is no ALM, us=1 in statement 1-1 and parenthesis 8=1, so statement 7=0, and when 1 statement 6=0, statement 8=1.
したがって、回路ｌは連用系に、回路２は待機系となる
。Therefore, the circuit 1 becomes the active system, and the circuit 2 becomes the standby system.
ここで、回路２にＡＬＭがなく（ＪＬ２＝１ゆえＪＬ６
＝１）、回路１にＡＬＭが発生したとすると１文ａｗ１
で、旦！＝０（又５＝ｏ）となるので、１ｐ＝１となる
。そして、見１＝見であるので、文８は「０」となる。Here, there is no ALM in circuit 2 (JL2=1, so JL6
= 1), if ALM occurs in circuit 1, one sentence aw1
So, Dan! =0 (and 5=o), so 1p=1. Then, since 1=see, sentence 8 becomes "0".
したがって、回路１が待機系へ、回路２が運用系へとｖ
Ｊり替わる。Therefore, circuit 1 goes to the standby system and circuit 2 goes to the active system.
J changes.
（Ｉ＋）本実施例では、両系にＡＬＭが発生した場合に
、運用系が両系間を交互に移動するという現象を、ロッ
クをかけて停止させることができる。(I+) In this embodiment, when ALM occurs in both systems, it is possible to lock and stop the phenomenon in which the active system alternately moves between the two systems.
例えば、回路１が運用系Ｃ１ｒ＝０）でＡＬＭなしく文
＋＝１）、回路２が待機系（交８＝１）でＡＬＭあり（
文２＝Ｏ）とする。For example, circuit 1 is the active system C1r=0) without ALM and statement +=1), and circuit 2 is the standby system (cross 8=1) with ALM (
Sentence 2 = O).
このとき、ロックがかかっていなければＣＬ；Ｌ＋ｏ＝
Ｏ）、 文１１＝１となり、Ｄ−ＦＦはセットされな
い０回路２は、ＡＬＭ発生で回路がリセットされるため
、一定時間ＡＬＭなしく立２＝１）とされる。At this time, if it is not locked, CL;L+o=
O), statement 11=1 and D-FF is not set.0 circuit 2 is reset by the occurrence of ALM, so there is no ALM for a certain period of time (2=1).
ここで１回路ｌ側でもＡＬＭが発生したとすると、
見１：０で文５＝Ｏゆえ、文１＝１となり、立２＝ｌで
１ｂ＝１、かつ！；Ｌ７＝１ゆえ、立８＝０となって、
回路１は待機系（文７＝１）に、回路２は運用系（文８
；Ｏ）になる。Here, if ALM occurs on the l side of circuit 1, then 1:0 and statement 5=O, therefore statement 1=1, 2=l and 1b=1, and! ;Since L7=1, Tachi8=0,
Circuit 1 is used as a standby system (statement 7 = 1), and circuit 2 is used as an active system (statement 8
;O).
ところが、待機系になった回路ｌはリセットされるため
、一定時間ＡＬＭなしくＪＬ＋＝１）とみなされるが、
このとぎ回路２は、リセットが解除されて再びＡＬＭあ
り（Ｊ１２＝Ｏ）となるため、上記と同様にして１回路
ｌが運用系へ、回路２が待機系へと変化することとなる
。However, since the circuit l that has become a standby system is reset, it is assumed that there is no ALM for a certain period of time and JL+=1).
Since the reset circuit 2 is released from the reset and becomes ALM again (J12=O), one circuit 1 changes to the active system and the circuit 2 changes to the standby system in the same way as above.
このようにして、回路１と回路２とにＡＬＭが発生した
場合、連用系が１回路ｌと回路２との間で交互に移動す
るという現象が発生する。In this manner, when ALM occurs in circuit 1 and circuit 2, a phenomenon occurs in which the linked system alternately moves between circuit 1 and circuit 2.
本実施例では、このような状態に対してロックをかける
。In this embodiment, such a state is locked.
ロックをかけると、
１ ＋ｏ＝ １で、ｕｑ＝１ゆえ、Ｅｊｚ＝０となり、
Ｄ−ＦＦ３．４がセットされる。When locking, 1 + o = 1 and uq = 1, so Ejz = 0,
D-FF3.4 is set.
したがって例えば、回路１が運用系、回路２が待機系（
愛へ＝１．１８＝１ゆえ交７＝Ｏ［運用系］ 、ｌｂ
＝Ｏ，ｌｒ ＝Ｏゆえｕｓ＝１［待機系］）のとき、ロ
ックがかかると、見５＝ １６＝１となるか
党５−１と交ｅ＝１で文７＝０、
見６＝１と文７＝０で文８＝１
であり１回路１と回路２の状態は不変である。Therefore, for example, circuit 1 is the active system and circuit 2 is the standby system (
To love = 1.18 = 1 therefore intersection 7 = O [operational system], lb
= O, lr = O, so us = 1 [standby system]), if the lock is applied, then 5 = 16 = 1, or when party 5-1 and e = 1, sentence 7 = 0, and 6 = 1 and statement 7 = 0, statement 8 = 1, and the states of circuit 1 and circuit 2 remain unchanged.
このように本実施例では、仮りに両系にＡＬＭが発生し
たとしても、外部よりロック信号をかけることにより、
連用系が回路１と回路２との間で交りに移動するのを防
止することができる。In this way, in this embodiment, even if ALM occurs in both systems, by applying a lock signal from the outside,
It is possible to prevent the linked system from moving alternately between circuit 1 and circuit 2.
（Ｉｌｌ）本実施例では、両系が待機状態にあるとき、
ロングがかかっている場合（Ｊ１＋ｏ＝１）でも、系の
ＡＬＭが解除されれば、解除された系が運用系に固定さ
れる。(Ill) In this embodiment, when both systems are in standby state,
Even if a long signal is applied (J1+o=1), if ALM of a system is released, the released system is fixed as the active system.
両系が待機状態にある場合は、
文１＝２８＝１ゆえ込９＝０
となり、ロック信号とは無関係に、すなわち、交＋ｏ＝
Ｏであれ、ｉ＋ｏ＝１であれ、Ｄ−ＦＦ（７）セット
信号交１１は「１」となる。When both systems are in standby state, statement 1 = 28 = 1, therefore, 9 = 0, regardless of the lock signal, that is, cross + o =
Whether it is O or i+o=1, the D-FF(7) set signal intersection 11 becomes "1".
したがって以下に例示するように、その後１両系のうち
ＡＬＭが解除された側の系が運用系に他系が待機系とな
る。Therefore, as illustrated below, the system on which ALM has been released becomes the active system and the other system becomes the standby system.
例えば、回路ｌのＡＬＭが解除されたとすると 文１＝１２文５＝１で２８＝１ゆえ 交１＝０となり、文８は「１」のままとなる。For example, if ALM of circuit l is released, Sentence 1 = 12 Sentence 5 = 1, so 28 = 1 Intersection 1=0, and sentence 8 remains "1".
すなわち、回路ｌが運用系、回路２が待機系となる。That is, the circuit 1 is the active system, and the circuit 2 is the standby system.
そして、文Ｂ＝１１文１＝０ゆえ、ｕ９＝１となり、ロ
ックがかかっている状丁三）ならば１ ＋ｏ＝ １ゆえ
、ｆＪ−ｚ＝ ０となり、Ｄ−ＦＦ３ 。Then, since statement B = 11 and statement 1 = 0, u9 = 1, and if the state is locked, then 1 + o = 1, so fJ-z = 0, and D-FF3.
４はセット状態となる。4 is in the set state.
このため、回路１または２のＡＬＭ信号文１または又２
が「０」であろうと「１」であろうと、回路ｌは運用系
に、回路２は待機系に固定された状態となる。Therefore, ALM signal statement 1 or 2 of circuit 1 or 2
Whether it is "0" or "1", the circuit 1 is fixed to the active system and the circuit 2 is fixed to the standby system.
このように、未実施例では、山系が待機状態にあるとき
、ロックがかかっている場合（文１０＝１）でも、系の
ＡＬＭが解除されれば、解除された系が運用系に固定さ
れる。In this way, in the unimplemented example, when the mountain system is in standby state, even if it is locked (statement 10 = 1), if the ALM of the system is released, the released system is fixed as the active system. Ru.
［発明の効果］
以」−説明したように本発明は、運用系のパネルおよび
待機系のパネルに障害が発生した場合でも、両系の状態
をロックさせるロック信号を設けであるので、連用系が
両パネル間を交互に連続して移動するという現象を防止
することができるという効果がある。[Effects of the Invention] As explained above, even if a failure occurs in the active panel and the standby panel, the present invention is provided with a lock signal that locks the status of both systems. This has the effect that it is possible to prevent the phenomenon in which the panel moves alternately and continuously between both panels.
また、両系が待機状態にあるとき、ロックがかかってい
る場合でも、系のＡＬＭが解除されれば、解除された系
が連用系に固定されるという効果がある。Furthermore, when both systems are in a standby state, even if they are locked, if the ALM of the systems is released, the released system is fixed as the shared system.
第１図は、 本発明の一実施例のブロック図であ る。 ２ ： パネル 交 ０：ロック信号 Figure 1 shows 1 is a block diagram of an embodiment of the present invention. Ru. 2: panel Exchange 0: Lock signal
Claims (1)
え、これらパネルのうち運用系をなすパネルに障害が発
生したとき、自動的に待機系のパネルを運用系に切り替
える切替回路において、前記切替を停止させ、あるいは
、待機状態にあった両系のうち、一方の系の障害が解除
されたとき、この解除された系を運用系として固定する
ロック信号の出力部を備えたことを特徴とする切替回路
。In a switching circuit that includes two identical panels forming an active system and a standby system, and automatically switches the standby system panel to the active system when a failure occurs in the panel forming the active system among these panels, the switching circuit or when a fault in one of the two systems in standby status is cleared, the system is characterized by being equipped with a lock signal output unit that fixes the cleared system as the active system. switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16106488A JPH0213138A (en) | 1988-06-30 | 1988-06-30 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16106488A JPH0213138A (en) | 1988-06-30 | 1988-06-30 | Switching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0213138A true JPH0213138A (en) | 1990-01-17 |
Family
ID=15727929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16106488A Pending JPH0213138A (en) | 1988-06-30 | 1988-06-30 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0213138A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5143278A (en) * | 1991-05-02 | 1992-09-01 | Packaging Systems, Inc. | Reinforced bulk material box |
-
1988
- 1988-06-30 JP JP16106488A patent/JPH0213138A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5143278A (en) * | 1991-05-02 | 1992-09-01 | Packaging Systems, Inc. | Reinforced bulk material box |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0778039A (en) | Clock selection control system | |
| JPH0213138A (en) | Switching circuit | |
| JPH0213024A (en) | Switching circuit | |
| JPH05189005A (en) | Switching controller | |
| JP2546386B2 (en) | Redundant device | |
| JPS5864553A (en) | Dual arithmetic system | |
| JPS6227814A (en) | Fault detection circuit | |
| JP2965255B2 (en) | Redundant control arithmetic system | |
| JPS6232739A (en) | Switching control system | |
| US5896048A (en) | Method for determining active/stand-by mode for use in a duplicated system | |
| JP2795968B2 (en) | Power system stabilizer | |
| JPH0514238A (en) | Operating system standby system switching device for duplex configuration system | |
| JP2970164B2 (en) | Switching circuit | |
| JPH04350730A (en) | Duplexing circuit | |
| JPH04197022A (en) | Transmission route changeover circuit for carrier protective relay device | |
| JPH01276325A (en) | Clock switching control system with self-diagnostic function | |
| JPH0624882Y2 (en) | Fail-safe circuit | |
| JPS61169036A (en) | System supervisory device | |
| SU1012468A2 (en) | Redundancy device | |
| JP3259446B2 (en) | Digital relay operation test circuit | |
| JPS60213123A (en) | Non-instantaneous interruption switching circuit of clock | |
| JPH096638A (en) | Dual computer system and its switching device | |
| JPH0666767B2 (en) | Clock selection switching method | |
| JPH0469759A (en) | Bypass control system for device selecting signal | |
| JPH02270036A (en) | Redundant switch protecting circuit |