JPH07281618A - 集積電気光学パッケージ - Google Patents

集積電気光学パッケージ

Info

Publication number
JPH07281618A
JPH07281618A JP8204295A JP8204295A JPH07281618A JP H07281618 A JPH07281618 A JP H07281618A JP 8204295 A JP8204295 A JP 8204295A JP 8204295 A JP8204295 A JP 8204295A JP H07281618 A JPH07281618 A JP H07281618A
Authority
JP
Japan
Prior art keywords
light emitting
optically transparent
emitting device
transparent substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8204295A
Other languages
English (en)
Other versions
JP3540859B2 (ja
Inventor
Ronald J Nelson
ロナルド・ジェイ・ネルソン
John W Stafford
ジョン・ダブリュ・スタッフォード
B Harvey Thomas Iii
トーマス・ビー・ハーベイ,ザ・サード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07281618A publication Critical patent/JPH07281618A/ja
Application granted granted Critical
Publication of JP3540859B2 publication Critical patent/JP3540859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【目的】 電気回路構成内で光学部品とドライバ回路と
を電気的に接続するパッケージを提供する。 【構成】 光学的に透明な基板10であって、その上に
形成され、協調して完全な実像を作成する発光装置12
のアレイ20をもつ基板10を含む集積電気光学パッケ
ージ50である。発光装置12は、行と列に配置され、
基板10の外端に隣接するパッド33に接続される。取
付パッドを有するドライバ基板55が基板10上のパッ
ド33にバンプ結合58される。複数のドライバ回路5
7が、ドライバ基板55上の端子を通じて発光装置12
に接続される。レンズ60が基板10の発光装置12の
アレイ20上とその対向側とに装着され、実像を拡大し
て、容易に観察することのできる虚像を生成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、協調的に接続された電
気部品および光学部品を含むパッケージに関し、さらに
詳しくは、電気回路構成内で光学部品とドライバ回路と
を電気的に接続するパッケージに関する。
【0002】
【従来の技術および発明が解決しようとする課題】一般
に、半導体基板または集積回路は、プリント回路板など
の上に載置され、基板を外部回路に接続するために認め
られている方法は、標準的なワイヤ・ボンド法を用いる
ことである。しかし、電気部品または装置の比較的大き
なアレイがその上に形成されている半導体を接続しよう
とする場合は、標準的なワイヤ・ボンド法は非常に困難
なことがある。たとえば、発光ダイオードの比較的大き
なアレイ(たとえば10,000すなわち100x10
0より大きい)をPのピッチ(中心から中心までの距
離)で基板上に形成しようとすると、基板周縁部上のボ
ンド・パッドは2Pのピッチを持つことになる。ボンド
・パッド間の距離をできるだけ大きくするために行と列
とを1つおきに周縁部の対向端に向かわせるので、この
ようになる。
【0003】現在のところ、4.8ミリ−インチのピッ
チを有するボンド・パッドからのワイヤ・ボンド相互接
続が、できる範囲の最良のものである。このため、10
0x100の発光ダイオードを含む上記のアレイにおい
ては、半導体チップ周縁部のボンド・パッドは、周縁部
の各端に50個のボンド・パッドを配置すると、4.8
ミリ−インチの最低ピッチを持つ。アレイにより多くの
装置を入れると、より多くのボンド・パッドが必要とな
り、追加されたボンド・パッドを入れるための周縁部の
寸法は、非常に大きな割合で増大する。すなわち、ボン
ディング・パッドの最低ピッチは4.8ミリ−インチで
あるので、アレイ内の装置のピッチは、基板の寸法に影
響を与えずに、2.4ミリ−インチ、すなわち約61ミ
クロンにもなる。このために、装置を61ミクロンより
小さく作成することができても、ボンディング・パッド
の最低ピッチのために、基板周縁部をそれ以上小さくす
ることができない。基板の寸法は、ワイヤ・ボンディン
グ技術の制約により厳しい制約を受けることがすぐにわ
かる。
【0004】さらに、単独の回路板上に基板とインター
フェース回路構成とを載置することが普通に行われてき
た。このとき起こる問題は、種々の部品を載置および接
続するためには大きな表面積が必要とされることであ
る。
【0005】そのため、基板の寸法に関する制約を実質
的に軽減することができ、必要な表面積の量を少なくす
ることができる相互接続およびパッケージング構造と技
術が必要である。
【0006】従って、本発明の目的は、電気的接続部に
よる寸法の制約を受けない集積電気光学パッケージを提
供することである。
【0007】本発明の別の目的は、従来の集積パッケー
ジよりも実質的に小さい集積電気光学パッケージを提供
することである。
【0008】本発明のさらに別の目的は、従来の集積パ
ッケージよりも実質的に多くの数の発光装置を含む集積
電気光学パッケージを提供することである。
【0009】本発明のさらに別の目的は、従来の集積パ
ッケージよりも実質的に多くの数の発光装置をもつ発光
装置のアレイを含む集積電気光学パッケージを提供する
ことである。
【0010】
【課題を解決するための手段】その中心部で主表面上に
形成されて、協調して完全な実像を生成する発光装置の
アレイを持つ主表面を有する光学的に透明な基板をもつ
集積電気光学パッケージにおいて、上記およびその他の
問題は実質的に解決され、上記およびその他の目的は実
現される。各々の発光装置は、発光装置を起動する第1
および第2電極を有する。光学的に透明な基板は、さら
に、その外縁に隣接する外部の接続/取付パッドをさら
に有し、主表面の中央部の外側では、発光装置の第1電
極が第1群の外部接続/取付パッドに接続され、発光装
置の第2電極は第2群の外部接続/取付パッドに接続さ
れる。ドライバ基板は主表面を有して、光学的に透明な
基板の主表面の中央部において実像と実質的に同一の広
がりをもつ中央部を規定する。ドライバ基板は、さらに
その中に形成された複数の電気導体を有し、これらの電
気導体のそれぞれは中央部の端部に隣接する取付パッド
からドライバ基板の主表面上の接続パッドまで延在す
る。光学的に透明な基板は、たとえば、それを貫通して
中央の光学的に透明な光路(ウィンドウ)を規定するガ
ラスその他の適切な透明材料で形成することができ、ウ
ィンドウの周りには電気導体がフレームとして形成され
る。光学的に透明な基板の主表面は、ドライバ基板の主
表面上に載置され、第1群および第2群の外部接続/取
付パッドはドライバ基板の取付パッドと電気的に接触す
る。複数のドライバおよびコントローラ回路が、ドライ
バ基板上に載置され、これらはデータ入力端子を有し、
さらに発光装置の第1および第2端子に接続された制御
信号出力端子を有して、発光装置を起動し、データ入力
端子に印加されたデータ信号により実像を生成する。
【0011】好適な実施例においては、光学的に透明な
基板の外部接続/取付パッドは、ドライバ基板の中央部
の端部に隣接する取付パッドにバンプ結合され、接続/
取付パッドの許容ピッチを実質的に小さくする。また、
ドライバ基板の主表面上の接続パッドは、行と列からな
るマトリクス内に配置され、実質的により多くの数の接
続パッドを実質的により小さい表面積内に作ることがで
きるようにする。
【0012】
【実施例】図1には、その上に発光装置のアレイ20を
有する光学的に透明な基板10の上面の大きく拡大した
図を示す。図を簡単にするために、光学的に透明な基板
10の代表的な部分だけを完成させてある。光学的に透
明な基板10は、複数の発光装置12がその上に形成さ
れている主表面11を有する。発光装置12は、有機/
ポリマ電界発光素子または発光ダイオードである。本開
示を簡単にするために、以降は有機/ポリマという用語
を「有機」と短縮する。本実施例においては、各発光装
置12が画素を規定し、発光装置12は行と列に配置さ
れ、起動されると協調して主表面11の中央部13に完
全な実像を生成する。
【0013】特に図2には、本発明においてはガラスで
ある光学的に透明な基板10上の単独の有機電界発光素
子12の簡略化され大きく拡大された断面図を示す。有
機電界発光素子12には、ダイオード、すなわち本実施
例においては素子12の陽極として機能する導電性材料
の層が含まれる。有機層または複数の層19/20に
は、ポリマまたは低質量の有機化合物の1つ以上の層が
含まれる。層を形成する有機材料は、電気特性と発光特
性の組み合せに関して選択され、種々の組み合せの正孔
移送(hole transporting ),電子移送(electron tra
nsporting )および発光材料を用いることができる。本
実施例においては、たとえば、層19は正孔移送層であ
り、層20は発光電子移送層である。導電性材料の第2
層21は層19/20の上面に付着され、この特定の実
施例においては陰極として機能する。
【0014】一般に、それを貫通して発光を行うには、
陽極または陰極のいずれか一方を光学的に透明なものと
しなければならない。本実施例においては、導電層18
は、光学的に透明なインジウム−スズ酸化物(ITO)
で形成される。用途によっては、非常に薄い金属膜をI
TOの代わりの透明な導体として用いることができる。
また、必要とされる電位を小さくするために、陰極は、
一般に仕事関数の低い金属/導体または少なくとも一方
が低い仕事関数を有する金属/導体の組み合せで形成さ
れる。本実施例においては、陰極は高濃度にドーピング
されたダイアモンドなどの仕事関数の低い材料で形成さ
れるか、あるいは、セシウム,カルシウムなどを含む導
電材料とすることができる。発光装置12の第1電極、
たとえば陽極は、導体15により接続されて、画素の行
を規定し、発光装置12の第2電極、たとえば陰極は、
導体17により接続されて、画素の列を規定して、それ
により発光装置12のアドレス可能なアレイ20を形成
する。
【0015】上記の有機電界発光素子12の有機層19
/20に用いることのできる材料の例のリストを以下に
示す。ポリマの単独層としては、ポリ(p−フェニレン
ビニレン(p-phenylenevinylene) )(PPV);ポリ
(p−フェニレン(p-phenylene) )(PPP);ポリ
[2−メトキシ,5−(2’−エチルヘキソキシ)1,
4−フェニレンビニレン(2-methyxy,5-(2'-ethylehexox
y)1,4-phenylenevinylene)](MEH−PPV)があげ
られる。正孔移送層または上記の単独層ポリマの1つと
低仕事関数金属の陰極との間の電子移送電界発光層とし
ては、8−ヒドロキシキノリン・アルミニウム(8-hydro
xquinoline aluminum )(ALQ)があげられる。電子
移送材料としては、2−(4−第3ブチルフェニル)−
5−(p−ビフェニリル)−1,3,4−オクサジアゾ
ル(2-(4-tert-butylphenyl)-5-)p-biphenylyl)-1,3,4-o
xadiazole)(ブチルPBD)があげられる。正孔移送材
料としては、4,4’−ビス[N−(3−メチルフェニ
ル)アミノ]ビフェニル(4,4'-bis[N-phenyl-N-(3-meth
ylphenyl)amino]biphenyl)(TPD);1,1−ビス
(4−ジ−p−トリアミノフェニル)シクロヘキサン
(1,1-bis(4-di-p-tolyaminophenyl)cyclohexane があげ
られる。単独層または有機電荷移送層へのドーパントと
して用いられる蛍光物質としては、クマリン540(cou
marin 540)と種々の蛍光染料があげられる。低仕事関数
金属には、Mg:InおよびMg:Agがある。
【0016】発光装置12は、光学的に透明な基板10
上の主表面11の中央部13に、約20ミクロン未満の
直径(W)に形成され、この直径は図示される実施例で
は約10ミクロンである。また、ピッチPすなわち発光
装置12の中心間の間隔は、約30ミクロン未満で、こ
の実施例では20ミクロンである。
【0017】図3には、完成された光学的に透明な基板
10の上面の拡大図が示される。最も簡単な実施例にお
いては、光学的に透明な基板10は、ガラスなど光学的
に透明な材料の平坦な切片で形成され、その上に発光ダ
イオード12のアレイ20を有する少なくとも中央の部
分13は、基板10の澄んだ(光学的に透明な)部分に
なっている。中央部13は、発光装置12のアレイ20
と実質的に同じ寸法なので、発光装置12が協調して生
成する実像は完全にそれを通して見ることができる。複
数の電気導体31が発光装置12の行と列とを、主表面
11上と基板10の外周に配置された同様の数の接続パ
ッド33と電気的に接続する。光学的に透明な基板10
の周囲に電気導体31と接続パッド33とを完ぺきに配
分するために、電気導体31は水平電気導体15と垂直
導体17とに交互に付着される。このように、隣接する
電気導体31間に設けることのできる間隔は2P、ある
いはこの実施例では20ミクロンになる。
【0018】電気導体31を扇形に広げることによっ
て、接続パッド33を、それに対して容易に電気的接触
が図れるだけの大きさに構築することができる。たとえ
ば、発光装置12のアレイ20に40,000個(たと
えば200x200)の装置が含まれ、各装置は直径1
0ミクロンで20ミクロンのピッチPを有するとする
と、光学的に透明な基板10の中央部13の面積は1辺
が0.2インチ未満となる。光学的に透明な基板10
は、本実施例においては、1辺が約0.2インチで1辺
の外周が0.5インチの中央部13を持つように構築さ
れる。これにより、ウィンドウ・フレーム基板25の周
囲の各辺上の200個の接続パッドは、約60ミクロン
のピッチとすることができる。
【0019】図4には、光学的に透明な基板40の他の
実施例の上面の、一部が切断されている大きな拡大図が
示されている。基板40の部分が図5に示され、ここで
は光学的に透明な基板40の部分がより詳細に示され
る。少なくとも中央が光学的に透明な部分41は、図3
で説明されたようにその上に発光ダイオードのアレイを
収容するように配置され、複数の電気導体43が、光学
的に透明な基板40の主表面42上に配置されて、中央
部41の周辺から複数の接続パッド45に接触するよう
に扇形に広がっている。接続パッド45は、中央部41
を囲む主表面42の上で、行と列のマトリクスに配置さ
れている。一般に、接続パッド45は、約25ミリ−イ
ンチから50ミリ−インチの範囲のピッチでマトリクス
内に配置され、電気導体43が図示されるようにその間
に延在するための充分な空間を提供できるようにするこ
とを前提とする。たとえば、ピッチが40ミリ−インチ
の接続パッド45のマトリクスにより、500個を超え
る接続パッド43を、0.2インチx0.4インチの中
央通路41を持つ1インチx1インチの基板上に置くこ
とができる。
【0020】光学的に透明な基板10がガラスで形成さ
れた場合は、少なくとも電気導体31と接続パッド33
に関して、標準的な薄膜金属被覆を利用することがで
き、この場合、金属の層は、たとえばスパタリングによ
り付着される。典型的な金属被覆システムにおいては、
クロミウムの第1層がスパタリングにより塗布されて、
ガラス上の接着層として働く。銅の第2層がクロミウム
の上に塗布され、所望の導電を行い、金の層が銅の上に
塗布されて、更なる接続のためのバリアおよび接着層と
なる。金属被覆は、加算法または減算法のいずれでもよ
く、パターニングおよびエッチングを当技術では周知の
種々の方法のうち任意のもので実行して所望の最終構造
を作成することができる点を理解されたい。
【0021】電気導体の幅とパッドの寸法は、間隔と同
様に、特に基板の作成が困難になるようなものとなるこ
とが多い。しかし、ガラスは、40ミクロンのピッチを
持つ10ないし15ミクロンの幅の電気導体を作成する
ことができる光学的に透明な基板材料の一例である。ま
た、発光ダイオード12は、多くの通常の段階を利用し
て中央部13内に形成される。
【0022】電気光学パッケージ50の部品の相対的位
置を示す等角分解図を図6に示す。図7には、完成され
た電気光学パッケージ50内に組み込まれた図6の部品
の拡大図が、その一部を切断した状態で示される。光学
的に透明な基板10に加えて、その上側主表面上に複数
のドライバおよび制御回路57が載置された取付板また
はドライバ基板55が含まれる。ドライバおよび制御回
路57は、一般には、取付板55の上側主表面の電気接
触部にワイヤ・ボンドまたはバンプ・ボンドされたより
小型の集積回路として形成される。取付板55は、たと
えば、FR4などの便宜なプリント回路板で、C5ハン
ダ,ハンダ付け可能なメッキ金属などの接触材料のバン
プ58または、その下側主表面に配置された接続ピン5
9のいずれかを有する。特定の用途においては、取付板
55は、その上にすべてのドライバおよび相互接続部品
が集積されているドライバ基板または単独の半導体チッ
プでもよい。光学的に透明な基板10上の接続パッド3
3のピッチが比較的大きいので(あるいは、大きくする
ことができるので)、ここには比較的大きなバンプ58
またはピン59を利用することができる。
【0023】バンプ58は、比較的良好な電気導体であ
り、少なくとも部分的に溶融して良好な物理的接続部を
形成するようにあらかじめ設定することのできる材料で
形成される。この目的に利用することのできる材料に
は、金,銅,および特に高温のハンダ,導電性エポキシ
などがある。最大80ミクロンまでのバンプ高を、直径
20ミクロンの正方形または円形の接続/取付パッド上
に形成することができる。より小さいピッチについて
は、直径5ミクロンでピッチが10ミクロンの銅のバン
プが20ミクロンのバンプ高で形成される。また、直径
15ミクロンでピッチが30ミクロンの金のバンプは、
30ないし45ミクロンの高さまで形成される。融和性
のある金属を用いると、組立手順、たとえば光学的に透
明な基板10の接続パッド33上の金被覆または金メッ
キを改善することもできる。
【0024】組立工程においては、光学的に透明な基板
10は主表面11が上向きで、光学的に透明な基板10
が図7に示されるように適切に整合されると、接続パッ
ド33がそれぞれ取付板55上の個別のバンプ58に接
触するように配置される。ある製造法においては、光学
的に透明な基板10には、金の接続パッド33が含ま
れ、取付板55に熱圧縮結合される。光学的に透明な基
板10が実質的に完成している図6に示される時点で、
パッケージの組立をそれ以上進める前に、光学的に透明
な基板10を簡単に試験および/またはバーンインする
ことができる。中間的な試験の時点を設けることができ
るというこの能力は、パッケージング手順の実質的なコ
ストと時間の節約となりうる。
【0025】パッケージ50に最後に追加される部品は
レンズ60である。これは、取付板55に対向して光学
的に透明な基板10の中央部13を覆うように作成され
る。レンズ60は、光学的に透明な基板10上の発光装
置12のアレイ20によって生成される実像を拡大する
ために設計される。この特定の実施例においては、レン
ズ60は光学的に透明な基板10の下側に、便宜な光学
的に透明なエポキシなどにより固定され、光学的に透明
な基板10の中央部13を簡単に覆うように作成され
る。取付板55とその上に載置された光学的に透明な基
板10との間の少なくとも割れ目部は光学的に透明な材
料63で充填される。この材料は、支持台となりパッケ
ージ50をより丈夫なパッケージにするための任意の便
宜な材料でよい。発光装置12のアレイ20の形成に利
用される材料に応じて、取付板55内に空洞部64が形
成されて、アレイ20を収容し、アレイ20の端部は、
取付板55に充分に近く配置されてカプセル・ダムとし
て機能し、アレイ20の上面と取付板55との間の割れ
目は開いたまま、すなわち充填されない状態のままで残
る。このため、アレイ20および取付板55は、物理的
に付着されず、膨張係数が異なってもほとんど、あるい
は全然影響がない。
【0026】最良の結果を得るためには、光学的に透明
な基板10とレンズ60は、実用に供するだけの近さを
もつ屈折率で構築すべきであることを理解頂きたい。た
とえば、光学的に透明な基板10とレンズ60の屈折率
が実質的に異なっていると、光はインターフェースの裏
側で反射されて、光学的に透明な基板10内に入りやす
く、パッケージ50の効率性が下がる。一般に、光学的
に透明な基板10については約1.5の屈折率が適切で
あることがわかっている。
【0027】このように、基板10のようなガラスなど
の光学的に透明な基板は、発光装置12のアレイ20を
環境から保護するという別の利点を有している。また、
取付板55およびレンズ60の膨張係数と同じ、あるい
は非常に近い膨張係数をもつガラスなどの透明な材料を
設けることができるので、この実施例により熱サイクル
の寿命を実質的に改善することができる。
【0028】半導体基板10上の発光装置12のアレイ
により生成される実像は、人間の目で適切に知覚する
(完全に理解する)には小さすぎて、快適に完全に見る
ためには少なくとも10倍の倍率を必要とすることを理
解頂きたい。レンズ60は、外部システムにより供給さ
れる追加の光学的倍率を持つ単独のレンズとすること
も、レンズ60に完全な拡大系を入れることもできる。
さらに、レンズ60はガラス,プラスチックまたはその
他の任意の材料から、また光学の熟練者には周知の方法
で作成することができる。また、用途によっては、レン
ズ60を完全な外部拡大系とすることができ、パッケー
ジ50の部分として物理的に付着しなくてもよい。レン
ズ60に組み込むことのできる、あるいはそれに外部か
ら付属できる光学拡大系の例をいくつか、下記の図8な
いし図10に示す。
【0029】図8には、小型虚像ディスプレイ65を簡
単な概略図に示す。ディスプレイ65には、上記の電気
光学パッケージ50と同様の、領域67に実像を設ける
画像生成装置66が含まれる。固定光学系70は、本実
施例では、光ファイバの可干渉束71とレンズ系73と
を有する。可干渉束71は、装置66の領域67に隣接
して配置された第1表面75と、可干渉束71の対向端
に規定された第2表面76とを有する。レンズ系73を
代表する単独のレンズが可干渉束71の表面76に対し
て間隔を置いて配置され、可干渉束71と協調して、レ
ンズ系73によって全体が規定される観察アパーチャ7
8から間隔を置いた目77によって見ることができる虚
像を作成する。
【0030】技術によって、光学的に透明な基板および
/または基板上の発光装置の寸法が小さくなるにつれ
て、より大きな倍率をもつ、より小型のレンズ系が必要
とされる。レンズの寸法を小さくして、なおかつ倍率を
大きくすると、視野を大幅に制限することになり、実質
的にアイ・リリーフ(eye relief)が小さくなり、レン
ズ系の作動距離を小さくする。
【0031】可干渉束71の表面75は、装置66の領
域67に隣接して配置され、装置66によって生成され
た実像を捕らえ、光ファイバによって像を表面76に伝
える。可干渉束71は、その長さ方向に先細りになって
いるので、表面76の像は表面75の実像よりも大き
い。本実施例の先細り状態は、表面75の像の2倍の大
きさの像を表面76に作り出すが、これは2倍の倍率に
等しい。所望の場合は、追加の倍率(先細り状態)を入
れることができることは、当業者には理解頂けよう。
【0032】単独のレンズにより概略的に示されるレン
ズ系73が可干渉束71の表面76から間隔を置いて装
着され、表面76からの像を受け取り、それを所定の追
加量だけ拡大する。本実施例においては、レンズ系73
は、像をさらに10倍(10x)拡大するので、装置6
6から得られる実像は合計20倍に拡大される。もちろ
ん、所望の場合には、レンズ系を焦点と追加倍率に関し
て調整したり、ハウジング内に固定して簡素にすること
ができることを理解頂きたい。レンズ系73(*1)によ
り、可干渉束71から受け取られた像は、装置66によ
り生成された実像よりもはるかに大きいので、レンズ系
は全倍率を提供することはなく、そのためにより大型に
小さい倍率で構築される。このように寸法が大きくなる
ために、レンズ系は、より大きな視野と、より大きな作
動距離とを有する。
【0033】アイ・リリーフとは、目77を観察アパー
チャ78から離して配置して、なおかつ像を正しく見る
ことのできる距離である。この距離は、図8では「d」
で表す。レンズ系73の寸法のために、アイ・リリーフ
すなわち距離dは、快適に見ることのできる充分な距離
であり、本実施例では観察者が希望すれば通常の眼鏡を
かけることができるだけの大きさをもつ。アイ・リリー
フが改善されたために、オペレータは通常の矯正用レン
ズ(個人の眼鏡)をかけることができ、焦点合わせやそ
の他の調整機能の複雑性を少なくすることができるの
で、虚像ディスプレイ65の構造を簡単にすることがで
きる。
【0034】図9には、別の小型虚像ディスプレイ80
が、簡略図に示される。導波虚像ディスプレイ80にお
いては、上記の電気光学パッケージ50と類似の像生成
装置81は、そこに実像を提供する光学導波管82の入
口に固定される。導波管82は、通常は、対向する辺8
3,84と85,56が等しい長さで平行であるが、隣
接辺と垂直ではない平行四辺形(側面から見て)に形成
される。辺83が入口を規定し、装置81の実像からの
光線を、4辺すべてにより規定される光路に通常沿って
いる隣接辺85上の所定の領域に向ける。3個の回折レ
ンズ87,88,89が隣接辺85,84,86に沿っ
て3つの所定の領域にそれぞれ配置され、拡大された虚
像は、辺86の出口で見ることができる。この特定の実
施例では、寸法全体が多少小さくなり、導波管内の材料
の量が減らされたために重量と利用される材料とが少な
くなっているディスプレイを示す。
【0035】図10には、別の特定の小型虚像ディスプ
レイ90が簡略図に示される。導波虚像ディスプレイ9
0においては、側面から見て全体が三角形の光学導波管
91が利用される。上記の電気光学パッケージ50と類
似の、実像を生成する像生成装置92は、光学導波管9
1の第1辺93に固定され、光路に沿って進む光線を第
2辺95に固定された回折レンズ94に向けて直接的に
放出する。光線はレンズ94から、第3辺97上に置か
れた回折レンズ96に反射される。次にレンズ96がこ
の光線を反射して、辺93内の光学導波管91の出口に
固定された最終回折レンズ98を通過させる。レンズ9
8は、ディスプレイ90の観察アパーチャを規定する。
この特定の実施例において、ディスプレイ90の辺は互
いに角度をつけて配置されているので、光線は入口と出
口に対してそれぞれ垂直に出入りする。
【0036】図11は、中に小型虚像ディスプレイ10
2を装着した手持ち式マイクロフォン101を有する携
帯用通信受信機100を示す。もちろん、携帯用通信受
信機100は、セルラまたはコードレス電話,双方向無
線機,ページャなどの周知の携帯用受信機のうち任意の
ものでよいことが理解頂けよう。本実施例においては、
説明だけのために、携帯用通信受信機100は、勤務中
の警察官やガードマンが通常携帯する種類の携帯用双方
向警察無線とする。携帯用通信受信機100には、呼を
起こすための制御パネル105と、所望の場合は呼び出
されている番号または呼び出している番号を表示する標
準の視覚ディスプレイ106とが含まれる。あるいは、
106には、視覚ディスプレイに加えて、あるいはその
代わりに、スピーカが含まれる。手持ち式マイクロフォ
ン101は、プッシュ−トゥ−トーク・スイッチ107
および音声受信機108を有する。
【0037】図12には、直線12−12から見た手持
ち式マイクロフォン101の簡略化された断面図が示さ
れる。小型虚像ディスプレイ102には、上述のパッケ
ージ50と類似の電気光学パッケージが含まれ、これは
固定された光学系120に実像を提供する像生成装置1
21を有する。光学系120は、アパーチャ122を通
じてオペレータが見ることのできる虚像を生成する。固
定光学系120は、移動部品を利用せずに、像生成装置
121からの実像全体を拡大するように構築されるの
で、アパーチャ122から見ることのできる虚像は完全
なフレームまたはピクチャで、非常に大きく(通常は印
刷されたページの寸法)に見え、オペレータが容易に視
認することができる。電気光学パッケージ全体は比較的
小型で、手持ち式マイクロフォン101に、さらに空間
的な必要条件を追加することは事実上ない。光学系12
0は、焦点,ズーム・レンズなどの光学部品以外の移動
部品を使わずに構築される。さらに、装置121は、実
像を生成するためにほとんど電力を必要としないので、
携帯用通信受信機100の電力要件は、ほとんど増えな
い。
【0038】図13および図14には、第2実施例が図
示されている。ここでは、図11および図12に関して
説明されたものと同様の部品には、ダッシュ記号がつい
た同じ番号が振られており、異なる実施例であることを
示している。本実施例においては、携帯用通信受信機1
00’は、手持ち式マイクロフォン内ではなく、その本
体に組み込まれた小型虚像ディスプレイ102’を有す
る。手持ち式マイクロフォンはオプションであり、この
実施例は、手持ち式マイクロフォンが利用されないか、
使用できないか、あるいは送信を行わないページャなど
で用いられる場合に望ましい。小型虚像ディスプレイ1
02’は、基本的には図11および図12の小型虚像デ
ィスプレイ102と同様のもので、受信機100’に対
して寸法,重量または消費電力をほとんど追加しないも
のである。
【0039】図15は、図11および図12に関して説
明された小型虚像ディスプレイ102の観察アパーチャ
122を見ているオペレータが見る典型的な視界125
を示す、手持ち式マイクロフォン101の等角図であ
る。たとえば、視界125は、オペレータ(警察官)が
入ろうとしている建物の平面図であるかも知れない。動
作中、平面図は警察署で記録されており、警察官が助け
を要請したときに、警察署はすでに記録されている平面
図を表すビデオを送信するだけでよい。同様に、小型虚
像ディスプレイ102を利用して、行方不明者や指名手
配された犯人の写真,地図,極端に長いメッセージなど
を送信することもできる。耳で聞く代わりに、ディスプ
レイ102上にメッセージが表れる無音の受信機動作な
ど多くのその他の変形が可能である。
【0040】用途によっては、光学的に透明な基板10
(図1)上の発光装置12および電気導体15,17を
非常に小さく、ミクロンまたはミクロン以下にさえし
て、ピッチPを電気導体31および接続パッド33がそ
こに動作可能に便宜に接続できないほど小さくすること
もできる。このような用途では、接続パッド33間の間
隔は、発光ダイオード12をプッシュ−プル・アレイに
形成することにより大きくすることができる。これにつ
いては、以下に図16ないし図19で説明する。図16
には、発光ダイオードのプッシュ−プル・アレイ210
が図示される。アレイ210には、単独の基板上に形成
され、5行x4列に配置された20個の発光ダイオード
が含まれる。図を簡便にするために20個のダイオード
だけが図示されているが、これらは上記のより大きなア
レイを代表していることを理解されたい。212から2
16までの接続導体の行が基板上に配置され、それぞれ
がダイオードの行に対応する。また、220から223
までの接続導体の列が基板上に配置され、それぞれがダ
イオードの列に対応する。接続導体は、ダイオードのそ
れぞれの陽極および陰極に結合され、アドレス可能なア
レイ210となり、ダイオードの列はすべて1つおきに
逆に接続されている。このように、1つおきの列内のす
べてのダイオードは、列導体すなわち導体220,22
2に接続された陰極を有し、残りの列のダイオードはす
べて、列導体すなわち導体221,223に接続された
陽極を有する。同様に各行においても、1つおきのダイ
オードの陽極は行導体に接続され、残りのダイオードの
陰極が行導体に接続される。アレイ210は、LEDデ
ィスプレイ用に設計されているので、ダイオードの列は
1つおきに逆に接続されるが、この理由は以下に説明す
る。もちろん、多くの用途において、ダイオードの行を
1つおきに逆にするほうが便利な場合もあるので、ここ
では「行」と「列」という用語は交換可能なものとして
用いられることを理解されたい。
【0041】LED像生成アレイがダイオードを内部で
逆に結合させ、なおかつ許容できるピッチを保持する光
学的に透明な基板上に製造されるので、LED像生成ア
レイに用いられるような逆に接続されたLEDが便利で
ある。この実施例を用いると、LEDアレイについて追
加の装置を必要とせず、アレイの製造中に追加の作業を
ほとんど必要としない効率的な内部相互接続部を得るこ
とができる。その他の実施例もあるが、製造することが
困難な装置や余分なスペースをとる装置をさらに必要と
する。
【0042】行導体212ないし216のそれぞれは、
それに接続された接続/取付パッドを有する。列導体は
1つおきにそれぞれ、隣接するその間の列導体に接続さ
れて、列導体の対220,221と222,223とを
形成する。列導体の各対は、それに接続された1つの接
続/取付パッドを有する。プッシュ−プル・アレイ21
0においては、4つの列220〜223のすべてに対し
て2つの接続/取付パッドしかない。このように、簡略
化されたプッシュ−プル・アレイ210においては、外
部接続/取付パッドの数は、従来の9からわずか7まで
減っている。プッシュ−プル・アレイ210を128行
x240列に拡大すると、合計128x240/2=2
48個の外部接続になることは、当業者には明白であ
る。このように、外部接続の合計数を120個分も減ら
している。
【0043】図17には、プッシュ−プル・アレイ21
0と共に利用されるように設計された列駆動回路230
が示される。列駆動回路230には、カウンタ231と
複数の論理回路232とが含まれるが、ここでは1つし
か図示されない。各論理回路232には、第1論理ゲー
ト233,1対の論理ゲート234,235およびPチ
ャネル,Nチャネル相補型ドライバ236,237が含
まれる。本実施例においては、カウンタ231は9ビッ
ト・カウンタで、たとえば簡単なリップル・カウンタで
よい。また、各論理回路23内では、第1論理ゲート2
33は8入力のNANDゲートであり、論理ゲート23
4,235は2入力のNORゲートである。相補型ドラ
イバ236,237は、電源VDDと、ここでは接地であ
る基準電圧との間に直列に接続されたPチャネルおよび
NチャネルのFETである。
【0044】カウンタ231の第1ビット出力は、極性
ビットとして用いられ、各論理回路232において、ゲ
ート235の1つの入力端子に直接印加され、さらにイ
ンバータを通じてゲート234の1つの入力端子に印加
される。カウンタ231の次の8つの出力ビットは、各
論理回路232内で、ゲート233の8つの入力端子に
印加される。8個の入力端子は、ただ1つの組み合せの
出力ビットだけが、各論理回路232内で出力を生成す
ることができるように符号化される。各ゲート233に
対する符号化された接続は、たとえば第1論理回路内で
すべての入力を反転するなど種々の方法で実現すること
ができる。この方法で、第1論理回路のゲート233
は、カウンタ231が出力00000000を生成する
たびに出力を生成する。同様に、次の論理回路のゲート
33は、カウンタ231から出力00000001が出
力されるのに応答して出力を生成するように符号化さ
れ、以下同様に符号化される。
【0045】ゲート233の出力端子は、ゲート23
4,235のそれぞれの第2入力端子に直接接続され
る。ゲート234の出力端子は反転されて、ドライバ2
36の制御ゲートに結合され、ゲート235の出力端子
は、ドライバ237の制御ゲートに直接結合される。ド
ライバ236,237の接合点、すなわち出力端子23
8は、プッシュ−プル・アレイ210の列220,22
1の接続/取付パッドに接続される。本実施例において
は、カウンタ231の第1(最下位)出力ビットは、交
互にゲート235(0出力ビット)を選択し、次のクロ
ック・パルスでゲート234(1出力ビット)を選択す
る。さらに、その他の8個の出力ビットは、第1ビット
のこの切り替えの間は一定のままであるので、カウンタ
231に印加された最初の2つのクロック・パルスで
は、まずドライバ237が出力端子238を接地するよ
うに起動され、次にドライバ236がVDDを出力端子2
38に印加するように起動される。このように、プッシ
ュ−プル・アレイ210の列220は第1クロック・パ
ルスでアドレスされ、列221は第2クロック・パルス
でアドレスされる。カウンタ231の8個の出力ビット
が複数の論理回路233をアドレスするために利用され
るので、256個もの論理回路を個別にアドレスするこ
とができる。
【0046】図18は、単独の行駆動回路240を示
す。各行接続/取付パッドに対して同様の行駆動回路2
40が設けられる。各行駆動回路240には、1対の2
個の入力端子ゲート241,242と、2個のPチャネ
ル・ドライバ243,244と、2個のNチャネル・ド
ライバ245,246とが含まれる。Pチャネル・ドラ
イバ243,244は、電源VDDと出力端子247との
間に直列に接続される。Nチャネル・ドライバ245,
246は、出力端子245と、本実施例においては接地
である基準電位との間に直列に接続される。Pチャネル
・ドライバ243およびNチャネル・ドライバ246
は、定電流源として機能し、その制御ゲートに印加され
たバイアス電圧により起動される。ゲート241の出力
端子はPチャネル・ドライバ244の制御ゲートに接続
され、ゲート242の出力端子は、Nチャネル・ドライ
バ245の制御ゲートに接続される。ゲート241,2
42のそれぞれの1個の入力端子は、データ入力端子2
48に接続される。ゲート241の第2入力端子は、イ
ンバータを通じてカウンタ231の第1(最下位)出力
ビット端子に接続され、ゲート242の第2入力端子
は、カウンタ231の第1出力ビット端子に直接接続さ
れる。
【0047】本実施例においては、端子248上のデー
タは、1と0の数列で構成され、これらは特定のLED
を起動するか否かを示す。しかし、間の列221,22
3のダイオードは逆に接続されているので、これらのダ
イオードを起動させるためには、間の列221,223
に印加される電位より低い電位を行に印加することが必
要である。また、ダイオードが逆に接続されていない1
つおきの列については、ダイオードを起動するためには
選択された行に正の電位を印加しなければならない。こ
のように、カウンタ231の第1出力によって1つおき
の列220または222が選択されると、カウンタ23
1の同じ出力ビットにより行ドライバ回路のゲート24
1,242はPチャネル・ドライバ244を選択する。
このとき電流データ・ビットが1であると、ドライバ2
44がオンになる。同様に、カウンタ231の第1出力
ビットにより、間の列221または223が選択される
と、カウンタ231の同じ出力ビットにより、行ドライ
バ回路のゲート241,242はNチャネル・ドライバ
245を選択する。電流データ・ビットが1であると、
ドライバ245がオンになる。
【0048】図19は、電子通信装置249を示し、完
全なディスプレイを提供するための図16のアレイの完
全な駆動回路250の簡略化されたブロック図である。
通信装置249は、送受信しようとするメッセージを表
示するためのディスプレイを内蔵する任意の装置で、た
とえば双方向無線機またはページャである。駆動回路2
50は、カウンタ231と、複数の論理回路232と、
複数の行駆動回路240と、外部インターフェースから
ビデオ・データを受信するために接続されたランダム・
アクセス・メモリ(RAM)252とを有する。カウン
タ231は、極性ビットと8ビット・アドレスとを複数
の論理回路232のそれぞれに供給する。これにより、
それぞれの列が順次にアドレスされる。カウンタ231
もまた、極性ビットを複数の行ドライバ240のそれぞ
れに供給し、RAM252をクロックして、論理回路2
32と行ドライバ240とに供給されるアドレス入力お
よび極性ビットと同期して、データ・ビットが複数の行
ドライバ240に供給されるようにする。
【0049】アレイ内の列をアドレスするために必要と
される接続/取付パッドの数は、半分に減る。さらに、
間の列に対する接続の反転は、アレイの製造中に内部で
行われるので、余分な空間は必要とされず、追加の処理
段階も事実上必要とされない。また、内部接続は、アレ
イ上に追加の装置を必要としない。プッシュ−プル・ア
レイは、複雑な駆動回路,駆動回路内の追加のバス線ま
たは高価な外部回路構成を必要としない。開示される駆
動回路には、駆動回路の簡便性が示される。CMOS回
路の速度と便宜性とを有する特定の駆動回路が開示され
ているが、異なる導電型を利用するその他の駆動回路な
どを用いることができることを理解されたい。さらに、
図17ないし図19に関して説明されたすべての駆動回
路は、図6および図7に図示されるドライバおよび制御
回路57内に入る、あるいは入れることができることを
理解されたい。
【0050】以上、本発明は、電気接続部により寸法の
制約を受けず、従来の集積パッケージと同じ機能を果し
て、それよりも実質的に小型の集積電気光学パッケージ
を説明および教示する。また、本発明は、従来の集積パ
ッケージよりも実質的に多数の装置を持つ発光装置のア
レイを含む集積電気光学パッケージを説明および教示す
る。さらに、半導体チップの寸法の制約を実質的に削減
することができ、必要とされる表面積の量を減らすこと
のできる相互接続およびパッケージング構造とその技術
に対する必要性が、本発明により実質的に軽減または排
除される。
【図面の簡単な説明】
【図1】光学的に透明な基板上に形成された発光装置の
アレイの上面を大きく拡大した図である。
【図2】ガラス基板上の単独の有機電界発光素子の簡略
化された断面図である。
【図3】電気接続部を含む図1の光学的に透明な基板の
上面を大きく拡大した図である。
【図4】一部を切断した状態の、光学的に透明な基板の
別の実施例の上面を大きく拡大した図である。
【図5】図4の部分を大きく拡大した図で、その部分を
詳細に示す。
【図6】本発明による電気光学パッケージの部品の相対
的位置を示す分解等角図である。
【図7】その一部が切断された状態の、完全なパッケー
ジに組み立てられた図5の部品の拡大図である。
【図8】図7のパッケージを内蔵する小型虚像ディスプ
レイの簡略化された概略図である。
【図9】図7のパッケージを内蔵する他の小型虚像ディ
スプレイの、図8と同様の、別の簡略化された概略図で
ある。
【図10】図7のパッケージを内蔵する他の小型虚像デ
ィスプレイの、図8と同様の、別の簡略化された概略図
である。
【図11】図8の小型虚像ディスプレイを内蔵する携帯
用通信受信機の等角図である。
【図12】図11の直線12−12から全体を見た場合
の簡略化された図である。
【図13】図8の小型虚像ディスプレイを内蔵する別の
携帯用通信受信機の等角図である。
【図14】図13の直線14−14から全体を見た場合
の簡略化された図である。
【図15】図11の携帯用通信受信機のオペレータから
見た典型的な視界を示す等角図である。
【図16】発光ダイオードのプッシュ−プル・アレイの
概略図である。
【図17】図16のアレイの駆動回路の一部のブロック
図である。
【図18】図16のアレイの駆動回路の別の部分のブロ
ック図である。
【図19】電子装置に組み込まれた図16のアレイと図
17および図18のドライバとを示す。
【符号の説明】
10 光学的に透明な基板 11 主表面 20 アレイ 31 導体 33 接続パッド 50 電気光学パッケージ 55 取付板 57 ドライバおよび制御回路 58 バンプ 59 接続ピン 60 レンズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ビー・ハーベイ,ザ・サード アメリカ合衆国アリゾナ州スコッツデー ル、ノース・80ス・ウェイ8919

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成され、協調して完全な実像
    を生成する発光装置(12)のアレイ(20)を有する
    光学的に透明な基板(10)であって、発光装置(1
    2)が行と列に配置されて、実像の全画素を規定し、光
    学的に透明な基板(10)の外端に隣接する接続パッド
    (33)に動作可能に接続される光学的に透明な基板
    (10);光学的に透明な基板(10)により生成され
    る実像と実質的に同じ広がりを持つ中央領域(64)と
    中央領域(64)を囲む表面上に形成される取付パッド
    を規定するドライバ基板(55)であって、光学的に透
    明な基板(10)上の接続パッド(33)がドライバ基
    板(55)の取付パッドにバンプ結合(58)されるド
    ライバ基板(55);ドライバ基板(55)上に配置さ
    れ、ドライバ基板(55)上の取付パッドを通じて発光
    装置(12)のアレイ(20)と光学的に透明な基板
    (10)上の接続パッド(33)とに接続された複数の
    ドライバ回路(57);および光学的に透明な基板(1
    0)に対して完全な実像の上と発光装置(12)のアレ
    イ(20)に対向する光学的に透明な基板(10)の側
    に載置されて、完全な実像を受信および拡大し、容易に
    観察することのできる虚像を生成するレンズ系(6
    0);によって構成されることを特徴とする集積電気光
    学パッケージ(50)。
  2. 【請求項2】 主表面(11)上の中央部(13)に形
    成され、協調して完全な実像を生成する発光装置(1
    2)のアレイ(20)をもつ主表面(11)を有する光
    学的に透明な基板(10)であって、発光装置(12)
    のそれぞれが発光装置(12)を起動する第1および第
    2電極(18,21)を有し、基板(10)が、その外
    端に隣接する外部接続パッド(33)をさらに有し、主
    表面(11)の中央部(13)の外側では発光装置(1
    2)の第1電極(18)が第1の複数の外部接続パッド
    (33)に接続され、発光装置(12)の第2電極(2
    1)が第2の複数の外部接続パッド(33)に接続され
    る光学的に透明な基板(10);第1および第2の対向
    する主表面を有し、光学的に透明な基板(10)の主表
    面(11)の中央部(13)に実像と実質的に同じ広が
    りを持つ中央領域(64)を第1主表面内に規定するド
    ライバ基板(55)であって、ドライバ基板(55)
    は、それぞれが第1主表面上の中央領域(64)の端部
    に隣接する取付パッドからドライバ基板(55)の第2
    主表面上の接続パッドまで延在する、その中に形成され
    た複数の電気導体をさらに有し、光学的に透明な基板
    (10)の主表面(11)が、光学的に透明な基板(1
    0)の第1および第2群の外部接続パッド(33)がド
    ライバ基板(55)の取付パッドと電気的に接触するよ
    うにドライバ基板(55)の第1主表面上に載置される
    ドライバ基板(55);およびドライバ基板(55)の
    第2主表面上に載置され、データ入力端子を有し、発光
    装置(12)の第1および第2端子(18,21)に、
    ドライバ基板(55)の第2主表面上の接続パッドを通
    じて接続された制御信号出力端子と、複数の電気導体
    と、ドライバ基板(55)の第1主表面上の取付パッド
    と、光学的に透明な基板(10)上の接続パッド(3
    3)とをさらに有して、データ入力端子に印加されたデ
    ータ信号に応じて発光装置(12)を起動させ実像を生
    成する複数のドライバおよびコントローラ回路(5
    7);によって構成されることを特徴とする集積電気光
    学パッケージ(50)。
  3. 【請求項3】 主表面(11)上に形成された複数の発
    光装置(12)をもつ主表面(11)を有する光学的に
    透明な基板(10)であって、発光装置(12)のそれ
    ぞれが発光装置(12)を起動する第1および第2電極
    (18,21)を有し、発光装置(12)は、行と列に
    配置される画素を規定し、起動されると協調して主表面
    (11)の中央部(13)に完全な実像を生成し、光学
    的に透明な基板(10)はその外端に隣接する外部接続
    パッド(33)をさらに有し、主表面(11)の中央部
    の外側では発光装置(12)の第1電極(18)が画素
    の行を規定する第1群の外部接続パッド(33)に接続
    され、発光装置(12)の第2電極(21)が画素の列
    を規定する第2群の外部接続パッド(33)に接続され
    る光学的に透明な基板(10);データ入力端子を有
    し、発光装置(12)を起動する発光装置(12)の第
    1および第2電極(18,21)に接続された制御信号
    出力端子とをさらに有して、データ入力端子に印加され
    たデータ信号に応じて実像を生成する複数のドライバお
    よびコントローラ回路(57);および第1および第2
    の対向する主表面を有し、第1主表面上には第1電気接
    続パッドが、第2主表面上には第2電気接続パッドがあ
    り、第1および第2電気接続パッド間の取付板(55)
    内には電気接続部が形成される取付板(55)であっ
    て、光学的に透明な基板(10)が取付板(55)の第
    1主表面上に載置され、第1電気接続パッドが光学的に
    透明な基板(10)上の第1および第2群の外部接続パ
    ッド(33)と電気的接触状態にあり、複数のドライバ
    およびコントローラ回路(57)が取付板(55)の第
    2側に載置されて、制御信号出力端子が第2電気接続パ
    ッドと電気的に接触する取付板(55);によって構成
    されることを特徴とする集積電気光学パッケージ(5
    0)。
  4. 【請求項4】 視覚ディスプレイを有する携帯用電子装
    置(100)であって:データ出力端子を有する携帯用
    電子装置(100);観察アパーチャ(122)を有す
    る小型虚像ディスプレイ(102)であって、ディスプ
    レイ(102)は受信機(100)に動作可能に付着さ
    れて、主表面(11)上に形成された複数の発光装置
    (12)を持つ主表面(11)を有する光学的に透明な
    基板(10)を含み、発光装置(12)のそれぞれは、
    発光装置(12)を起動する第1および第2電極(1
    8,21)を有し、発光装置(12)は行と列に配置さ
    れた複数の画素を規定し、起動されると協調して主表面
    (11)の中央部(13)に完全な実像を生成し、光学
    的に透明な基板(10)は、その外端部に隣接する外部
    接続パッド(33)をさらに有し、主表面(11)の中
    央部(13)の外側では発光装置(12)の第1電極
    (18)が画素の行を規定する第1群の外部接続パッド
    (33)に接続され、発光装置(12)の第2電極(2
    1)が画素の列を規定する第2群の外部接続パッド(3
    3)に接続されるディスプレイ(102);電子装置の
    データ出力端子に接続されたデータ入力端子を有し、発
    光装置(12)を起動する発光装置(12)の第1およ
    び第2端子(18,21)に接続された制御信号出力端
    子をさらに有して、データ入力端子に印加されたデータ
    信号に応じて実像を生成する複数のドライバおよびコン
    トローラ回路(57);第1および第2の対向する主表
    面を有する取付板(55)であって、第1主表面上には
    第1電気接続パッドが、第2主表面上には第2電気接続
    パッドが、また第1および第2の電気接続パッド間の取
    付板内に電気接続部が形成されており、取付板(55)
    の第1主表面上には光学的に透明な基板(10)が載置
    され、第1電気接続パッドが光学的に透明な基板(1
    0)上の第1および第2群の外部接続パッド(33)と
    電気的に接触し、複数のドライバおよびコントローラ回
    路(57)が取付板(55)の第2側に載置されて、制
    御信号出力端子が第2電気接続パッドと電気的に接触し
    ている取付板(55);および電子装置(100)内に
    装着され、光学的に透明な基板(10)の中央部(1
    3)と軸方向に整合されて、アパーチャ(122)を規
    定し、発光装置(12)のアレイ(20)により生成さ
    れた実像から、電子装置(100)のオペレータが容易
    に観察することのできる虚像を提供する光学系(6
    0);によって構成されることを特徴とする携帯用電子
    装置(100)。
  5. 【請求項5】 電気光学パッケージ(50)を作成する
    方法であって:光学的に透明な基板(10)の主表面
    (11)上に複数の発光装置(12)を形成する段階で
    あって、発光装置(12)のそれぞれは、発光装置(1
    2)を起動する第1および第2電極(18,21)を有
    し、発光装置(12)は行と列に配置された複数の画素
    を規定し、起動されると協調して主表面(11)の中央
    部(13)に完全な実像を生成し、光学的に透明な基板
    (10)にはその外端に隣接する外部接続パッド(3
    3)がさらに形成され、主表面(11)の中央部(1
    3)の外側では発光装置(12)の第1電極(18)が
    画素の行を規定する第1群の外部接続パッド(33)に
    接続され、発光装置(12)の第2電極(21)は画素
    の列を規定する第2群の外部接続パッド(33)に接続
    される段階;データ入力端子を有し、発光装置(12)
    の第1および第2端子(18,21)に接続された制御
    信号出力端子をさらに有して、データ入力端子に印加さ
    れたデータ信号に応じて発光装置(12)を起動し実像
    を生成する複数のドライバおよびコントローラ回路(5
    7)を形成する段階;第1および第2の対向する主表面
    をもつ取付板(55)を形成し、第1主表面上に第1電
    気接続パッドを、第2主表面上に第2電気接続パッド
    を、第1および第2電気接続パッド間の取付板内に電気
    接続部を形成する段階;第1電気接続パッドが第1およ
    び第2群の外部接続パッド(33)と電気的接触をもつ
    ように取付板(55)の第1主表面上に光学的に透明な
    基板(10)を載置する段階;および制御信号出力端子
    が第2電気接続パッドと電気的に接触するように取付板
    (55)の第2側に複数のドライバおよびコントローラ
    回路(57)を載置する段階;によって構成されること
    を特徴とする方法。
JP08204295A 1994-03-24 1995-03-15 集積電気光学パッケージ Expired - Fee Related JP3540859B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US217000 1994-03-24
US08/217,000 US5612549A (en) 1994-03-24 1994-03-24 Integrated electro-optical package

Publications (2)

Publication Number Publication Date
JPH07281618A true JPH07281618A (ja) 1995-10-27
JP3540859B2 JP3540859B2 (ja) 2004-07-07

Family

ID=22809277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08204295A Expired - Fee Related JP3540859B2 (ja) 1994-03-24 1995-03-15 集積電気光学パッケージ

Country Status (5)

Country Link
US (1) US5612549A (ja)
EP (1) EP0675541B1 (ja)
JP (1) JP3540859B2 (ja)
DE (1) DE69510709T2 (ja)
TW (1) TW328166B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047322A1 (fr) * 1999-12-22 2001-06-28 Sony Corporation Affichage a electroluminescence organique
JP2008538186A (ja) * 2005-03-01 2008-10-16 マシモ・ラボラトリーズ・インコーポレーテッド 多波長センサ発光体
US8965471B2 (en) 2007-04-21 2015-02-24 Cercacor Laboratories, Inc. Tissue profile wellness monitor
US9839381B1 (en) 2009-11-24 2017-12-12 Cercacor Laboratories, Inc. Physiological measurement system with automatic wavelength adjustment
US10729402B2 (en) 2009-12-04 2020-08-04 Masimo Corporation Calibration for multi-stage physiological monitors
US12029586B2 (en) 2006-10-12 2024-07-09 Masimo Corporation Oximeter probe off indicator defining probe off space

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0890832A (ja) * 1994-09-27 1996-04-09 Oki Electric Ind Co Ltd 発光素子アレイおよび光学ヘッド
US5684497A (en) 1994-12-21 1997-11-04 Siliscape, Inc. Twice folded compound magnified virtual image electronic display
US5644323A (en) * 1994-12-21 1997-07-01 Siliscape, Inc. Miniature synthesized virtual image electronic display
JP2835937B2 (ja) * 1995-05-19 1998-12-14 セイコーインスツルメンツ株式会社 電界発光素子付小型電子携帯機器
TW347596B (en) * 1995-11-13 1998-12-11 Motorola Inc Integrated electro-optical package
US5699073A (en) * 1996-03-04 1997-12-16 Motorola Integrated electro-optical package with carrier ring and method of fabrication
US5739800A (en) * 1996-03-04 1998-04-14 Motorola Integrated electro-optical package with LED display chip and substrate with drivers and central opening
US5748161A (en) * 1996-03-04 1998-05-05 Motorola, Inc. Integrated electro-optical package with independent menu bar
US6433935B2 (en) 1996-07-02 2002-08-13 Three-Five Systems, Inc. Display illumination system
US5771124A (en) * 1996-07-02 1998-06-23 Siliscape Compact display system with two stage magnification and immersed beam splitter
US5903246A (en) * 1997-04-04 1999-05-11 Sarnoff Corporation Circuit and method for driving an organic light emitting diode (O-LED) display
US6059173A (en) 1998-03-05 2000-05-09 International Business Machines Corporation Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board
US6316098B1 (en) 1998-03-27 2001-11-13 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecular layer epitaxy method and compositions
US6783849B2 (en) * 1998-03-27 2004-08-31 Yissum Research Development Company Of The Hebrew University Of Jerusalem Molecular layer epitaxy method and compositions
JP3990846B2 (ja) * 1999-08-27 2007-10-17 キヤノン株式会社 面型光素子、その製造方法、およびこれを用いた装置
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP2003133070A (ja) * 2001-10-30 2003-05-09 Seiko Epson Corp 積層膜の製造方法、電気光学装置、電気光学装置の製造方法、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
EP2476369B1 (en) 2007-03-27 2014-10-01 Masimo Laboratories, Inc. Multiple wavelength optical sensor
CN101668387A (zh) * 2008-09-02 2010-03-10 鸿富锦精密工业(深圳)有限公司 印刷电路板
USD753612S1 (en) * 2012-09-07 2016-04-12 Cree, Inc. Light emitter device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622576A (ja) * 1985-06-28 1987-01-08 Oki Electric Ind Co Ltd 発光ダイオ−ドユニツト
JPH0752779B2 (ja) * 1987-12-09 1995-06-05 日立電線株式会社 発光ダイオードアレイ
GB2249428A (en) * 1988-08-11 1992-05-06 Plessey Co Plc Connections for led arrays
EP0510274A1 (en) * 1991-04-25 1992-10-28 Hewlett-Packard Company Light emitting diode printhead
EP0572779A1 (en) * 1992-06-04 1993-12-08 Motorola, Inc. Integrated display source with emissive polymers
US5359190A (en) * 1992-12-31 1994-10-25 Apple Computer, Inc. Method and apparatus for coupling an optical lens to an imaging electronics array

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001047322A1 (fr) * 1999-12-22 2001-06-28 Sony Corporation Affichage a electroluminescence organique
US6774575B2 (en) 1999-12-22 2004-08-10 Sony Corporation Organic electroluminescence display
US9549696B2 (en) 2005-03-01 2017-01-24 Cercacor Laboratories, Inc. Physiological parameter confidence measure
US10251585B2 (en) 2005-03-01 2019-04-09 Cercacor Laboratories, Inc. Noninvasive multi-parameter patient monitor
US8849365B2 (en) 2005-03-01 2014-09-30 Cercacor Laboratories, Inc. Multiple wavelength sensor emitters
US8912909B2 (en) 2005-03-01 2014-12-16 Cercacor Laboratories, Inc. Noninvasive multi-parameter patient monitor
US8929964B2 (en) 2005-03-01 2015-01-06 Cercacor Laboratories, Inc. Multiple wavelength sensor drivers
US11545263B2 (en) 2005-03-01 2023-01-03 Cercacor Laboratories, Inc. Multiple wavelength sensor emitters
US9131882B2 (en) 2005-03-01 2015-09-15 Cercacor Laboratories, Inc. Noninvasive multi-parameter patient monitor
US9167995B2 (en) 2005-03-01 2015-10-27 Cercacor Laboratories, Inc. Physiological parameter confidence measure
US9241662B2 (en) 2005-03-01 2016-01-26 Cercacor Laboratories, Inc. Configurable physiological measurement system
US9351675B2 (en) 2005-03-01 2016-05-31 Cercacor Laboratories, Inc. Noninvasive multi-parameter patient monitor
US11430572B2 (en) 2005-03-01 2022-08-30 Cercacor Laboratories, Inc. Multiple wavelength sensor emitters
US10984911B2 (en) 2005-03-01 2021-04-20 Cercacor Laboratories, Inc. Multiple wavelength sensor emitters
US10123726B2 (en) 2005-03-01 2018-11-13 Cercacor Laboratories, Inc. Configurable physiological measurement system
US9750443B2 (en) 2005-03-01 2017-09-05 Cercacor Laboratories, Inc. Multiple wavelength sensor emitters
JP2008538186A (ja) * 2005-03-01 2008-10-16 マシモ・ラボラトリーズ・インコーポレーテッド 多波長センサ発光体
US10856788B2 (en) 2005-03-01 2020-12-08 Cercacor Laboratories, Inc. Noninvasive multi-parameter patient monitor
JP2012110746A (ja) * 2005-03-01 2012-06-14 Cercacor Laboratories Inc 多波長センサ発光体
US10327683B2 (en) 2005-03-01 2019-06-25 Cercacor Laboratories, Inc. Multiple wavelength sensor emitters
US12029586B2 (en) 2006-10-12 2024-07-09 Masimo Corporation Oximeter probe off indicator defining probe off space
US11647923B2 (en) 2007-04-21 2023-05-16 Masimo Corporation Tissue profile wellness monitor
US10251586B2 (en) 2007-04-21 2019-04-09 Masimo Corporation Tissue profile wellness monitor
US9848807B2 (en) 2007-04-21 2017-12-26 Masimo Corporation Tissue profile wellness monitor
US10980457B2 (en) 2007-04-21 2021-04-20 Masimo Corporation Tissue profile wellness monitor
US8965471B2 (en) 2007-04-21 2015-02-24 Cercacor Laboratories, Inc. Tissue profile wellness monitor
US9839381B1 (en) 2009-11-24 2017-12-12 Cercacor Laboratories, Inc. Physiological measurement system with automatic wavelength adjustment
US11534087B2 (en) 2009-11-24 2022-12-27 Cercacor Laboratories, Inc. Physiological measurement system with automatic wavelength adjustment
US10750983B2 (en) 2009-11-24 2020-08-25 Cercacor Laboratories, Inc. Physiological measurement system with automatic wavelength adjustment
US11571152B2 (en) 2009-12-04 2023-02-07 Masimo Corporation Calibration for multi-stage physiological monitors
US10729402B2 (en) 2009-12-04 2020-08-04 Masimo Corporation Calibration for multi-stage physiological monitors

Also Published As

Publication number Publication date
DE69510709D1 (de) 1999-08-19
US5612549A (en) 1997-03-18
EP0675541A1 (en) 1995-10-04
EP0675541B1 (en) 1999-07-14
JP3540859B2 (ja) 2004-07-07
DE69510709T2 (de) 2000-03-16
TW328166B (en) 1998-03-11

Similar Documents

Publication Publication Date Title
JP3540859B2 (ja) 集積電気光学パッケージ
US5432358A (en) Integrated electro-optical package
JP3930096B2 (ja) キャリヤ・リングを有する光電子集積パッケージおよびその製造法
KR100477405B1 (ko) 집적전기광학패키지
US5748161A (en) Integrated electro-optical package with independent menu bar
US5739800A (en) Integrated electro-optical package with LED display chip and substrate with drivers and central opening
EP3772752B1 (en) Display apparatus and manufacturing method thereof
JP2011107734A (ja) 発光装置
JPH08137409A (ja) 光電パッケージに一体化された二重画像表示装置
CN210403726U (zh) 发光二极管封装组件
CN210403724U (zh) 发光二极管封装组件
US20240019736A1 (en) Display apparatus and light source device thereof
US20220208742A1 (en) Light emitting diode chip and display apparatus including the same
CN210607242U (zh) 发光二极管封装组件
US20230350246A1 (en) Display apparatus and light source device thereof
US12092924B2 (en) Display apparatus
US12085802B2 (en) Display apparatus and light source apparatus thereof
US20230288752A1 (en) Display apparatus and light source apparatus thereof
US12085808B2 (en) Display apparatus
US11835818B2 (en) Display apparatus and light source apparatus thereof
US12032241B2 (en) Display apparatus and light source apparatus including an optical member
EP0572779A1 (en) Integrated display source with emissive polymers
CN118198078A (zh) 微显示面板及其形成方法、近眼显示设备
CN1180215A (zh) 具有独立菜单条的集成光电部件

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees