JP3930096B2 - キャリヤ・リングを有する光電子集積パッケージおよびその製造法 - Google Patents

キャリヤ・リングを有する光電子集積パッケージおよびその製造法 Download PDF

Info

Publication number
JP3930096B2
JP3930096B2 JP06394197A JP6394197A JP3930096B2 JP 3930096 B2 JP3930096 B2 JP 3930096B2 JP 06394197 A JP06394197 A JP 06394197A JP 6394197 A JP6394197 A JP 6394197A JP 3930096 B2 JP3930096 B2 JP 3930096B2
Authority
JP
Japan
Prior art keywords
light emitting
driver board
main surface
connection pads
transparent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06394197A
Other languages
English (en)
Other versions
JPH09244552A (ja
Inventor
マイケル・エス・レビー
フレッド・ブイ・リチャード
ジョン・ダブリュ・スタッフォード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JPH09244552A publication Critical patent/JPH09244552A/ja
Application granted granted Critical
Publication of JP3930096B2 publication Critical patent/JP3930096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、協働するように接続された電気素子と光素子を含むパッケージに関し、さらに詳しくは、光素子と電気回路機構内のドライバ回路とを電気的に接続する、キャリア・リングを有する光電子集積パッケージに関する。
【0002】
【従来の技術】
携帯用通信トランシーバやその他の携帯用電子機器、例えばセルラ電話,コードレス電話,ページャ,データ・バンクなどは、ますます人気が高まりつつある。場合によっては、新規なページャによって、英数字および/またはグラフィックスを含む完全なメッセージを送信することが可能である。したがって、完全なメッセージを特定の受信者に送信することができる。送信周波数が増加の一途をたどっているデジタル信号を使用することにより、新規な装置を用いて、ますます大きく,かつますます複雑なメッセージを遠隔携帯装置に送信することが可能になっている。
【0003】
これらの新規な装置を利用して情報を送受信するときに最も重要なのは、情報を受信するディスプレイである。これらの新規な装置に、サイズ上の制約だけでなく所用電力もこれまで通りに維持しながら、充分に有用な大きさのディスプレイを生産することのできる電気素子および光素子を含む光電子パッケージを組み込むことが望ましい。
【0004】
発光素子(LED)は様々なディスプレイに有用であり、光電子パッケージに組み込まれるディスプレイ・モジュールで、画像を生成するために利用されている。生成された画像はその後、使用者が画像を見るために必要な程度にまで拡大される。LEDは、画像生成源として二次元のLEDアレイを利用する新しい小型虚像ディスプレイに特に有用である。一般に、このような二次元アレイは、5000個ないし80,000個またはそれ以上の多数の発光素子を含む。特定の例として、例えば240列×144行で合計して34,560個にのぼる、高画素数の二次元アレイのLEDから成る画素生成源が存在する。この特定の例のアレイのサイズでは、適切に走査または活性化し、そこに画像を生成するために、合計384の外部相互接続が必要になる。LEDアレイは、絵(グラフィックス)および/または英数字を含む完全画像を形成するのに使用される。次に、完全画像は拡大され、オペレータには少なくとも標準的な用紙の大きさのように見える虚像を生成する。
【0005】
このようなアレイの製造で直面する大きな問題は、アレイに情報を提供するため,およびアレイと光電子パッケージの他の構成要素とをインタフェースするために、この非常に多数の接続,ボンド,およびパッドが必要であるという不利な条件を克服することである。このタイプの光電子パッケージの開発における1つの特定の障壁は、接続パッドのために必要な半導体チップまたはチップ面積が増加すること,および接続パッドを行および列に接続するために相互接続配線を扇面編出(ファンアウト)しなければならないことである。アレイが表面に形成された半導体チップの予想コストのかなりの部分は、開始材料にあり、240行×144列の例をワイヤ・ボンディングで外部相互接続する場合、発光領域(発光素子アレイ)が占める面積は全チップ面積の20%未満であり、残りの80%は接続パッドおよび相互接続配線の扇面編出に必要な面積である。従来のダイレクト・チップ・アタッチ(DCA)ボンディングの場合、現在の最新技術に伴う大きいパッド・サイズや相互接続配線ピッチのため、この比率はわずかに改善されるであろう。
【0006】
ドライブ電子素子を含む随伴半導体チップでも、同様のパッドおよび相互接続配線の扇面編出パターンを繰り返さなければならないので、ボンディングに必要な基板領域も大きくなる。さらに、ドライブ・チップ自体も、多数の接続パッド(この例の場合384個)を収容するために充分大きくしなければならない。
【0007】
光電子パッケージの開発における別の障壁は、光学拡大システムを組み込むことである。一般に、LEDアレイによって生成された画像を、使用者が見やすいように拡大する外部レンズ・システムが加えられる。その実質結果として、パッケージ全体のサイズが大きくなり、物理的に小さい体積が優先される携帯用電子装置の分野にとって、魅力の無いものになる。
【0008】
LEDディスプレイ・パッケージにおけるパッケージ・サイズの問題を緩和する1つの方法は、ドライバ・ボードを成形キャリヤ・リングと一体化し、それらが一緒になってLEDディスプレイ・チップ,多数のドライブ・チップ,および光学的拡大システムの1つの要素として機能する成形レンズを支持できるようにすることによって、パッケージおよび組立を簡素化することである。成形キャリヤ・リングは、その内部にリードフレームが埋め込まれており、キャリヤ・リングの支持能力と合わせて、光電子パッケージおよびプリント回路基板との接続能力のサイズ要件を最小化するのに役立つ。光電子パッケージ内には、ドライバ・ボードに実装された多数のドライバおよび制御回路が組み込まれる。この回路はデータ入力端子を有し、さらに、データ入力端子に加えられたデータ信号に従って発光素子を活性化して画像を生成するために、発光素子の多数のリードとインタフェースする制御信号出力端子を有する。
【0009】
無機LED構成の場合、一般に、半導体基板または集積回路はプリント回路基板などに実装されるが、基板を外部回路に接続する方法として、標準ワイヤ・ボンディング技術を使用することが受け入れられている。しかし、比較的大きいアレイの電気コンポーネントまたは素子が表面に形成された半導体基板を接続する場合、標準ワイヤ・ボンディング技術は非常に難しくなることがある。例えば、比較的大きいアレイ(例えば10,000個、つまり100×100)の発光ダイオードをPのピッチ(中心間距離)で形成する場合、基板の外周部の接続パッドのピッチは2Pとなる。これは、接続パッド間の距離をできるだけ大きくするために、1行おき,および1列おきに交互に外周部の反対側の縁まで配置するからである。
【0010】
現時点では、接続パッドからのワイヤ・ボンディング配線のピッチは、4.8ミルが実現可能な最良の限度である。したがって、上述の100×100の発光素子のアレイの場合、半導体チップの外周部の接続パッドの最小ピッチは4.8ミルとなり、接続パッドは外周部の各縁に沿ってそれぞれ50個づつ配置される。アレイに含まれる素子が多いほど、必要な接続パッドの数も増え、追加の接続パッドを収容するために、外周部のサイズはさらに大きい率で増加する。つまり、ボンディング・パッドの最小ピッチは4.8ミルなので、アレイにおける素子のピッチは、基板のサイズに影響することなく、2.4ミル、つまり約61ミクロンの大きさになる。したがって、たとえ61ミクロンより小さい素子を製造することが可能でも、ボンディング・パッドの最小ピッチが決まっているために、基板の外周部をそれより小さくすることはできない。基板のサイズがワイヤ・ボンディング技術の限界によって厳しく制限されることは、すぐに理解することができる。
【0011】
【発明が解決しようとする課題】
一般にワイヤ・ボンディング技術を用いてインタフェースされる電気素子,および拡大が必要な光素子を含む光電子パッケージの製造において、最も重要な関心事は、時間とコストである。また、プリント回路基板などに対する光電子パッケージの接続しやすさや、完全に集積されたパッケージの総合的な取扱いやすさにも、問題が存在する。
【0012】
そこで、電気的に協働する状態に接続された電気素子と光素子とを含む光電子パッケージの製造コストおよび組立時間を実質的に縮小することのできる、相互接続配線および実装の構造および技術が必要である。
【0013】
したがって、これらの問題を克服するLEDアレイおよび相互接続装置のパッケージを製造する方法を提供することは、非常に望ましい。
【0014】
本発明の目的は、LEDアレイおよび相互接続装置パッケージを製造する新しい、改良された方法を提供することである。
【0015】
本発明の別の目的は、ディスプレイ・チップ,多数のドライバ・チップ,ドライバ・ボード,および光学拡大システムの1つの要素として機能する成形レンズを支持するために成形キャリヤ・リングの使用を含み、大きいLEDアレイを駆動する、新しい、改良されたLEDアレイおよび一体化ドライバ回路機構パッケージを提供することである。
【0016】
本発明のさらに別の目的は、成形キャリヤ・リングを設け、従来の方法より全体的に簡素化され、かつ効率化され、大量生産レベルに容易に適応できる、LEDアレイおよびドライバ・パッケージの新しい、改良された製造方法を提供することである。
【0017】
本発明のさらに別の目的は、従来のパッケージより構造および組立が簡単であり、パッケージの製造コストが削減され、ユニット全体が強化され、かつプリント回路基板に実装しやすくなり、全体的な取扱いが容易になる、新しい、改良された光電子パッケージおよびその製造方法を提供することである。
【0018】
【課題を解決するための手段】
上記およびその他の問題は、発光素子(LED),ディスプレイ・チップ,ドライバ・ボード,多数のドライバ・チップ,および成形レンズを支持する働きをする成形キャリヤ・リングを備えた光電子パッケージによって、実質的に解決され、かつ上記およびその他の目的も、これによって実現される。
【0019】
本発明のディスプレイ・チップは、協働して完全画像を生成する発光素子のアレイが形成された主表面を有する、光学的に透明な基板によって構成される。それぞれの発光素子は、発光素子を活性化するための第1および第2電極を有する。光学的に透明な基板はさらに、その外縁部に隣接する位置および主表面の中央部の外側に、多数の外部接続/取付パッドを有し、発光素子の第1電極が第1多数の外部接続/取付パッドに接続され、発光素子の第2電極が第2多数の外部接続/取付パッドに接続される。LEDのアレイおよび含まれる電気接続により、LEDディスプレイ・チップ、つまり本発明の発光素子イメージャ(LEDI)チップが形成される。
【0020】
上部第1主表面および第2反対側主表面を有し、光学的に透明な基板の主表面の中央部に形成される完全画像と実質的に同一の広がりを持つ中央開口部を定義するドライバ・ボードを設ける。ドライバ・ボードはさらに、表面実装したリードフレームおよび/またはパターン形成した電気配線としてその表面に形成された、多数の導体を有する。多数の導体はそれぞれ、ドライバ・ボードの第2反対側主表面の中央開口部の縁部に隣接する接続/取付パッドから、ドライバ・ボードの第2反対側主表面の外周部に形成された接続/取付パッドまで伸長する。埋込みリードフレームまたはめっきスルーホール・ビアとして形成された多数の追加導体は、ドライバ・ボードの第2反対側主表面の外周部に形成された多数の接続/取付パッドから、ドライバ・ボードの前記上部第1主表面に形成された多数の接続/取付パッドまで伸長する。
【0021】
LEDディスプレイ・チップの光学的に透明な基板は、例えばガラスまたはその他の、中央部を定義し、その表面に発光素子のアレイを形成するのに適した、透明な材料で形成することができる。光学的に透明な基板の多数の外部接続/取付パッドは、ドライバ・ボードの中央開口部の縁部に隣接する多数の接続パッドと整列するように配置する。組立中に、光学的に透明な基板の主表面は、ドライバ・ボードに形成される中央開口部と実質的に同一広がりを持つように、フリップ・チップ・バンプ・ボンディングによりドライバ・ボードの第2反対側主表面に接続し、光学的に透明な基板の第1および第2多数の外部接続/取付パッドを、ドライバ・ボードの接続/取付パッドに電気的に接触させる。多数のドライバおよび制御回路はドライバ・ボードの上部第1主表面に実装し、データ入力端子を設け、さらに、データ入力端子に加えられたデータ信号に従って発光素子を活性化して完全画像を生成させるために、発光素子の第1および第2電極に接続される制御信号出力端子を設ける。
【0022】
好適な実施例では、接続/取付パッドの許容ピッチを実質的に減少するために、光学的に透明な基板の第1多数の外部接続/取付パッドおよび第2多数の外部接続/取付パッドは、ドライバ・ボードの中央開口部の縁部に隣接して形成された多数の接続/取付パッドに、バンプ・ボンディングで接続する。また、ドライバ・ボードの主表面の接続パッドは行列配置することにより、実質的により小さい表面面積に、実質的により多くの接続パッドを収容できるようにする。
【0023】
また、光電子パッケージを標準プリント回路基板に外部接続するため、ドライバ・ボードおよびディスプレイ・チップと電気的に協働する、埋込みリードフレームなどの導体が内部に埋め込まれた成形キャリヤ・リングを設ける。1つの実施例では、成形キャリヤ・リングはドライバ・ボードを支持する機能を果たす。その場合、ドライバ・ボードが主応力部材となり、LEDディスプレイ・チップ,ドライバおよび制御回路,および成形レンズを支持する。代替的に、成形キャリヤ・リングに設けた多数の構造アームまたはリブ状の支持部材がキャリヤ・リングの周辺部から中央部に伸長し、中央開口部を定義するように構成し、構造アームによって形成される中央開口部内に成形レンズを支持することにより、多数の構造アームが応力部材として働くようにしてもよい。代替的に、成形レンズとキャリヤ・リングを、構造アームによって定義される中央領域内に、一体的に形成してもよい。この特定の実施例の場合、埋込みドライバ・ボードが、LEDディスプレイ・チップおよびドライバおよび制御回路を支持し続ける。
【0024】
【実施例】
本発明の特徴と考えられる新規な特徴については、請求の範囲に記載する。しかし、本発明自体は、本発明のその他の特徴および利点と同様に、以下の詳細な説明を添付の図面に照らして読むことにより、最もよく理解されるであろう。
【0025】
この説明の過程で、本発明を図示する異なる図面で類似の要素を識別する場合は、類似した番号を使用する。以下の説明では、簡素化するために、全体を通して発光ダイオードを利用するが、本発明は、液晶ディスプレイ(LCD),発光ダイオード(LED),垂直キャビティ面発光レーザ(VCSEL)など、様々な発光素子を利用できることを理解されたい。
【0026】
まず、図1について特定的に説明する。この図は、表面に発光素子のアレイ15が形成された光学的に透明な基板10の拡大平面図である。図を簡素化するために、光学的に透明な基板10の代表的な部分だけを完全に示している。光学的に透明な基板10は、多数の発光素子12が形成された主表面11を有する。発光素子12は、有機/高分子電界発光素子または発光ダイオードである。以後、この開示を簡素化するために、「有機/高分子」という用語は、「有機」と省略する。この実施例では、各発光素子12は画素を定義する。発光素子12は行列配置され、活性化されたときに、協働して主表面11の中央部13に完全な画像を生成する。
【0027】
次に、図2について特定的に説明する。この図は、光学的に透明な基板10(この実施例の場合、光学的に透明なガラス基板)上に形成された単一有機発光素子12の簡素化された拡大断面図である。発光素子12は、この特定の実施例では素子12の陽極として機能する1層の導電性材料層18を含む。有機層19/20は、1層以上の高分子または低分子量の有機化合物を含む。これらの層を形成する有機材料は、適切な電気特性と発光特性の組合せが得られるように選択され、様々な組合せの正孔移動材料,電子移動材料,および発光材料を使用することができる。例えば、この実施例の場合、層19は正孔移動層であり、層20は発光電子移動層である。層19/20の上部表面には第2層の導電性材料層21が沈積され、この特定の実施例では、これを陰極として使用する。説明のために、図2に示す矢印は、発光素子12によって放出される光の方向を示している。
【0028】
一般に、放出された光を透過させるために、陽極または陰極のどちらかが光学的に透明でなければならない。この実施例の場合、層18は、光学的に透明なインジウム・すず酸化物(ITO)で形成する。用途によっては、ITOの代わりに、非常に薄い金属膜を透明な導体として使用することができる。また、必要な電位を低くするために、陰極は一般に、仕事関数の低い金属/導体,または少なくとも1つは仕事関数の低いものを含む複数の金属/導体の組合せから形成される。この実施例では、不純物を大量に添加したダイアモンドなどの低仕事関数の材料から陰極を形成するが、セシウム,カルシウムなどを組み込んだ導電性金属を陰極に使用することもできる。発光素子12の第1電極,例えば陽極は、多数の横方向の導体16によって接続されて画素の行を定義し、発光素子12の第2電極,例えば陰極は、縦方向の導体17によって接続されて画素の列を定義し、それによって発光素子12のアドレス指定可能なアレイ15からLEDディスプレイ・チップ14またはLEDIチップを形成する。
【0029】
上述の発光素子12を構成する有機層19/20に使用可能な幾つかの材料例を、次にリストする。単層の高分子材料の例としては、ポリ(p−フェニレンビニレン)(PPV);ポリ(p−フェニレン)(PPP);およびポリ[2−メトキシ,5−(2´−エチルヘキソキシ)1,4−フェニレンビニレン](MEH−PPV)がある。正孔移動層または上にリストした単層高分子材料の1つと低仕事関数の金属陰極との間の電子移動電界発光層の一例としては、8−ヒドロキシキノリン・アルミニウム(ALQ)がある。電子移動材料の一例としては、2−(4−第三ブチルフェニル)−5−(p−ビフェニリル)−1,3,4−オキサジアゾール(ブチル−PBD)がある。正孔移動材の例を幾つか上げると、4,4´−ビス[N−フェニル−N−(3−メチルフェニル)アミノ]ビフェニル(TPD);および1,1−ビス(4−ジ−p−トリアミノフェニル)シクロヘキサンがある。単層として,または有機電荷移動層へのドーパントとして使用できる蛍光体の例としては、クマリン540,および様々な蛍光染料がある。低仕事関数の金属の例としては、Mg:In,Ca,およびMg:Agがある。
発光素子12は、光学的に透明な基板10の主表面11の中央部分13に、直径(W)約20ミクロン未満、図示した実施例の場合は直径約10ミクロンに形成される。また、ピッチP、つまり発光素子12の中心間距離は約30ミクロン未満、この実施例の場合は20ミクロンである。
【0030】
光学的に透明な基板10の他に、取付基板またはドライバ・ボードを設け、その主表面に多数のドライバおよび制御回路(図示せず)を取り付ける。次に、図3について特定的に説明する。この図は、ドライバ・ボード30に配置されたLEDディスプレイ・チップ14の拡大平面図である。最も単純な実施例では、ドライバ・ボード30は、FR4など、便利なプリント回路基板で形成される別個の構成要素であり、上部第1主表面(図示せず)および第2反対側主表面32を有する。ドライバ・ボード30の上部第1主表面には、多数のグロブ・トップ(glob top)方式またはオーバモールド(overmolded)方式のドライバおよび制御回路チップ(図示せず)を配置する。これらは、ワイヤ・ボンディング技術および/またはバンプ・ボンディング技術を用いて、ドライバ・ボード30に取り付ける。多数のドライバおよび制御回路チップは、一般に、より小型の集積回路として形成されたドライバおよび制御回路によって構成され、ワイヤ・ボンディングまたはバンプ・ボンディングにより、ドライバ・ボード30の第1主表面の電気接点に接続される。ドライバ・ボード30は、LEDディスプレイ・チップ14によって生成された画像が通過する中央開口部を中央領域内に形成する。図3は、ドライバ・ボード30の第2反対側主表面32を示しており、LEDディスプレイ・チップ14が、ドライバ・ボード30の第1主表面および第2反対側主表面32を貫通して形成される中央開口部(図示せず)と実質的に同一広がりを持つように、取り付けられている。ドライバ・ボード30の好適な実施例では、多数の導体34がそれぞれ、ドライバ・ボード30の第2反対側主表面32の中央開口部(図示せず)の縁部に隣接する接続/取付パッド35から、ドライバ・ボード30の外周部に配置された接続/取付パッド36まで伸長し、LEDディスプレイ・チップ14の発光素子12の行および列を接続/取付パッド36に電気的に接続することを開示する。ドライバ・ボード30の外周部に導体34および接続/取付パッド36を完全に配分するために、導体34は、図1に示すように、交互の横方向の導体16および交互の縦方向の導体17に取り付ける。したがって、隣接する導体34間に得られる空間は2Pとなり、この特定の実施例の場合は20ミクロンとなる。
【0031】
導体34を扇形編出(ファンアウト)することによって、接続/取付パッド36は、電気接点を設けるのに充分な大きさに構成することができる。例えば、発光素子12のアレイ15に40,000個の素子(例えば200×200)が含まれ、各素子が10ミクロンの直径および20ミクロンのピッチPの領域を占める場合、ドライバ・ボード30の中央開口部の領域は、一辺が約0.2インチ未満となる。この特定の実施例の場合、ドライバ・ボード30は、中央開口部の一辺を約0.2インチ、外周部の一辺を0.5インチに構成する。したがって、ドライバ・ボード30の外周部の一辺に設ける200個の接続/取付パッドは、約60ミクロンのピッチを取ることができる。
【0032】
導体34および接続/取付パッド35,36は、多数の部分埋込みパターン配線,表面または埋込み銅リード,クリームはんだスクリーン印刷配線,金めっき配線,または金属蒸着で形成することができる。また、通常の印刷,パターン形成,および溶融の段階を組み込んだソル・ゲル技術や,金属層を例えばスパッタリングで沈積する標準薄膜メタライズ法を利用することもできる。一般的なメタライズ・システムでは、第1層のクロミウムをスパッタリングによって蒸着し、ドライバ・ボード30の接着層として使用する。クロミウムの上に第2層の銅を蒸着して所望の導電層を形成し、さらに銅の上に金層を形成し、それ以後の接続のための障壁兼接着層とする。メタライズは、アディティブ法またはサブトラクティブ法のどちらでも行なうことができ、技術上周知の様々な方法のどれかによってパターニングまたはエッチングを実行して、所望の最終構造を形成することについては理解されよう。
【0033】
次に、図4ないし図7について説明する。これらは、成形キャリヤ・リングを有する光電子パッケージ(符号40,40´で指定する)の2つの実施例を示す。第2実施例の構成要素に類似したり、図1および図3に示す構成要素に類似した第1実施例の全ての構成要素は、類似した符号で指定し、異なる実施例であることを示すために、プライム符号を付加する。図4は、光電子パッケージ40の構成要素の相対位置を示す拡大断面図である。図5は、本発明の第1実施例の完全に集積された光電子パッケージ40の斜視図である。組立工程で、ドライバ・ボード30は第1主表面31を上に向け、ドライバ・ボード30とLEDディスプレイ・チップ14が図4に示すように正しく位置を合わせたときに、第2反対側主表面32の接続/取付パッド35が、LEDディスプレイ・チップ14の接続パッドとそれぞれ接触するように配置する。ドライバ・ボード30は、その第1主表面31に多数のドライバおよび制御回路42を取り付けるように構成する。ドライバおよび制御回路42は一般に、より小型の集積回路として形成し、ドライバ・ボード30の第1主表面31の電気接点に、ワイヤ・ボンディングまたはバンプ・ボンディングで接続する。ドライバ・ボード30は、例えばFR4ボードなどの便利なプリント回路基板を使用する。
【0034】
LEDディスプレイ・チップ14は、標準バンプ・ボンディング技術を用いて、ドライバ・ボード30に接着する。また、ドライバおよび制御回路42は、ワイヤ・ボンディング技術またはバンプ・ボンディング技術を用いて、ドライバ・ボード30の第1主表面31に取り付ける。LEDディスプレイ・チップ14およびドライバ42および制御回路42を取り付けるバンプ(使用する場合)は、比較的良導体の材料で形成し、少なくとも部分的に溶融した後で硬化させることにより、物理的に良い接続を形成することができる。この目的に利用できる材料としては、金,銅,ソルダ(特に高温ソルダ),導電性エポキシ樹脂等がある。直径20ミクロンの円形または方形接続/取付パッドに、高さ80ミクロンまでのバンプを形成することができる。より小さいピッチの場合、10ミクロンのピッチで直径5ミクロンの銅バンプが、20ミクロンの高さに形成されている。また、30ミクロンのピッチで直径15ミクロンの金バンプが、30ないし45ミクロンの高さに形成されている。ドライバ・ボード30の接続/取付パッド36に金メタライズまたは金めっきを施すなど、一部の両立可能な(compatible)金属を用いると、組立工程を改良することができる。
【0035】
1つの製造方法として、ドライバ・ボード30に金の接続/取付パッド35,36を設け、ドライバおよび制御回路42を実装するために、多数の接続パッドを第1主表面31に配置する。接続/取付パッド36とドライバ・ボード30の第1主表面31に配置された多数の接続パッドは、多数のめっきスルーホール・ビア44,および/または埋込みリードフレーム45を用いてインタフェースする。ドライバおよび制御回路42は、ドライバ・ボード30のLEDディスプレイ・チップ14の実装面とは反対側の第1主表面31に取り付けられるので、ドライバ・ボード30の第2反対側主表面の導体34の扇面編出および接続/取付パッド36のために充分な面積を確保することができる。先に述べたように、LEDディスプレイ・チップ14にも金の接続/取付パッドを設け、フリップ・チップ熱圧着ボンディングにより、ドライバ・ボード30に接着する。
【0036】
本発明は、ドライバ電子素子が実装されたドライバ・ボード30をLEDディスプレイ・チップ14に統合することによって、光電子パッケージの実装および組立を簡素化する。ドライバ・ボード30を成形キャリヤ・リング(後述)
に電気的インタフェース状態に埋め込むことによって、ドライバ・ボード30を光電子パッケージの主応力部材として機能させるか、または代替的に、構造アームと一体的に形成した成形キャリヤ・リングに埋め込むことによって、構造アームをドライバ・ボード30と共に光電子パッケージの応力部材として機能させる。その結果得られるパッケージはプリント回路基板に直接実装して、電子信号をインタフェースすることができる。
【0037】
図4ないし図7に示すように、ドライバ・ボード30は、外周リング構造を形成し、かつ埋込みリードフレーム51を介して外部と電気的にインタフェースする成形キャリヤ・リング50に埋め込まれる。埋込みリードフレーム51は、多数のリードフレーム脚52,リードフレーム・ピン54,または取付バンプ56(図6参照)を形成することによって、外部プリント回路基板(図示せず)とインタフェースするように構成する。第1実施例の光電子パッケージ40では、ドライバ・ボード30を成形キャリヤ・リング50に埋め込む。ドライバ・ボード30は、LEDディスプレイ・チップ14およびドライバおよび制御回路42(前述)を支持し、かつ成形リング60(後述)を支持することによって、パッケージの主応力部材として機能する。このドライバ・ボード30は非常に薄く小型のボードとして製造され、光電子パッケージ40の様々な構成要素の唯一の支持部材として働くので、光電子パッケージ40は簡素であり、製造および組立の両方の対費用効果が高い。
【0038】
光電子パッケージ40の最後の要素は、トランスファ成形技術を用いて成形するレンズ60である。レンズ60は、LEDディスプレイ・チップ14の発光素子12のアレイ15によって生成される画像を拡大する、光学拡大システムの一要素として機能するように設計する。レンズ60は、ドライバ・ボード30の中央開口部33にスナップ・フィットするかまたはエポキシ樹脂で接着できるように成形した、射出成形屈折レンズまたは射出成形回折レンズとすることが望ましい。代替的に、成形レンズ60を光電子パッケージ40のその他の構成要素とは別個に分離して製造し、後で、技術上周知の便利な手段によって、パッケージに取り付けることもできる。
【0039】
LEDディスプレイ・チップ14,ドライバ・ボード30,およびその上に実装した成形レンズ60の間の隙間には、光学的に透明な材料62を充填する。使用する材料は、支持効果を高め、光電子パッケージ40をいっそう頑丈なパッケージにすることができる、任意の便利な材料でよい。また、LEDディスプレイ・チップ14を保護し、LEDディスプレイ・チップ14にかかる応力による損傷をさらに軽減するために、LEDディスプレイ・チップ14をドライバ・ボード30に取り付けた後、LEDディスプレイ・チップ14の取付面とは反対側の表面に、オーバモールド層64を設ける。
【0040】
最良の結果を得るためには、ドライバ・ボード30と光学的に透明な材料62を、実務的に可能な限り近い屈折率で構成すべきであることを、理解されたい。例えば、ドライバ・ボード30と光学的に透明な材料62の屈折率が実質的に異なる場合、光学的に透明な基板10から光が反射し、光電子パッケージ40の効率が低下する傾向がある。一般に、ドライバ・ボード30および光学的に透明な材料62は、約1.5の屈折率が許容できることが分かっている。
【0041】
また、光学的に透明な基板10のように、ガラスなどの光学的に透明な基板の場合、発光素子12のアレイ15に対する環境保護機能がさらに高まるという利点が加わる。ガラスなどの透明な材料は、ドライバ・ボード30の熱膨張係数と同じまたは非常に近い熱膨張係数を持つので、このパッケージでは熱サイクル寿命(thermal cycling life)の実質的な向上が達成される。
【0042】
次に、図6および図7は、電子パッケージ40の第2実施例を符号40´として示している。繰り返すが、第2実施例の構成要素に類似したり、図1および図3に示す構成要素に類似した第1実施例の構成部品は全て、類似の符号で指定し、異なる実施例であることを示すためにプライム符号を付加するので、注意されたい。光電子パッケージ40に類似した光電子パッケージ40´は、LEDディスプレイ・チップ14´がFR4基板などのドライバ・ボード30´にバンプ・ボンディングで接着されている。ドライバ・ボード30´には中央開口部33´を設け、LEDディスプレイ・チップ14´の発光素子12´のアレイ15´によって生成された完全画像は、この中央開口部33´を通過する。第1主表面31´および第2反対側主表面32´を有するドライバ・ボード30´は、ドライバ・ボード30´の外周部に配置された多数の接続パッド36´を、ドライバ・ボード30´の第2反対側主表面32´に実装された多数のドライバおよび制御回路42´に電気的に接続するために、多数の電気相互接続部、つまり多数のめっきスルーホール・ビア44´および/または多数の埋込みリードフレーム45´が形成されている。この実施例の光電子パッケージ40´における成形キャリヤ・リング50´は、多数の構造アーム58を形成するように成形され、このアーム58は、ドライバ・ボード30´と共に、光電子パッケージ40´の主応力部材として機能する。構造アーム58は、キャリヤ・リング50´の一部として一体的に成形され、図7に示すように中央領域の方向に突起し、それによって中央開口部59を定義する。第1実施例で開示したように、成形レンズ60´は、ドライバ・ボード30´の中央開口部33´および発光素子12´のアレイ15´によって生成される完全画像と実質的に同一の広がりを持って、多数の構造アーム58によって定義される中央開口部59に、スナップ・フィット実装するかまたはエポキシ樹脂で接着実装するように形成する。代替的に、成形レンズ60´は、成形時に成形キャリヤ・リング50´および構造アーム58と一体的に成形してもよい。
【0043】
ドライバ・ボード30´は、図4および図5に示すような多数のリードフレーム脚(図示せず),多数のリードフレーム・ピン(図示せず),または図6および図7に示すような多数の取付バンプ56を持つように構成された、多数の埋込みリードフレーム51´を用いて、外部プリント配線基板(図示せず)とインタフェースされる。光電子パッケージ40を形成する場合と同様に、光電子パッケージ40´は、様々な構成要素の実装によって形成される領域内に1層の光学的に透明な材料62´の層を設け、またLEDディスプレイ・チップ14´の上からオーバモールドする保護的オーバモールド層64´を設けることにより、保護被覆層として機能させ、LEDディスプレイ・チップ14´にかかる応力を軽減する。
【0044】
開示した実施例に関連して、光学的に透明な基板10の発光素子12のアレイによって生成される画像は、人間の目で適正に知覚(充分に理解)するには小さすぎるので、楽に、しかも完全に見えるようにするためには、一般に少なくとも10倍に拡大する必要があることを、理解する必要がある。レンズ60は単レンズとして形成し、外部システムによって追加倍率を補うことができ、あるいはレンズ60は完全な拡大システムとして形成することもできる。レンズ60に組み込むか、あるいは外部に適用することのできる光学的拡大システムの幾つかの例を、図8ないし図10に図示し、以下で説明する。
【0045】
図8について説明する。これは、小型虚像ディスプレイ70を示す、簡素化された略図である。小型虚像ディスプレイ70は、表面72に画像を提供するために、上述の光電子パッケージ40,40´と同様の画像生成装置71を含む。レンズ・システム73によって表わされる光学システムは、小型虚像ディスプレイ70の表面72から間隔をおいた位置関係に配置され、レンズ・システム73によって定義されるアパーチャ75から離れた位置にある目74で見ることのできる、見やすい虚像を生成する。光電子パッケージおよび/またはその内部に含まれる光生成装置のサイズが技術によって縮小されるにつれて、より大きい拡大倍率,およびより小さいレンズ・システムが必要になる。
【0046】
単レンズによって概略的に表わされたレンズ・システム73は、表面72から画像を受け取り、それを予め定められた追加倍率に拡大するように、表面72から離れた位置関係に取り付けられる。レンズ・システム73は、焦点および追加倍率を調整できるようにしたければ、そうすることができ、あるいは簡素化を図るためにハウジングに固定することもできることは、当然理解されよう。
【0047】
瞳距離とは、目74がビューイング・アパーチャ75から離れて、しかも画像を適切に見ることのできる距離のことであり、この距離を図8では“d”で示している。レンズ・システム73のサイズのために、瞳距離つまり距離dは画像を楽に見るのに充分であり、この実施例の場合、必要ならば観察者が通常の眼鏡をかけるのにも充分な長さである。改善された瞳距離のため、オペレータは通常の矯正レンズ(個人用眼鏡)をかけることができ、焦点およびその他の調整機能の複雑さは軽減することができ、したがって、小型虚像ディスプレイ70の構造は簡素化される。
【0048】
次に図9について説明する。これは、別の小型虚像ディスプレイを示す、簡素化された略図である。導波路虚像ディスプレイ80の場合、上述の光電子パッケージ40,40´と同様の画像生成装置81は、光導波路に画像を提供するために光導波路82の入口に取り付けられている。光導波路82は、一般に平行四辺形(側面図)に形成され、対置する辺83と85,84と86の長さが等しく平行であるが、隣接する辺は直角ではない。辺83は入口を定義し、画像生成装置81の画像から光線を、4つの辺全部によって定義される光路にほぼ沿って、隣接する辺85の予め定められた領域に方向付ける。3つの回折レンズ87,88,89が、それぞれ隣接する辺85,84,86に沿って予め定められた3つの領域に配置され、拡大された虚像は辺86の出口で見ることができる。この特定の実施例は、全体としての大きさが幾分縮小され、導波路内の材料の量が減少される結果、重量および利用される材料が減少されるディスプレイを示している。次に図10について説明する。これは、別の実施例の小型虚像ディスプレイを示す、簡素化された略図である。この導波路虚像ディスプレイ90では、側面図がほぼ三角形の光導波路91が利用されている。画像を生成する、上述の光電子パッケージ40,40´と同様の画像生成装置92は、光導波路91の第1辺93に取り付けられており、ここから放出された光線は光路に沿って、第2辺95に取り付けられた回折レンズ94まで直行する。光線はレンズ94から、第3辺97に取り付けられた回折レンズ96に反射する。光線は次に回折レンズ96で反射され、辺93の光導波路91の出口に取り付けられた最後の屈折レンズ98を通過する。この屈折レンズ98は、導波路虚像ディスプレイ90のビューイング・アパーチャを定義する。この特定の実施例の場合、導波路虚像ディスプレイ90の辺は相互に斜めに配置され、光線が相互に直交する入口と出口をそれぞれ入って出ていくようになっている。
【0049】
次に、図11,図12,および図13について説明する。これらはそれぞれ、本発明の別の小型虚像ディスプレイ100の正面図、側面図、および上面図である。本発明によって達成されるサイズの縮小の程度を示すために、図11,図12,および図13は、ほぼ実物大の小型虚像ディスプレイ100を示している。小型虚像ディスプレイ100は、パッケージ40,40´とほぼ同様の光電子集積パッケージ102を含んでおり、この特定の実施例の場合、このパッケージには144×240個の画素が含まれる。各画素は、一辺が約20ミクロンに製作され、隣接する画素の中心間距離は20ミクロン以下である。好適な実施例では、光電子集積パッケージ102は、約15fL未満の輝度を発生する。この非常に低い輝度が可能であるのは、小型虚像ディスプレイ100が虚像を生成するからである。光電子集積パッケージ102はレンズ・システム104に取り付けられ、画像は約15倍に拡大され、約8.5”×11”の用紙の大きさの虚像を生成する。
【0050】
ここで注意しなければならないのは、光電子集積パッケージ102が非常に小さく、かつ直視型ディスプレイではなく、虚像を利用するという事実のために、小型虚像ディスプレイ100全体の物理的寸法が、約1.5インチ(3.8cm)(幅)×0.75インチ(1.8cm)(高)×1.75インチ(4.6cm)(奥)となり、つまり全体積が約2立法インチ(32cm3 )となることである。
【0051】
次に、図14について特に説明する。この図は、図11の小型虚像ディスプレイ100を明瞭に示すために、4倍に拡大した側面図である。この図から、レンズ105(本発明のレンズ60とほぼ同様)の上面と光学プリズム108の間に空隙が存在することが分かる。光学プリズム108が取り付けられており、画像は表面110で反射し、そこから屈折面112を通過する。次に画像は、入口屈折面115および出口屈折面116を有する光学レンズ114に進む。さらに画像は、光学レンズ114から、入口屈折面119および出口屈折面120を有する光学レンズ118に進む。また、この実施例では、色収差およびその他の収差を補正するために、表面の1つ,例えば表面110および/または入口屈折面115に、少なくとも1つの回折光学要素を設ける。オペレータが光学レンズ118の出口屈折面120を覗き込むと、簡単に識別できる大きい虚像が、小型虚像ディスプレイ100の背後にあるように見える。
【0052】
図15は、携帯用電子機器の一例、つまり、小型虚像ディスプレイ132を搭載したハンドヘルド・マイクロホン131を備えた携帯用通信受信機130を示している。携帯用通信受信機130が、例えばコードレス電話機やセルラー電話機,双方向無線機,ページャ,データバンクなど、周知のどんな携帯用受信機でもよいことは当然理解されよう。この実施例における携帯用通信受信機130は、単なる説明のために、一般に勤務中の警察官やガードマンが携帯するタイプの携帯用双方向警察無線機とする。携帯用通信無線機130は、起呼のためのコントロール・パネル134,および希望すれば被呼側の番号や発呼側の番号を表示することのできる標準ビジュアル・ディスプレイ136を含む。ハンドヘルド・マイクロホン131は、プッシュ・トーク・スイッチ138および音声ピックアップ140を備えている。
【0053】
図16は、このハンドヘルド・マイクロホンの図15の線16−16における簡素化された断面図である。小型虚像ディスプレイ132は、上述の光電子パッケージ40,40´と同様の光電子パッケージを含み、このパッケージに含まれる画像生成装置141は、固定光学システム142に画像を提供し、固定光学システム142はさらに、アパーチャ144を通してオペレータが見ることのできる虚像を生成する。固定光学システム142は、可動部を利用することなく、画像生成装置141からの画像全体を拡大するように構成されるので、アパーチャ144を通して見ることのできる虚像は1つの完全なフレームまたは絵となり、非常に大きく見え(一般に印刷ページの大きさ)、オペレータが容易に認識することができる。光電子パッケージ全体は比較的小さく、ハンドヘルド・マイクロホン131の空間要件を追加する必要は事実上無い。光学システム142は、焦点合わせ,ズーム・レンズなどの任意選択的な機能を除き、可動部を設けずに構成する。さらに、画像生成装置141は、画像を生成するための所用電力が非常に小さく、したがって携帯用通信受信機130の電力要件を追加する必要はほとんど無い。
【0054】
次に、第2実施例を示す図17および図18について特に説明する。図15および図16に関連して説明した部品と同様の部品は、同様の符号で指定し、異なる実施例であることを示すためにプライム符号を付加する。この実施例の携帯用通信受信機130´の場合、小型虚像ディスプレイ132´は、ハンドヘルド・マイクロホンの中ではなく、通信機本体に含まれている。ハンドヘルド・マイクロホンは任意で設けることができるが、この特定の実施例は、例えば、ハンドヘルド・マイクロホンを利用しないか入手できない場合,または送信を行なわないページャなどに使用するのに適している。小型虚像ディスプレイ132´は、図15および図16の小型虚像ディスプレイ132と基本的に同様であり、携帯用通信受信機130´の大きさ、重量、または消費電力はほとんど増えない。
【0055】
図19は、図15および図16のハンドヘルド・マイクロホン131の斜視図であり、図15ないし図18に関連して述べた小型虚像ディスプレイ132のビューイング・アパーチャ152を覗き込んだオペレータに見える、代表的な画像を示している。画像150は、例えばオペレータ(警察官)が入ろうとしている建物の床面図とすることができる。動作中、床面図は警察署のファイルに入っており、警察官が援助を要求してきたときに、事前に記録してあった図面の映像を警察署から単に送信するだけでよい。同様に、小型虚像ディスプレイ132は、行方不明者や指名手配者の写真、地図、きわめて長いメッセージ等を送信するのにも利用することができる。音声の代わりに小型虚像ディスプレイ132にメッセージが表示される無音受信機操作など、その他多くの利用法が可能である。
【0056】
先行技術では、ビジュアル・ディスプレイを装備することが望ましいページャやその他の小型受信機は、ディスプレイの大きさが特に障害になっていたことに注意する必要がある。一般に、そうしたディスプレイは、1行だけの短い文や数桁の数字だけの表示に制限されているが、それでもなおかつディスプレイの大きさは受信機の大きさを左右する。ところが、本発明のディスプレイは明瞭で読みやすく、しかも虚像ディスプレイを利用するので、その動作に必要な電力は非常に小さい。実際、本発明の光電子パッケージを利用した本ディスプレイは、電子機器に通常利用される直視型ディスプレイのどれよりも、ずっと少ない消費電力ですみ、その結果、ずっと小さいサイズに製造することができる。
【0057】
したがって、本発明は、電気接続および光学素子によってサイズが制限されず、かつ同一機能を達成する従来の集積パッケージより実質的に小型化された、ディスプレイ・チップ,ドライバ・ボード,成形キャリヤ・リング,および少なくとも1つの成形光学要素を備えた、光電子集積パッケージを教示している。また、本発明は、基板上に形成された発光素子のアレイを、成形キャリヤ・リングと電気的にインタフェースされたドライバ・ボードに実装して成る光電子集積パッケージを教示している。中央開口部を設けたドライバ・ボードが、それに直接取り付けるか、成形キャリヤ・リングと一体的に成形するか、または成形キャリヤ・リングの多数の構造アームの中央部分の内部に配置した光学要素と結合されるので、全体的に小型で、製造の対費用効果が高い光電子集積パッケージが形成される。
【0058】
本発明の特定の実施例について以上に説明したが、当業者はその他の変化や改善を思いつくであろう。したがって、本発明はここに示した特定の形態に限定されず、本発明の精神および範囲から逸脱しない全ての変化が本発明に含まれることを理解されるよう希望する。
【図面の簡単な説明】
【図1】光学的に透明な基板上に形成された発光素子のアレイの一部を示す拡大平面図である。
【図2】ガラス基板上の単一有機電界発光(エレクトロルミネセンス)素子を示す、簡素化された断面図である。
【図3】中央開口部が形成され、多数の電気配線を有するドライバ・ボードに実装されたLEDIチップの拡大平面図である。
【図4】ドライバ・ボードが成形キャリヤ・リングと共に主応力部材として機能することを特徴とする、完全パッケージに組み立てられた本発明の光電子パッケージの構成要素を示す簡素化された断面図である。
【図5】図4と同様の本発明による光電子パッケージの構成要素の相対位置を示す上面斜視図である。
【図6】成形キャリヤ・リングから構造アームが伸長して成形レンズを支持することを特徴とする、完全パッケージに組み立てられた本発明の光電子パッケージの構成要素の簡素化された断面図であり、
【図7】図6と同様の本発明による光電子パッケージの構成要素の相対位置を示す上面斜視図である。
【図8】本発明の光電子パッケージを組み込んだ小型虚像ディスプレイの簡素化された略図である。
【図9】本発明の光電子パッケージを組み込んだ別の小型虚像ディスプレイを示す、図8と同様の簡素化された略図である。
【図10】本発明の光電子パッケージを組み込んだ、さらに別の小型虚像ディスプレイを示す、図8と同様の簡素化された略図である。
【図11】本発明の光電子集積パッケージを利用した画像表示装置の正面図である。
【図12】本発明の光電子集積パッケージを利用した画像表示装置の側面図である。
【図13】本発明の光電子集積パッケージを利用した画像表示装置の平面図である。
【図14】図11の装置を4倍に拡大した側面図である。
【図15】図8の小型虚像ディスプレイを組み込んだ携帯用通信受信機の斜視図である。
【図16】図15の線16−16における簡素化された断面図である。
【図17】図8の小型虚像ディスプレイを組み込んだ別の携帯用通信受信機の斜視図である。
【図18】図17の線18−18における簡素化された断面図である。
【図19】図15の携帯用通信受信機のオペレータに見える代表的な画面を示す斜視図である。
【符号の説明】
10 光学的に透明な基板
11 主表面
12 発光素子
13 中央部
14 LEDディスプレイ・チップ
30 ドライバ・ボード
34 導体
35 接続/取付パッド
36 接続/取付パッド
40 光電子集積パッケージ
42 ドライバおよび制御回路
45 リードフレーム
50 成形キャリヤ・リング
60 成形レンズ

Claims (5)

  1. 協働して完全なイメージを生成する発光素子のアレイ(15)が表面に形成された光学的に透明な基板(10)において、前記発光素子のアレイ(15)を行列に配置して完全画像の全画素を定義し、かつ前記発光素子のアレイ(15)を前記光学的に透明な基板(10)の外縁部に隣接する多数の接続パッドに動作可能に接続するように構成した光学的に透明な基板(10);
    前記発光素のアレイ(15)によって生成される完全画像と実質的に同一の広がりを持つ中央開口部(33)を設けたドライバ・ボード(30)において、前記中央開口部(33)の周囲の表面に多数の第1多数の接続パッド(35)を形成し、前記ドライバ・ボード(30)の外周部の表面に第2多数の接続パッド(36)を形成し、前記第1多数の接続パッド(35)と前記第2多数の接続パッド(36)との間に伸長する多数の導体(34)を設け、前記発光素子のアレイ(15)の多数の接続パッドを前記ドライバ・ボード(30)の前記第1多数の接続パッド(25)にバンプ・ボンディングで接続するように構成した前記ドライバ・ボード(30);および
    内部に埋め込まれた多数のリードフレーム(51)を有し、前記ドライバ・ボード(30)と電気的にインタフェースし、前記ドライバ・ボード(30)を支持し、多数の外部電気接続部(52,54)をさらに有する成形キャリヤ・リング(50);
    によって構成されることを特徴とする光電子集積パッケージ。
  2. 主表面(11)を有する光学的に透明な基板(10)から成る発光素子ディスプレイ・チップ(14)において、前記主表面(11)の中央部(13)に協働して完全画像を生成する発光素子のアレイ(15)を形成し、それぞれの前記発光素子(12)に前記発光素子(12)を活性化するための第1電極(16)および第2電極(17)を設け、前記光学的に透明な基板(10)の前記主表面(11)に多数の導体を形成し、前記発光素子ディスプレイ・チップ(14)の外縁部に隣接する位置および前記主表面(11)の中央部(13)の外側に多数の外部接続パッドを設け、それぞれの前記発光素子(12)の前記第1電極(16)を第1多数の前記外部接続パッド接続し、それぞれの前記発光素子(12)の前記第2電極(17)を第2多数の前記外部接続パッドに接続するように構成した発光素子ディスプレイ・チップ(14);
    第1主表面(31)および第2反対側主表面(32)を有し、前記第1および第2反対側主表面(31,32)を貫通する中央開口部(33)を形成したドライバ・ボード(30)において、前記第2反対側主表面(32)の中央開口部(33)から前記ドライバ・ボード(30)の前記第2反対側主表面(32)の外周部に配置された多数の接続パッド(36)まで伸長する第1多数の導体(34),および前記ドライバ・ボード(30)の前記第2反対側主表面(32)の外周部に配置された多数の接続パッド(36)から前記ドライバ・ボード(30)の前記第1主表面(31)に形成された多数の接続パッド(35)まで伸長する第2多数の導体(34)を前記ドライバ・ボード(30)にさらに設け、前記光学的に透明な基板(10)の主表面(11)を前記ドライバ・ボード(30)の前記第2反対側主表面(32)上に取り付け、前記光学的に透明な基板(10)の第1多数の外部接続パッドおよび第2多数の外部接続を、前記ドライバ・ボード(30)の前記第2反対側主表面(32)の中央開口部(33)の縁部に隣接する多数の接続パッド(35)と電気的に接触させるように構成したドライバ・ボード(30);
    前記ドライバ・ボード(30)の前記第1主表面(31)に取り付けられ、多数のデータ入力端子を有し、かつ前記多数のデータ入力端子に加えられた多数のデータ信号に従って前記発光素子(12)を活性化して画像を生成するために、前記ドライバ・ボード(30)の第1多数の導体(16),第2多数の導体(17),および多数の接続パッド(35,36),ならびに前記光学的に透明な基板(10)の多数の接続を介して、前記発光素子(12)の第1および第2電極に接続された多数の制御信号出力端子をさらに有する多数のドライバおよび制御回路(42);および
    前記ドライバ・ボード(30),前記発光素子ディスプレイ・チップ(14),および前記多数のドライバおよび制御回路(42)と電気的にインタフェースされ、かつこれらを支持し、さらに多数の外部接続部(52,54)を有する成形キャリヤ・リング(50);
    によって構成されることを特徴とする光電子集積パッケージ。
  3. 主表面(11)に多数の発光素子(12)が設けられた主表面(11)を有する光学的に透明な基板(10)において、それぞれの前記発光素子(12)は前記発光素子(12)を活性化するための第1電極(16)および第2電極(17)を有し、前記発光素子(12)は行列に配置された多数の画素を定義し、かつ活性化されたときに協働して前記主表面(11)の中央部分(13)に完全画像を生成し、光学的に透明な前記基板(10)はその外縁部に隣接する位置および前記主表面(11)の中央部分(13)の外側に多数の外部接続パッドをさらに有し、それぞれの前記発光素子(12)の第1電極(16)は第1多数の外部接続パッドに接続されて画素行を形成し、かつそれぞれの前記発光素子(12)の第2電極は第2多数の外部接続パッドに接続されて画素列を形成するように構成された光学的に透明な基板;
    中央開口部(33)が形成され、第1主表面(31)および第2反対側主表面(32)を有するドライバ・ボード(30)において、前記第2反対側主表面(32)に第1および第2多数の電気接続部(35,36)が形成され、前記第1および第2多数の電気接続部(35,36)の間に多数の電気相互接続部(34)が形成され、前記ドライバ・ボードの第1主表面に多数の電気接続部が形成され、前記第2反対側主表面(32)に形成された第2多数の電気接続部(36)と、前記第1主表面(31)に形成された多数の電気接続部との間に多数の電気相互接続部(45)が形成され、前記光学的に透明な基板(10)が前記ドライバ・ボード(30)の前記第2反対側主表面(32)に取り付けられ、前記ドライバ・ボード(30)の第1多数の電気接続部が前記光学的に透明な基板(10)の第1多数の外部接続パッドおよび第2多数の外部接続パッドと電気的に接触するように構成されたドライバ・ボード(30);
    前記ドライバ・ボード(30)の前記第1主表面(31)に取り付けられ、多数のデータ入力端子を有し、かつ前記多数のデータ入力端子に加えられた多数のデータ信号に従って前記発光素子(12)を活性化して画像を生成するために、前記発光素子(12)の第1および第2電極に接続するように構成された多数の制御信号出力端子をさらに有する多数のドライバおよび制御回路(42);
    前記多数の発光素子(12)によって生成される完全画像と実質的に同一の広がりを持つように配置され,完全画像を受け取って拡大し、見やすい虚像(150)を生成するレンズ(60);および
    前記ドライバ・ボード(30),前記多数の発光素子(12),および前記多数のドライバおよび制御回路(42)と電気的にインタフェースし、かつこれらを支持し、さらに多数の外部接続部(52,54)を有する成形キャリヤ・リング(50);
    によって構成されることを特徴とする光電子集積パッケージ。
  4. データ出力端子を有する携帯用電子装置(130);
    ビューイング・アパーチャ(144)を有する小型虚像ディスプレイ(132)において、前記ディスプレイは受信機に動作可能に取り付けられており、かつ主表面(11)に多数の発光素子が形成された主表面(11)を有する光学的に透明な基板(10)を含み、それぞれの前記発光素子(12)は前記発光素子(12)を活性化するための第1電極(16)および第2電極(17)を有し、前記発光素子(12)は行列に配置された多数の画素を定義し、かつ活性化されたときに協働して前記主表面(11)の中央部分(13)に完全画像を生成し、前記光学的に透明な基板(10)はその外縁部に隣接する位置および前記主表面(11)の中央部(13)の外側に接続パッドをさらに有し、前記発光素子(12)の第1電極(16)は第1多数の外部接続パッド(22)に接続されて画素行を形成し、前記発光素子(12)の第2電極(17)は第2多数の外部接続パッド(22)に接続されて画素列を形成するように構成された小型虚像ディスプレイ(132);
    中央開口部(33)が形成され、第1主表面(31)および第2反対側主表面(32)を有するドライバ・ボード(30)において、前記第2反対側主表面(32)に第1多数の接続パッド(35)および第2多数の接続パッド(36)が形成され、前記第1および第2多数の接続パッド(35,36)の間に多数の電気相互接続部(34)が形成され、前記ドライバ・ボードの第1主表面(31)に多数の接続パッドが形成され、前記ドライバ・ボード(30)の第2反対側主表面(32)に形成された第2多数の接続パッド(36)と、前記ドライバ・ボード(30)の第1主表面(31)に形成された多数の接続パッドとの間に多数の電気相互接続部(45)が形成され、前記光学的に透明な基板(10)が前記ドライバ・ボード(30)の第2反対側主表面(32)に取り付けられ、前記ドライバ・ボード(30)の第1多数の接続パッド(35,36)が前記光学的に透明な基板(10)の第1および第2多数の外部接続パッドと電気的に接触するように構成されたドライバ・ボード(30);
    前記ドライバ・ボード(30)の前記第1主表面(31)に取り付けられ、多数のデータ入力端子を有し、かつ前記多数のデータ入力端子に加えられた多数のデータ信号に従って前記発光素子(12)を活性化して画像を生成するために、前記発光素子(12)の第1および第2電極に接続するように構成された多数の制御信号出力端子をさらに有する多数のドライバおよび制御回路(42);
    前記多数の発光素子(12)によって生成される完全画像と実質的に同一の広がりを持つように配置され,完全画像を受け取って拡大し、見やすい虚像(150)を生成するレンズ(60);および
    前記ドライバ・ボード(30),前記多数の発光素子(12),および前記多数のドライバおよび制御回路(42)と電気的にインタフェースし、かつこれらを支持し、さらに多数の外部接続部(52,54)を有する成形キャリヤ・リング(50);
    によって構成されることを特徴とするビジュアル・ディスプレイを備えた携帯用電子装置。
  5. 光学的に透明な基板(10)の主表面(11)に多数の発光素子(12)を形成する段階において、それぞれの前記発光素子(12)は前記発光素子(12)を活性化するための第1および第2電極(16,17)を有し、前記発光素子(12)は行列に配置された多数の画素を定義し、かつ活性化されたときに協働して前記主表面(11)の中央部(13)に完全画像を生成し、前記光学的に透明な基板(10)はその外縁部に隣接する位置および前記主表面(11)の中央部(13)の外側に接続パッドをさらに形成し、前記発光素子(12)の多数の第1電極(16)を第1多数の外部接続パッドに接続して画素行を形成し、発光素子(12)の多数の第2電極(17)を第2多数の外部接続パッド(22)に接続して画素行を形成することを特徴とする発光素子(12)の形成段階;
    中央開口部(33)を有し、かつ第1主表面(31)および第2反対側主表面(32)を有するドライバ・ボード(30)を形成し、前記第2主表面(32)に第1および第2電気接続手段(35,36)を形成し、前記第1および第2電気接続手段(35,36)の間に多数の電気相互接続部を形成し、前記ドライバ・ボード(30)の第1主表面(31)に電気接続手段を形成し、前記第1主表面(31)の電気接続手段と前記第2反対側主表面(32)の第1および第2電気接続手段(35,36)との間に多数の電気相互接続部(45)を形成する段階;
    多数のデータ入力端子を有し、かつ前記多数のデータ入力端子に加えられた多数のデータ信号に従って発光素子(12)を活性化して完全画像を生成するために、前記発光素子(12)の第1および第2電極(16,17)に接続するように構成された制御信号出力端子をさらに有する多数のドライバおよび制御回路を形成する段階;
    前記ドライバ・ボード(30)の第1電気接続手段(35)が前記光学的に透明な基板(30)の第1および第2多数の外部接続パッドと電気的に接触する状態に、前記光学的に透明な基板(10)を前記ドライバ・ボード(30)の第2反対側主表面(32)に取り付ける段階;
    前記多数の制御信号出力端子が前記ドライバ・ボード(30)の第1主表面(31)の多数の接続パッド(35,36)と電気的に接触する状態に、前記多数のドライバおよび制御回路(42)を前記ドライバ・ボード(30)の第1主表面(31)に取り付ける段階;および
    内部に支持された多数の埋込みリードフレーム(51)を有し、前記ドライバ・ボード(30),発光素子(12)および多数のドライバおよび制御回路(42)と電気的にインタフェースされるキャリヤ・リング(50)を前記ドライバ・ボード(30)の外周部に成形する段階;
    によって構成されることを特徴とする光電子集積パッケージ製造方法。
JP06394197A 1996-03-04 1997-03-04 キャリヤ・リングを有する光電子集積パッケージおよびその製造法 Expired - Fee Related JP3930096B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US610501 1996-03-04
US08/610,501 US5699073A (en) 1996-03-04 1996-03-04 Integrated electro-optical package with carrier ring and method of fabrication

Publications (2)

Publication Number Publication Date
JPH09244552A JPH09244552A (ja) 1997-09-19
JP3930096B2 true JP3930096B2 (ja) 2007-06-13

Family

ID=24445267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06394197A Expired - Fee Related JP3930096B2 (ja) 1996-03-04 1997-03-04 キャリヤ・リングを有する光電子集積パッケージおよびその製造法

Country Status (5)

Country Link
US (1) US5699073A (ja)
JP (1) JP3930096B2 (ja)
KR (1) KR100479245B1 (ja)
FR (1) FR2745676A1 (ja)
TW (1) TW382799B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818404A (en) * 1996-03-04 1998-10-06 Motorola, Inc. Integrated electro-optical package
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
WO1999050890A1 (en) * 1998-03-27 1999-10-07 Trustees Of Princeton University Method for making multilayer thin-film electronics
US6893896B1 (en) * 1998-03-27 2005-05-17 The Trustees Of Princeton University Method for making multilayer thin-film electronics
US6380563B2 (en) 1998-03-30 2002-04-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6713788B2 (en) 1998-03-30 2004-03-30 Micron Technology, Inc. Opto-electric mounting apparatus
US6307527B1 (en) * 1998-07-27 2001-10-23 John S. Youngquist LED display assembly
US6392296B1 (en) * 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
GB9827952D0 (en) * 1998-12-19 1999-02-10 Secr Defence Mounting of electro-optic devices
JP2001119006A (ja) * 1999-10-19 2001-04-27 Sony Corp 撮像デバイス及びその製造方法
WO2001075359A1 (en) * 2000-04-03 2001-10-11 Getinge/Castle, Inc. High power led source and optical delivery system
GB0011297D0 (en) * 2000-05-10 2000-06-28 Microemissive Displays Ltd An optoelectronic display device
JP3919433B2 (ja) * 2000-08-29 2007-05-23 美津濃株式会社 スポーツ用手袋
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6883977B2 (en) * 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6742169B2 (en) * 2001-02-28 2004-05-25 Sanyo Electric Co., Ltd. Semiconductor device
JP3659407B2 (ja) * 2001-08-03 2005-06-15 ソニー株式会社 発光装置
KR100523740B1 (ko) * 2002-01-22 2005-10-27 남 영 김 발광다이오드를 이용한 램프
KR100514917B1 (ko) * 2002-05-07 2005-09-14 미쓰이 가가쿠 가부시키가이샤 고체 촬상소자 장착용 패키지
US7274094B2 (en) * 2002-08-28 2007-09-25 Micron Technology, Inc. Leadless packaging for image sensor devices
US7213942B2 (en) * 2002-10-24 2007-05-08 Ac Led Lighting, L.L.C. Light emitting diodes for high AC voltage operation and general lighting
US6957899B2 (en) * 2002-10-24 2005-10-25 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting
US7612443B1 (en) * 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
WO2006003563A2 (en) * 2004-06-29 2006-01-12 Koninklijke Philips Electronics N.V. Light emitting diode module
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
US7525248B1 (en) 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
US8272757B1 (en) 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
US7714348B2 (en) * 2006-10-06 2010-05-11 Ac-Led Lighting, L.L.C. AC/DC light emitting diodes with integrated protection mechanism
DE102007009104B4 (de) * 2007-02-24 2011-04-14 Lear Corporation Gmbh Steuerschaltung zum getakteten Ansteuern mindestens einer Leuchtdiode
US20090179290A1 (en) * 2008-01-15 2009-07-16 Huang Shuangwu Encapsulated imager packaging
US8138027B2 (en) 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
WO2010088553A2 (en) * 2009-01-30 2010-08-05 Ndsu Research Foundation Infra-extensible led array controller for light emission and/or light sensing
US10074779B2 (en) * 2011-03-11 2018-09-11 Seoul Semiconductor Co., Ltd. LED module, method for manufacturing the same, and LED channel letter including the same
US11195864B2 (en) * 2019-03-01 2021-12-07 Omnivision Technologies, Inc. Flip-chip sample imaging devices with self-aligning lid

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3035268C2 (de) * 1979-09-19 1983-01-20 Sharp K.K., Osaka Mehrschicht-Flüssigkristall-Anzeigetafel
JPH0752779B2 (ja) * 1987-12-09 1995-06-05 日立電線株式会社 発光ダイオードアレイ
US5130833A (en) * 1989-09-01 1992-07-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device and manufacturing method therefor
JPH03125443A (ja) * 1989-10-09 1991-05-28 Sharp Corp 実装基板の電極及び該実装基板の電極を有する液晶表示装置
JPH03241392A (ja) * 1990-02-20 1991-10-28 Casio Comput Co Ltd 表示パネルの実装構造
TW232065B (ja) * 1992-04-16 1994-10-11 Sharp Kk
EP0572779A1 (en) * 1992-06-04 1993-12-08 Motorola, Inc. Integrated display source with emissive polymers
US5457356A (en) * 1993-08-11 1995-10-10 Spire Corporation Flat panel displays and process
US5482896A (en) * 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
US5432358A (en) * 1994-03-24 1995-07-11 Motorola, Inc. Integrated electro-optical package
US5612549A (en) * 1994-03-24 1997-03-18 Motorola Integrated electro-optical package

Also Published As

Publication number Publication date
TW382799B (en) 2000-02-21
US5699073A (en) 1997-12-16
KR970067057A (ko) 1997-10-13
FR2745676A1 (fr) 1997-09-05
JPH09244552A (ja) 1997-09-19
KR100479245B1 (ko) 2005-07-12

Similar Documents

Publication Publication Date Title
JP3930096B2 (ja) キャリヤ・リングを有する光電子集積パッケージおよびその製造法
US5818404A (en) Integrated electro-optical package
US5748161A (en) Integrated electro-optical package with independent menu bar
US5739800A (en) Integrated electro-optical package with LED display chip and substrate with drivers and central opening
JP3540859B2 (ja) 集積電気光学パッケージ
US5432358A (en) Integrated electro-optical package
US5485318A (en) Dual image manifestation apparatus with integrated electro-optical package
US5831699A (en) Display with inactive portions and active portions, and having drivers in the inactive portions
CN210403726U (zh) 发光二极管封装组件
CN210403768U (zh) 发光二极管封装组件
US12013614B2 (en) Display apparatus and light source device thereof
US20220208742A1 (en) Light emitting diode chip and display apparatus including the same
US20240184169A1 (en) Display apparatus
WO2021056540A1 (zh) 显示屏、显示组件和电子装置
EP0777276A2 (en) Integrated electro-optical package
US12092924B2 (en) Display apparatus
US20230288752A1 (en) Display apparatus and light source apparatus thereof
EP0572779A1 (en) Integrated display source with emissive polymers
US12085808B2 (en) Display apparatus
US12032241B2 (en) Display apparatus and light source apparatus including an optical member
US20240247776A1 (en) Light source apparatus and display apparatus
CN1160903A (zh) 集成电光组件
CN1180215A (zh) 具有独立菜单条的集成光电部件
CN115552641A (zh) 包括有源像素ic的发光器件封装及其封装方法
CN115720464A (zh) 显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees