JPH0727570B2 - 表示イメージ発生方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は情報処理システムに関し、さらに具体的には、
図形表示システムにおけるデータ操作および表示に関す
るものである。

B.従来技術 IBM刊行物GA23−2012−０、「IBM5080モデル２解説書」
に記載されているIBM5080図形表示システムは、インタ
ーフェースと高水準アプリケーション・プログラム・イ
ンターフェースのトラバース処理のインプリメンテーシ
ョンを含んでいる。トラバースとは、線、文字、マー
カ、多角形等の幾何プリミティブに対する属性設定、変
換、および作図処理である。（ポリマーカに関する部分
を参照のこと）。

C.発明が解決しようとする問題点 従来技術は、多くの記憶スペースを必要とし、また、パ
フォーマンスの点でも改善の余地がある。本発明はこれ
らの事項の改善を意図している。

D.問題点を解決するための手段 図形表示システムにおけるプリミティブのトラバースの
ための改善された方法は、所定のプリミティブに対する
ピック・データを計算するステップ、プリミティブの不
可視性をテストするステップ、不可視性が肯定される場
合に次の図形命令に進むステップ、プリミティブの検出
性をテストするステップ、ピックを相関させるためのト
ラバースの実行中に検出性が否定される場合に次の図形
命令に進むステップ、変換環境の更新が必要かどうかを
判定するステップ、必要な場合に変換環境を再計算する
ステップ、プリミティブに関する表示属性を設定するス
テップ、およびプリミティブを描くための後続の図形命
令を処理するステップから成る。

トラバース処理は機械言語レベルで実現される。従来技
術のインプリメンテーションとの比較を第２図にまとめ
て示す。

E.実施例 ラスタ図形システム 第１図のラスタ図形システムは、接続プロセッサ301、
ホスト通信直列インターフェース302、表示プロセッサ3
03、ベクトル発生機構（ハードウェア・ラスタライザ）
304、ビデオ・ピクセル・メモリ305、システム・メモリ
306およびモニタ307から成る。

主要構成要素の機能 以下に主要構成要素について簡単に概説する。

（１）接続プロセッサ301 ＊接続プロセッサは、システムのマスタ制御を行なう汎
用プロセッサである。接続プロセッサは、接続された全
ての図形入出力装置（ライト・ペンおよび表示モニタを
除く）にサービスする責任をもつ。

＊表示プロセッサと関連する処理を調整する。

＊接続プロセッサは直列インターフェースを介してホス
トと接続する。

（２）ホスト通信直列インターフェース302 直列インターフェースは、システムのホストに対する直
列インターフェースとなる。

（３）表示プロセッサ303 表示プロセッサ（DP）は、システム・メモリに常駐する
表示記憶プログラムの図形命令を実行する責任をもち、
主として表示モニタ上に現れるイメージの生成に関係す
る。表示プロセッサは次の機構を有する。

＊図形命令の復号および非作図命令、たとえば、簿記や
制御命令の実行。

＊線、文字、多角形等の幾何プリミティブに対して変換
およびクリップ機能を実行する。

＊データを事前処理してベクトル発生機構およびビデオ
・ピクセル・メモリに供給することにより、線、文字、
マーカ、塗りつぶした多角形等の幾何的対象物を表示で
きるように用意する。

（４）ベクトル発生機構 ベクトル発生機構は、ブレゼンハム（Bresenham）線発
生アルゴリズムをハードウェアの形で実現したものであ
り、ベクトル（線）の端点を入力として受け、表示用の
出力としてピクセルをビデオ・ピクセル・メモリ内で発
生する。

（５）ビデオ・ピクセル・メモリ305 ビデオ・ピクセル・メモリ（VPM）は、８個の1K×1Kビ
ット平面から成り、カラー索引テーブルを介して同時に
256種類のカラーをサポートする。ここに記憶されたイ
メージは、モニタに表示される。

論理データ・フロー 図形システムの論理データ・フローについては、第１図
を参照する。

（１）アプリケーション・プログラムが、直列インター
フェースを介してホストからシステム・メモリにロード
される。

（２）接続プロセッサが（必要とされる作業に応じて）
データを事前処理し、次に表示プロセッサに割り込む。

（３）次に表示プロセッサがデータを処理する。

（４）データは次に、表示するため、直接またはベクト
ル発生機構を介してビデオ・ピクセル・メモリに送られ
る。

表示プロセッサ303 表示プロセッサは、マイクロプログラム式システムであ
る。表示プロセッサはメモリからデータを取り出して、
ベクトル発生機構（ラスタライザ）を介してデータをラ
スタ表示装置に送る。表示プロセッサは線分端点の座標
を入力として受け取り、ビデオ・ピクセル・メモリ内で
ピクセルを発生する。

システムの主な構成要素（第３図参照）は、次の通りで
ある。

（１）シーケンス401（たとえば、AMD2910A） （２）72ビット幅の書込み可能制御記憶装置402 （３）16ビット演算論理機構（ALU）403（たとえば、４
ビット・スライスAMD2903） （４）32ビット・アキュムレータを備えた16×16乗算器
404（たとえば、WTL2010） （５）32ビット・バレル・シフタ405 （６）クリッパ406（再生受諾／拒絶の検査用） （７）4K×16スクラッチ・パッドRAM407 （８）スクラッチ・パッドRAMレジスタの内容から生じ
るマイクロコードの次のアドレスに対する論理−指標付
きアドレス指定 マイクロプログラムは、書込み可能制御記憶装置402に
記憶される。

インターフェース ホスト・プログラムと表示プロセッサの間のインターフ
ェースは、表示プロセッサ・スクラッチ・パッドRAM407
（第３図参照）内の256個の図形インターフェース・レ
ジスタ（詳しくは、連絡域に関する部分を参照）内で定
義される。

６つの作図プリミティブ、すなわち、線、マーカ、注
釈、テキスト、幾何テキスト、多角形の各々とピクセル
・アレイに対して、属性（カラー、線幅、線のタイプ
等）が図形インターフェース・レジスタに含まれてい
る。図形インターフェース・レジスタはまた、プリミテ
ィブに適用されるビュー、大域およびモデリング・マト
リックスを含む。

作図プリミティブの属性設定は、256個の図形インター
フェース・レジスタからのデータを用いて、表示プロセ
ッサ・マイクロコードで実現される（ポリマーカに関す
る部分を参照）。

連絡域の説明 本発明を具体化した図形ワークステーションにおける図
形インターフェース・レジスタの使用は次の通りであ
る。

０〜1:ピック割込みアドレス。プリミティブが検出さ
れ、図形インターフェース・レジスタ188、ビット０が
セットされたとき、表示プロセッサはこのアドレスへの
分岐およびリンクをシミュレートする。このことは多
分、末尾命令内で実行される。

2:ピックされた要素の頭部および尾部を含むページ。

3:プリミティブ開始命令のページ＋４のオフセット。

4:プリミティブ終了命令のページ＋２のオフセット。

5:現在は使用されていない。

６〜7:ピック識別子、プリミティブがピックされたとき
アプリケーションに戻される任意の32ビットの数。

8:要素カウンタ。この図形インターフェース・レジスタ
は、構造のトラバースが開始されたとき、０にセットさ
れ、各構造要素ごとに増分される。各構造要素は、属性
設定機能およびプリミティブを含む。このレジスタ内の
値は、プリミティブがピックされたとき、アプリケーシ
ョンに戻される。

９〜10:構造識別子。トラバースされている構造のアプ
リケーションで指定される識別子である任意の32ビット
数を含む。

11:構造正規化倍率。符号付きの15ビットの整数（Sxxx
xxxx xxxx xxxx）。

12:構造区域の中心へのＸ方向の移動。（Sxxx.xxxx xxx
x xxxx） 13:図形インターフェース・レジスタ12でのＸ方向移動
の倍率。符号付きの15ビットの整数。（Sxxx xxxx xxxx
xxxx）。

14:構造区域の中心へのＹ方向の移動。（Sxxx.xxxx xxx
x xxxx）。

15:構造区域の中心へのＺ方向の移動。（Sxxx.xxxx xxx
x xxxx）。

17:図形インターフェース・レジスタ16でのＺ方向移動
の倍率。符号付きの15ビットの整数。（Sxxx xxxx xxxx
xxxx）。

18:マトリックス制御フラッグ ビット０−大域マトリックスまたはビュー・マトリック
スが変更された場合に、１にセットされる。したがっ
て、大域^＊ビューを再計算して保管する。

ビット１−局所変換が変更された場合に、１にセットさ
れる。したがって、正規化^＊局所^＊（大域^＊ビューの保
管された結果）を再計算する。

ビット２−5080TCFパラメータの再計算が必要な場合に
セットされる。

ビット３〜15は留保されている。

19:テキスト属性制御フラッグ。幾何テキスト・プリミ
ティブが必要とする処理を最適化するため使用される。

ビット０−文字高、拡大率、アップ・ベクトル精度また
は間隔が変更された場合に、１にセットされる。

ビット１−フォントが変更された場合に、１にセットさ
れる。

20:属性ソース・フラッグ。対応するプリミティブを提
示するとき、個別の属性値が使用されるか、または束状
の属性値が使用されるかを特定する。（０＝個別、１＝
束状）。

ビット０−複線カラー・インデックス ビット１−複線線幅 ビット２−複線線タイプ ビット３−ポリマーカ・カラー・インデックス ビット４−ポリマーカ寸法 ビット５−ポリマーカ・タイプ ビット６−内部カラー・インデックス ビット７−内部スタイル ビット８−内部スタイル・インデックス ビット９−エッジ・フラッグ ビット10−エッジ・カラー・インデックス ビット11−エッジ線タイプ ビット12−エッジ線幅（サポートされない） 21:属性ソース・フラッグ（続き） ビット０−テキスト精度 ビット１−テキスト・カラー・インデックス ビット２−テキスト・フォント ビット３−文字拡大率 ビット４−文字間隔 22:強調表示カラー・インデックス。強調表示が使用さ
れているとき、プリミティブを描くため使用されるカラ
ー・テーブル・インデックスを示す０〜255の範囲内の
値。

23:複線個別カラー・インデックス。対応するASFが「個
別」にセットされている場合、複線を描くとき使用され
るカラー・テーブル・インデックスを示す０〜255の範
囲内の値。

24:複線個別線幅。この幅は12ビットの２進数として指
定される。その意味は属性レジスタ21〜22の′ｗ′ビッ
トに等しい。この値は、対応するASFが「個別」にセッ
トされているとき、複線を描くために使用されるだけで
ある。

25:複線個別線タイプ。この値は０〜15の範囲内の数と
して指定される。これは属性レジスタ２の′ｔ′ビット
に等しい。

26:複線個別線端制御。この値はビット14〜15で指定さ
れる。これらのビットは属性レジスタ22の′ｅ′ビット
と同じ意味をもつ。

Ｘ′0010′＝平らな端 Ｘ′0020′＝丸い端 Ｘ′0030′＝四角い端 27:複線束状カー・インデックス。対応するASFが「束
状」にセットされている場合、複線を描くとき使用され
るカラー・テーブル・インデックスを示す０〜255の範
囲内の値。

28:複線束状線幅。この幅は12ビットの２進数として指
定される。その意味は属性レジスタ21〜22の′ｗ′ビッ
トと同じである。この値は対応するASFが「束状」にセ
ットされているとき、複線を描くために使用されるだけ
である。

30:ポリマーカ個別カラー・インデックス。対応するASF
が「個別」にセットされている場合、ポリマーカを描く
とき使用されるカラー・テーブル・インデックスを示す
０〜255の範囲内の値。

31:ポリマーカ個別マーカ・サイズ。ポリマーカの寸法
はマーカ文字設定識別子によって指定される。このレジ
スタに含まれる値は属性レジスタ20と同じ意味をもつ。
以下の値を指定することができる。

Ｘ′0004′＝基本サイズ Ｘ′0005′＝大サイズ Ｘ′0006′＝小サイズ Ｘ′0007′＝中サイズ 32:ポリマーカ個別マーカ・タイプ。このレジスタは、
後続のポリマーカ・プリミティブで使用されるマーカの
タイプを指定する。このレジスタは属性レジスタ１と同
じ意味をもつ。

33:ポリマーカ束状カラー・インデックス。このレジス
タに含まれる値は、この属性に対するASFが「束状」に
セットされているときのみ使用される点以外は、図形イ
ンターフェース・レジスタ30と同じ意味をもつ。

34:ポリマーカ束状マーカ・サイズ。このレジスタに含
まれる値は、この属性に対するASFが「束状」にセット
されているときのみ使用される点以外は、図形インター
フェース・レジスタ31と同じ意味をもつ。

35:ポリマーカ束状マーカ・タイプ。このレジスタに含
まれる値は、この属性に対するASFが「束状」にセット
されているときのみ使用される点以外は、図形インター
フェース・レジスタ32と同じ意味をもつ。

36:内部個別カラー・インデックス。このレジスタは０
〜255の範囲内の値を含み、この値は、多角形の内部を
塗りつぶすか、または一辺があいている中空の多角形の
辺を描くとき使用されるカラー・テーブル・インデック
スを示す。このレジスタは、対応するASFが「個別」に
セットされている場合のみ使用される。

37:内部個別スタイル。このレジスタの内容は、多角形
の内部がどのように描かれるかを示す。有効な値は次の
通りである。

０＝中空（塗りつぶしなし。一辺があいている場合は内
部カラーで端を描く。） １＝中実。中実のカラーで塗りつぶす。

２＝パターン・テーブルからのユーザが定義するパター
ンで塗りつぶす。

３＝ハッチ・テーブルからのハッチ・パターンで塗りつ
ぶす。

このレジスタは、内部スタイルASFが「個々」にセット
されている場合にのみ、内部スタイルに使用される。

38:内部個別スタイル・インデックス。内部スタイルが
パターン（３）かハッチ（４）のいずれかである場合、
このレジスタは、多角形を塗りつぶすために使用される
対応するテーブルの項目のインデックスを含む。パター
ン・テーブルとハッチ・テーブルのアドレスは他の図形
インターフェース・レジスタに含まれる。このレジスタ
は、対応するASFが「個々」にセットされているときだ
け使用される。

39:内部束状カラー・インデックス。このレジスタは、A
SFが「束状」にセットされているときのみ使用される点
以外は、図形インターフェース・レジスタ36と同じ意味
および用途をもつ。

40:内部束状スタイル。このレジスタは、ASFが「束状」
にセットされているときのみ使用される点以外は、図形
インターフェース・レジスタ37と同じ意味および用途を
もつ。

41:内部束状スタイル・インデックス。このレジスタ
は、ASFが「束状」にセットされているときのみ使用さ
れる点以外は、図形インターフェース・レジスタ38と同
じ意味および用途をもつ。

42:エッジ個別フラッグ。多角形の辺を描くかどうかを
示す。（０＝オフ、１＝オン） 43:エッジ個別カラー・インデックス。このレジスタは
０〜255の範囲内の値を含み、この値は、多角形の辺を
描くとき、およびエッジ・フラッグがオンにセットされ
ているとき使用されるカラー・テーブル・インデックス
を示す。このレジスタは、対応するASFが「個別」にセ
ットされている場合のみ使用される。

44:エッジ個別線タイプ。このレジスタは０〜15の範囲
内の値を含み、この値は、エッジ・フラッグがオンであ
る場合、多角形の辺を描くときの線スタイルを特定す
る。この値は属性レジスタ２の′ｔ′ビットに等しい。
この値は、対応するASFが「個別」にセットされている
ときのみ使用される。

45:エッジ個別線幅。現在は使用されておらず、将来の
使用のため留保されている。

46:エッジ束状フラッグ。このレジスタは、ASFが「束
状」にセットされているときのみ使用される点以外は、
図形インターフェース・レジスタ42と同じ意味および用
途をもつ。

47:エッジ束状カラー・インデックス。このレジスタ
は、ASFが「束状」にセットされているときのみ使用さ
れる点以外は、図形インターフェース・レジスタ43と同
じ意味および用途をもつ。

48:エッジ束状線タイプ。このレジスタは、ASFが「束
状」にセットされているときのみ使用される点以外は、
図形インターフェース・レジスタ44と同じ意味および用
途をもつ。

49:エッジ束状線幅。現在は使用されておらず、将来の
使用のため留保されている。

50:テキスト精度（個別）。このレジスタは、幾何テキ
スト・プリミティブを描くとき、どのテキスト属性が適
用されるかを決定する。注釈および幾何テキストに対す
る有効な値およびそれらの意味を以下に示す。

51:テキスト・カラー（個別）。このレジスタは０〜255
の範囲内の値を含み、この値は、注釈または幾何テキス
ト・プリミティブを描くため使用されるカラー・テーブ
ル・インデックスを指定する。このレジスタは、対応す
るASFが「個別」にセットされているときのみ使用され
る。

52:テキスト・フォント（個別）。この値は、フォント
・アドレス・テーブル内への行オフセットを含むDLB位
置のアドレスを含む。このレジスタは、幾何テキスト要
素で指定された文字設定識別子と共に使用される。それ
以上の情報については、第４図を参照のこと。この値
は、対応するASFが「個別」にセットされているときの
み使用される。

53:文字拡大率（個別）。このレジスタは、文字の幅
の、PCS（プログラマブル文字セット）で定義された幅
からの偏差を表わす値を含む。この値にPCSの公称幅を
掛けると、実際の文字幅が得られる。このレジスタの値
はS.xxxxxxxxxxxxxxxの形をとる。このレジスタは、対
応するASF（属性ソース・フラッグ）が「個別」にセッ
トされているときのみ使用される。

54:文字拡大倍率（個別）。このレジスタはレジスタ53
の値に対する指数を指定し、文字拡大率ASFが「個別」
にセットされているときのみ使用される。

55:文字間隔（個別）。このレジスタは、文字間に置か
れる追加スペースの量を規定する値を含む。この値に文
字高さを掛けると文字間の間隔が得られる。次に、文字
の実際の幅を実際の間隔に加えると、ハードウェアに与
えるべき間隔が得られる。このレジスタの値はS.xxxxxx
xxxxxxxxxの形をとる。このレジスタは、対応するASFが
「個別」にセットされているときのみ使用される。

56:文字間隔倍率（個別）。このレジスタはレジスタ55
の値に対する指数を指定し、文字間隔ASFが「個別」に
セットされているときのみ使用される。

57:テキスト高。このレジスタは幾何テキスト・プリミ
ティブの高さを規定する。この値はS.xxxxxxxxxxxxxxx
の形で指定される。

58:テキスト高倍率。このレジスタはレジスタ67の値に
対する指数を指定する。

59:注釈高倍率。このレジスタは、後続の注釈プリミテ
ィブを描く際に使用される高さを指定する。指定される
値は４つのハードウェア文字高に対するCSIDと同じであ
る。

Ｘ′0004′＝基本サイズ Ｘ′0005′＝大サイズ Ｘ′0006′＝小サイズ Ｘ′0007′＝中サイズ 60:文字アップ・ベクトル（正弦）。このレジスタは、
文字アップ・ベクトルとテキスト座標系のＸ軸との間の
角度の正弦値を含む。この数の形はSx.xxxxxxxxxxxxxx
である。

61:文字アップ・ベクトル（余弦）。このレジスタは、
文字アップ・ベクトルとテキスト座標系のＸ軸との間の
角度の余弦値を含む。この数の形式はSx.xxxxxxxxxxxxx
xである。

62:テキスト位置合わせ。このレジスタは、テキスト・
プリミティブの位置に対する位置合わせを指定する。こ
のレジスタの値の形式は次の通りである。

バイト０−垂直位置合わせ ビット０−通常 ビット１−上端揃え ビット２−キャップ揃え ビット３−中央揃え ビット４−ベース揃え ビット５−下端揃え バイト１−水平位置合わせ ビット８−通常 ビット９−左寄せ ビット10−中央揃え ビット11−右寄せ 63:テキスト経路。このレジスタは、注釈または幾何テ
キスト・プリミティブにおける後続の文字が前の文字に
対して位置決めされる方向を指定する。この値は属性′
iiii′ビットと同じ形式をもつ。このレジスタに対する
有効な値は次の通りである。

Ｘ′0000′＝右 Ｘ′0040′＝上 Ｘ′0080′＝左 Ｘ′00C0′＝下 64:テキスト精度（束状）。このレジスタは、対応するA
SFが「束状」にセットされているときのみ使用される点
以外は、図形インターフェース・レジスタ50と同じ意味
をもつ。

65:テキスト・カラー（束状）。このレジスタは、対応
するASFが「束状」にセットされているときのみ使用さ
れる点以外は、図形インターフェース・レジスタ51と同
じ意味をもつ。

66:テキスト・フォント（束状）。このレジスタは、対
応するASFが「束状」にセットされているときのみ使用
される点以外は、図形インターフェース・レジスタ52と
同じ意味をもつ。

67:文字拡大率（束状）。このレジスタは、対応するASF
が「束状」にセットされているときのみ使用される点以
外は、図形インターフェース・レジスタ53と同じ意味を
もつ。

68:文字拡大倍率（束状）。このレジスタは、対応するA
SFが「束状」にセットされているときのみ使用される点
以外は、図形インターフェース・レジスタ54と同じ意味
をもつ。

69:文字間隔（束状）。このレジスタは、対応するASFが
「束状」にセットされているときのみ使用される点以外
は、図形インターフェース・レジスタ55と同じ意味をも
つ。

70:文字間隔倍率（束状）。このレジスタは、対応するA
SFが「束状」にセットされているときのみ使用される点
以外は、図形インターフェース・レジスタ56と同じ意味
をもつ。

71:最後に使用された文字セットID。このレジスタは、
指定された文字セットIDが前の幾何テキスト・プリミテ
ィブと同じかどうか判定するため、幾何テキスト・プリ
ミティブを処理するとき、マイクロコードが使用する。
DLBプログラムは、このレジスタをクリアして、マイク
ロコードに強制的にテキスト属性を分析させる。

72〜81:テキスト属性複合マトリックス。これらのレジ
スタは、現在のテキスト属性セットを得るため使用され
る３×３マトリックスを含む。このマトリックスは、高
さ、拡大率、およびアップ・ベクトルの累算を含む。こ
の中での各値の順序は次の通りである。

72−M11 73−M12 74−M13 75−M21 76−M22 77−M23 78−M31 79−M32 80−M33 81−倍率 82〜97:大域モデリング変換マトリックス。これらのレ
ジスタは、現在の大域モデリング変換を含む。マトリッ
クスの形式は次の通りである。マトリックス要素M11〜M
33は、S.xxx xxxx xxxx xxxxの形をとる。マトリックス
要素M41〜M43は、Sxxx.xxxx xxxx xxxxの形をとる。全
ての倍率は、符号付きの15ビットの整数である。（Sxxx
xxxx xxxx xxxx） 82−M11 83−M12 84−M13 85−M21 86−M22 87−M23 88−M31 89−M32 91−M11〜M33に対する倍率（識別の場合は−512） 92−M41 93−M41に対する倍率 94−M42 95−M42に対する倍率 96−M43 97−M43に対する倍率 98〜113:局所モデリング変換マトリックス。これらのレ
ジスタは、局所モデリング変換マトリックスを含む。マ
トリックス内の項目の順序は、大域モデリング変換マト
リックスと同じである。

114〜129:ビュー変換マトリックス。これらのレジスタ
は、ビュー変換マトリックスを含む。マトリックス内の
項目の順序は、大域モデリング変換マトリックスと同じ
である。

130〜135:クリップ境界。これらのレジスタは、現在の
ウインドーを含む。これらの値の形式は、Sxxx.xxxxxxx
xxxxxである。

136:視点。このレジスタは、現在の透視図の視点を含
む。この値の形式は、Sxxx.xxxxxxxxxxxxである。

137〜152:大域^＊ビューの結果。これらのレジスタは、
大域変換Ｘビュー変換を連結した結果を含む。このマト
リックス内の項目の順序は大域モデリング変換マトリッ
クスと同じである。

153〜168:正規化^＊局所^＊大域^＊ビューの結果。これら
のレジスタは、４つのマトリックスの連結を含む。この
マトリックス内の項目の順序は、大域モデリング変換マ
トリックスと同じである。

169:クラス・セットおよびピック包含フィルタに現在あ
るクラス名の数。このレジスタは、やはりピック包含フ
ィルタ内にある現在のセットでビットがオンになるたび
に増分され、やはり包含ピック・フィルタ内にあるピッ
ク・セットでビットがオフになるたびに減分される。こ
のレジスタの内容が０よりも大きく、図形インターフェ
ース・レジスタ170が０に等しい場合、検出性はオンで
ある。

170:クラス・セットおよびピック排除フィルタに現在あ
るクラス名の数。このレジスタは、やはりピック排除フ
ィルタ内にある現在のセットでビットがオンになるたび
に増分され、やはり排除ピック・フィルタ内にあるピッ
ク・セットでビットがオフになるたびに減分される。こ
のレジスタが０よりも大きい場合は、検出性はオフであ
る。

171:クラス・セットおよび強調表示包含フィルタに現在
あるクラス名の数。このレジスタは、やはり強調表示包
含フィルタ内にある現在のセットでビットがオンになる
たびに増分され、やはり包含強調表示フィルタ内にある
ピック・セットでセットがオフになるたびに減分され
る。このレジスタが０よりも大きく、図形インターフェ
ース・レジスタ172が０に等しい場合、強調表示はオン
である。

172:クラス・セットおよび強調表示排除フィルタに現在
あるクラス名の数。このレジスタは、やはり強調表示排
除フィルタ内にある現在のセットでビットがオンになる
たびに増分され、やはり強調表示排除フィルタ内にある
ピック・セットでビットがオフになるたびに減分され
る。このレジスタが０よりも大きい場合は、強調表示は
オフである。

173:クラス・セットおよび不可視性包含フィルタに現在
あるクラス名の数。このレジスタは、やはり不可視性包
含フィルタ内にある現在のセットでビットがオンになる
たびに増分され、やはり不可視性包含フィルタ内にある
ピック・セットでビットがオフになるたびに減分され
る。このレジスタが０よりも大きく、図形インターフェ
ース・レジスタ174が０に等しい場合、可視性はオフに
なる。

174:クラス・セットおよび不可視性排除フィルタに現在
あるクラス名の数。このレジスタは、やはり不可視性排
除フィルタ内にある現在のセットでビットがオンになる
たびに増分され、やはり不可視性排除フィルタ内にある
ピック・セットでビットがオフになるたびに減分され
る。このレジスタが０よりも大きい場合は、可視性はオ
ンになる。

175〜190:クラス・セット（１ビット／クラス名−最大2
56個のクラス名）。このフィールドは、サポートされる
各クラス名ごとに１ビットを含む。対応するビットは、
クラス名がセットに追加されたときオンになり、セット
から除去されたときオフになる。

191:制御フラッグ。このレジスタのビット０〜３は、上
記の各クラス・セット・カウントに従ってセットされ
る。

ビット０−セットされている場合、検出性がオンであ
る。

ビット１−セットされている場合、強調表示がオンであ
る。

ビット２−オンの場合は不可視。

ビット３−ピック相関専用モード。このビットがセット
されると、マイクロコードが検出不能なプリミティブを
無視するか、または相関処理を最適化することが可能に
なる。

192:パターン／ハッチ・テーブル・ページ番号。このレ
ジスタは、パターン・テーブルおよびハッチ・テーブル
を含むページ番号を含み、パターン／ハッチ・テーブル
項目をロードするため図形インターフェース・レジスタ
193および194と共に使用される。このレジスタは初期設
定時に設定され、変更されることはない。

193:パターン・テーブル・アドレス。パターン・テーブ
ルのアドレスを含む。テーブルの各項目は256バイトの
カラー・テーブル・インデックスを含む。内部スタイル
がパターンに設定されると、このテーブルのインデック
スとして内部スタイル・インデックスを使って後続の多
角形を塗りつぶすためハードウェアにロードすべきパタ
ーンが得られる。パターン・テーブルは常にページ０に
ある。

194:ハッチ・テーブル・アドレス。ハッチ・テーブルの
アドレスを含む。内部スタイルがハッチに設定されたと
きは、内部スタイル・インデックスがこのテーブルのイ
ンデックスとして使用される。各項目は32バイトを含
み、その各ビットは16×16パターンにおけるある位置に
対応する。（行順）。ビットがオンの場合は、パターン
・セルが内部カラー・インデックスで充填される。そう
でない場合は、パターン・セルは０で充填される。マイ
クロコードがこのパターンをハッチ・デーブル項目から
構成し、次にそれをハードウェアにロードする。

195:現在のパターン／ハッチ・テーブル項目のアドレ
ス。現在ロードされているパターン／ハッチ・テーブル
項目のアドレスを含む。これはマイクロコードによって
出され、既にロードされているパターンをロードしない
ようにする。このフィールドは、DLBプログラムがパタ
ーンの再ロードを強制しようとするとき、クリアされ
る。要求されたパターン／ハッチ・テーブル項目のアド
レスがこのレジスタと一致しない場合は、パターン／ハ
ッチを再ロードしなければならない。

196:ロードされたハッチの現在の内部カラー。このフィ
ールドは、現在ハードウェアにロードされているハッチ
・パターンを構成するために使用された内部カラー・イ
ンデックスを含む。このフィールドは、図形インターフ
ェース・レジスタ195と共に使用されて、既にロードさ
れているハッチ・パターンを再ロードしないようにす
る。図形インターフェース・レジスタ195内のアドレス
が、要求されたハッチ・テーブル項目のアドレスと一致
し、このレジスタの内容が有効な内部カラー・インデッ
クスに一致する場合は、新しいパターンのロードは不要
である。

197:パターン／ハッチ最大テーブル項目。以下のフィー
ルドは、後続の幾何テキスト・プリミティブに使用でき
る幾何テキスト・プリミティブの処理中に計算された情
報を保管するため、マイクロコードが使用する。

198:幾何テキストに対する有効CSID。

199:有効な公称高さ（PCS Q）。

200:有効な公称幅。

201:有効な上端−キャップ間隔。

202:有効な下端−ベース間隔。

203:有効間隔。マイクロコードにより計算される。

204:有効経路。マイクロコードにより計算される。

224〜239:マトリックス計算用の作業域。これらのレジ
スタの内容は、プリミティブ開始／終了命令に渡って保
持されない。

240〜255:属性ロード・レジスタ用の制御フラッグ。こ
れらのレジスタは、各図形インターフェース・レジスタ
ごとに１ビットを含む。これらのレジスタは、トラバー
スが開始されるたびにクリアされる。属性ロード・レジ
スタに出会ったときは、指定されたレジスタに対する制
御ビットが検査される。このビットが０の場合は、新し
い値をロードする前にレジスタの内容がプッシュされ
る。制御ビットもこの時点でセットされる。制御ビット
が既に１である場合は、レジスタの内容はスタックされ
ない。

連絡域の使用例 前述の連絡域がどのように使用されるかの例として、IB
M5080モデル２で実行されるポリマーカ開始命令および
プリミティブ終了命令について以下に考察する。これら
の命令は、IBM社のグラフィグス（graPHIGS、登録商
標）プログラム・プロダクトを使用したアプリケーショ
ンで使用できる６つの作図プリミティブをサポートする
ように作成された新しい７つの命令のうちの２つであ
る。ポリマーカ開始命令の他に、複線、注釈テキスト、
幾何テキスト、多角形、およびピクセル・ブロックの作
図をサポートする命令が定義されている。６つのプリミ
ティブ開始命令のいずれかによって実行される処理の一
般化したフローチャートを第５図に示す。この項では、
前述のPHIGS連絡域がどのように使用されるかの一例と
して、ポリマーカ開始命令およびPHIGSプリミティブ終
了命令について詳細に説明する。

IBM社のグラフィグス・プログラム・プロダクトは、制
御中のアプリケーションによって呼び出されると、それ
に応答して、図形プログラムを生成する。アプリケーシ
ョンが画面上でポリマーカの発生を要求した場合、生成
されたデータ・ストリームの一部は、以下のようにな
る。

・ ・ ・ ポリマーカ開始命令コード ポリマーカ・データの長さ ポリマーカ・データ（ポリマーカを作図するための命令
から成る） フィグス・プリミティブ終了命令コード（次のフィグス
・プリミティブのための図形命令） ・ ・ ・ データ・ストリーム内のポリマーカ開始命令より前の命
令は、それが必要とする情報をPHIGS連絡域にロードす
る。ポリマーカ開始命令コードの直後のデータ・ワード
は、ポリマーカ・データ内のバイトの数を示す。

ポリマーカ開始命令 ポリマーカ開始命令が実行されるとき、以下のアクショ
ンがとられる。

連絡域18の使用例： （１）ピックが生じた場合に後で使用される「ピック経
路」データ（エレメント番号、プリミティブのアドレス
など）を計算して記憶する。

（２）図形インターフェース・レジスタ191内の不可視
性ビットが１である場合、長さデータを使ってプリミテ
ィブ終了命令コードを飛び越して、次のプリミティブに
対する図形命令を実行する。

（３）図形インターフェース・レジスタ191内の「相関
専用」モード・ビットがオンで、図形インターフェース
・レジスタ191内の検出性ビットがオフである場合、プ
リミティブ終了命令コードを飛び越して、次のプリミテ
ィブに対する図形命令を実行する。

（４）図形インターフェース・レジスタ18内の３つのマ
トリックス制御フラッグ・ビットのうちのいずれかがオ
ンの場合、変換環境を更新する（連絡域で定義されたマ
トリックスに基づいて、変換マトリックスおよび関連す
る変数を再計算する）。

（５）描こうとしているポリマーカに対して適当なカラ
ーを設定する。このデータは、図形インターフェース・
レジスタ20および191内のフラッグを検査し、次に、図
形インターフェース・レジスタ22、30または33から適当
なカラーを使用することによって得られる。

（６）描こうとしているポリマーカに対して適当なマー
カ寸法を設定する。このデータは、図形インターフェー
ス・レジスタ20内のフラッグを検査し、次に、図形イン
ターフェース・レジスタ31または34から適当なマーカ寸
法を使用することによって得られる。

（７）描こうとしているポリマーカに対して適当なマー
カ・タイプを設定する。このデータは、図形インターフ
ェース・レジスタ内のフラッグを検査し、次に、図形イ
ンターフェース・レジスタ32または35から適当なマーカ
・タイプを使用することによって得られる。

これらのアクションを第６図のフローチャートに示す。

PHIGSプリミティブ終了命令 PHIGSプリミティブ終了命令が実行されるとき、以下の
アクションがとられる。

（１）ポリマーカの作図中にピックが発生しなかった場
合、あるいは、レジスタ191内の検出性フラッグがセッ
トされていなかった場合は、次のプリミティブに対する
図形命令に進む。

（２）ピックが発生し、レジスタ191内の検出性フラッ
グがセットされていた場合は、レジスタ０および１内の
アドレスを用いて「分岐およびリンク」が実行される
（レジスタ０および１には「ピック処理」サブルーチン
のアドレスが予めロードされている）。

これらのアクションを第７図のフローチャートに示す。

連絡域内のデータの操作 連絡域レジスタ 連絡域内のレジスタは次のように５つのグループに分け
られる。

複線属性 レジスタ23〜29 ポリマーカ属性 レジスタ30〜35 領域塗りつぶし内部属性 レジスタ36〜41 領域塗りつぶしエッジ属性 レジスタ42〜49 テキスト属性 レジスタ50〜81 この他に、作図プリミティブに関連する変換マトリック
ス用のデータがある。

各作図プリミティブは、それに関連する一組の属性レジ
スタを有する。たとえば、以下のレジスタはポリマーカ
に関係する。

（１）束状属性 レジスタ30 ポリマーカの束状カラー・インデックス レジスタ31 ポリマーカの束状カラー・サイズ レジスタ32 ポリマーカの束状カラー・タイプ （２）個別属性 レジスタ33 ポリマーカの個別カラー・インデックス レジスタ34 ポリマーカの個別マーカ・サイズ レジスタ35 ポリマーカの個別マーカ・タイプ 各属性について、可能なそのソースは、ASF内のその属
性に対応するビットに応じて、束テーブルまたは個別レ
ジスタである。レジスタ20〜21の属性ソース・フラッグ
（ASF）の内容によって、ポリマーカ・データの処理時
点でどのレジスタ（個別または束状）が適用されるかが
決定される。

連絡域レジスタに対するスタック動作 「実行構造」の構造エレメントを処理するための属性レ
ジスタ・データを記憶するためのスタックがある。（第
８図および第９図参照）。

第８図では、構造Ａが、装置、たとえば、ポリマーカと
関連する属性レジスタの状態を変更することができる構
造Ｂを呼び出した。

「実行構造」の構造エレメントが実行されると、「呼出
し」側の構造に関連するレジスタの幾つか、たとえば、
属性レジスタ、変換マトリックス、ASFなどがスタック
に保管される。

「構造の終了」（「呼び出された」構造からの復帰）が
実行されると、スタックはポップされ、属性レジスタが
復元される（第９図参照）。このインプリメンテーショ
ンは多くのレジスタの内容を（スタックに）保管させ、
（スタックから）ポップさせる。第10図の例が示すよう
にポリマーカに関連するのは変更されたレジスタだけで
あるが、他の全てのレジスタも保管し、ポップしなけれ
ばならず、時間がかかる。

レジスタのロードおよび条件付きプッシュ 「実行構造」が処理されるときレジスタの不必要なスタ
ッキングをなくすため、16個のレジスタ（240〜255）を
制御フラッグとして使用して、レジスタをスタックに選
択的に保管する。

レジスタをスタックするための制御フラッグ これらのレジスタは、各図形インターフェース・レジス
タごとに１ビットを含む。これらのレジスタは、PHIGS
構造のトラバースが開始されるたびにクリアされる。PH
IGS属性ロード・レジスタに出会うと、指定されたレジ
スタに対する制御ビットが検査される。そのビットが０
の場合は、新しい値のローディングに先立ってレジスタ
の内容がプッシュされる。制御ビットもこの時点で設定
される。制御ビットが既に１の場合は、レジスタの内容
はスタックされない。

ルート構造の終りに、スタックを一掃するための「ポッ
プ」が行なわれる。

ポリマーカ属性レジスタ個別カラー・インデックス（レ
ジスタ30）を例としてとり上げる（第11図）。

ビットが０の場合、表示プロセッサは、対応するカラー
・レジスタをスタックに保管し、構造エレメントを処理
し、スラック制御フラッグ・レジスタの対応するビット
を１に設定する。

ビットが１の場合、表示プロセッサは、スタック上に何
も置かずに、構造エレメントを処理する。

「実行された構造からの復帰」が処理されたときは、表
示プロセッサがスタック・マークに出会うまで、スタッ
クはポップされる。

動作 （１）レジスタ240〜255の全ての制御ビットが最初に０
にセットされる。

（２）カラー１を有する条件付きロードおよびプッシュ
・ポリマーカ個別カラー・レジスタ（以下では条件付き
ローディング・カラーと呼ぶ）が処理されるときは、
（対応する）制御ビットは０なので、既存のカラーがス
タックに保管され、制御ビットは１にセットされる。

（３）「実行構造」Ｂが処理されると、スタック・マー
カが（スタック・ポップ動作の限界として）スタックさ
れ、レジスタ240〜255の内容（制御フラッグ）がスタッ
クに保管され、レジスタ240〜255の全ての制御ビットが
０にセットされる。

（４）条件付きローディング・カラーであるカラー２が
処理されるときは、カラー１がスタックに保管され、制
御ビットが１にセットされる。

（５）「実行構造」Ｂが処理されるときは、スタック・
マーカが（スタック・ポップ動作の限界として）スタッ
クされ、レジスタ240〜255の内容（制御フラッグ）がス
タックに保管され、レジスタ240〜255の全ての制御ビッ
トが０にセットされる。

（６）条件付きローディング・カラーであるカラー３が
処理されるときは、カラー２がスタックに保管され、制
御ビットは１にセットされる。

（７）条件付きローディング・カラーであるカラー４が
処理されるときは、（対応する）制御ビットが１なの
で、既存のカラーであるカラー３がスタックに保管され
る。

（８）「構造の終り」Ｃが処理されるときは、スタック
が（スタック・マーカに）ポップされる。レジスタ240
〜255の内容（構造Ｂに対応する制御フラッグ）が復元
され、カラー２も同様である。

（９）「構造の終り」Ｂが処理されるときは、スタック
が（スタック・マーカに）ポップされる。レジスタ140
〜255（構造Ｂ対応する制御フラッグ）が復元され、カ
ラー１も同様である。（第１図参照）。

F.発明の効果 従来技術に対するこのシステムの利点は以下の通りであ
る。

（１）ユーザ・プログラム用のワークステーション・メ
モリの一層効率的な使用。

（２）表示プログラムのコードの行が少ないので、ホス
トからワークステーションへのリンク伝送時間が減少す
る。

（３）機械レベル言語のインプリメンテーションにより
２レベルの解釈処理が不要である。

これらの利点は、ワークステーションの記憶装置の節約
と性能の向上をもたらす。

たとえば、従来技術によるポリマーカに対する属性設定
の方法（不可視性、強調表示、および検出能力のテス
ト、ならびにカラー選択、マーカ・サイズ、およびマー
カ・タイプの充足）では50バイト以上のユーザ・プログ
ラム・メモリを必要とした。一方、同じ機能の新しいイ
ンプリメンテーションでは４バイトしか必要でない。

【図面の簡単な説明】

第１図は、本発明の方法を実行できるラスタ図形システ
ムのブロック・ダイヤグラムである。 第２図は、従来技術のトラバースを実行する方法と本発
明による方法を比較したブロック・ダイヤグラムであ
る。 第３図は、第１図に示すラスタ図形システムでの使用に
適した表示プロセッサのブロック・ダイヤグラムであ
る。 第４図はプログラマブル文字セット記述テーブル用のア
ドレス・ポインタ構造を示す。 第５図は、本発明による改善された方法を示すフロー・
チャートである。 第６図は第6.1図、第6.2図および第6.3図から成り、ポ
リマーカ図形命令に関連して本発明による方法の特定例
を示すフロー・チャートである。 第７図は、プリミティブ終了命令を示すブロック・ダイ
ヤグラムである。 第８図は、複数段の実行構造を示す概略図である。 第９図は、構造間のトラバース状態情報の必要な記憶域
を指示した、第８図の実行構造を示す概略ブロック・ダ
イヤグラムである。 第10図は、特定のプリミティブ「ポリマーカ」を示す、
第８図の構造の概略図である。 第11図は、さらに本発明の方法に基づく新しい図形命令
をも含む、第８図に示す構造の概略図である。 301……接続プロセッサ、302……ホスト通信直列インタ
ーフェース、303……表示プロセッサ、304……ベクトル
発生機構（ハードウェア・ラスタライザ）、305……ビ
デオ・ピクセル・メモリ、306……システム・メモリ、3
07……モニタ、401……シーケンサ、402……書込み可能
制御記憶装置、403……ALU、404……乗算器、405……バ
レル・シフタ、406……クリッパ、407……スクラッチ・
パッドRAM。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ボブ・チャオ−チュ・リアング アメリカ合衆国ニューヨーク州ウエスト・ ハーレイ、ライエン・ドライブ、ボツクス 522番地

Claims (1)

【特許請求の範囲】
1. 【請求項１】汎用プロセッサに接続された表示プロセッ
   サを有する図形表示システム上において図形命令に応答
   して以下のステップを実行する表示イメージを発生する
   方法： 前記表示プロセッサにアクセス可能な情報インターフェ
   ース領域に図形制御情報を入力するステップ、 前記図形命令によって指定される予定のプリミティブに
   ついてピック・データを計算するステップ、 前記プリミティブの不可視性についてテストするステッ
   プ、 もし前記不可視性テストが肯定される場合に、次の図形
   命令に進むステップ、 前記プリミティブの検出性についてテストするステッ
   プ、 トラバースがピック相関について実行されるときに前記
   検出性が否定される場合に、次の図形命令に進むステッ
   プ、 変換環境の更新が要求されているかどうかを判定するス
   テップ、 もし要求されているなら前記変換環境を再計算するステ
   ップ、 前記プリミティブについて表示属性を設定するステッ
   プ、 前記表示プロセッサにアクセス可能な情報インターフェ
   ース領域へ図形制御情報を入力するステップ、及び 前記情報インターフェース領域において、前記図形命令
   及び前記図形制御情報に基づいて表示を発生するステッ
   プ。