JPH07273565A - 増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】オーディオアンプに用いる増幅回路の高効率化
を目的とする。 【構成】入力信号ＳＩを遅延させて遅延信号ＤＳを生成
する遅延手段１１と、前記入力信号ＳＩに追従するよう
に電源電圧＋Ｖｃを出力増幅部１３に供給する電源電圧
供給部１２と、前記遅延信号ＤＳを増幅して増幅信号Ｚ
Ｓを生成する出力増幅部１３を有すること。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は増幅回路に関し、更に詳
しく言えば、オーディオアンプの高効率化のための増幅
回路の改善を目的とする。

【０００２】

【従来の技術】以下で、従来例に係るオーディオアンプ
について図４〜図７を参照しながら説明する。従来例に
係るオーディオアンプにおいては、その高効率化を図る
ことが懸案であった。従来のオーディオアンプでは、パ
ワーアンプの最終段のトランジスタは常に最大出力を取
り出せる大きさの電源電圧（＋Ｖｃｃ，−Ｖｃｃ）で駆
動されているため、小レベル信号が入力された場合に、
最終段のトランジスタ（Ｑ１，Ｑ２）における大きな電
力損失が生じてしまうという欠点があった。

【０００３】そこで、このような問題を解決する回路と
して、図４に示すようなＰＷＭ（Pulse Width Modulati
on: パルス幅変調）アンプが提案されている。この回路
は、プリアンプからのオーディオ信号をＰＷＭ回路
（１）に入力して、そのオーディオ信号波形の各時点の
信号レベルに応じたデューティを有するＰＷＭ信号を作
成し、これで出力段のＣＭＯＳインバータを構成するＭ
ＯＳ型トランジスタ（Ｑ１０，Ｑ２０）をスイッチング
駆動して、正電源（＋Ｖｃｃ），負電源（−Ｖｃｃ）か
らスピーカ（ＳＰ）に電力を供給するようにしたもので
ある。

【０００４】このような構成であれば、ＭＯＳ型トラン
ジスタ（Ｑ１０，Ｑ２０）がスイッチング駆動されるた
め、効率の著しい改善を図ることができる。また、同じ
目的で図５に示すような回路も提案されている。この回
路は、プリアンプ（３）及び出力段のトランジスタ（Ｑ
１，Ｑ２）によって増幅されたオーディオ信号（以下増
幅信号と称する）の状態に応じてトランジスタ（Ｑ１，
Ｑ２）の電源電圧（＋Ｖｃ，−Ｖｃ）を変化させる回路
であって、オフセット電源（４）で増幅信号に一定のオ
フセット電圧を上乗せし、コンパレータ（７）の反転入
力部に入力したのちにコンパレータ（７）の出力によっ
てチョッパ電源（８）を駆動することにより、図６に示
すように、増幅信号に一定のオフセット電圧が上乗せさ
れたような電源電圧を供給することができる。

【０００５】従って、小レベル入力時には電源電圧（＋
Ｖｃ，−Ｖｃ）を低下させ、大レベル入力時には電源電
圧（＋Ｖｃ，−Ｖｃ）を上昇させることができるので、
小レベル入力時の最終段のトランジスタ（Ｑ１，Ｑ２）
における電力損失を抑制することができ、効率の向上を
図ることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の図４に示す増幅回路には、トランジスタ（Ｑ１０，
Ｑ２０）から出力されるＰＷＭ信号をオーディオ信号に
復調するために、スピーカ（ＳＰ）の手前にフィルタ回
路（２）が挿入されている。このため、アンプの立ち上
がり速度（スルーレート）が遅く、オーディオ入力信号
の大振幅への急峻な立ち上がりには追従できず、また、
ＰＷＭ信号のキャリア成分が完全に除去されずに、増幅
回路の出力からスピーカ（ＳＰ）に接続される信号線に
乗って周辺に輻射されてしまうので、周辺の機器などに
電波障害などの悪影響を及ぼすという問題が生じる。

【０００７】さらに、図５に示すような増幅回路による
と、オーディオ信号が急峻に立ち上がり、チョッパ電源
内のコイル（Ｌ），コンデンサ（Ｃ）からなる低域通過
フィルタの立ち上がり速度の限界値を超えてしまったと
きに、トランジスタ（Ｑ１，Ｑ２）への電力供給が追従
できず（図７）、アンプの出力がクリップしてしまうと
いう問題が生じていた。

【０００８】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、入力信号
（ＳＩ）を遅延させて遅延信号（ＤＳ）を生成する遅延
手段（１１）と、前記入力信号（ＳＩ）に追従する電源
電圧（＋Ｖｃ）を出力増幅部（１３）に供給する電源電
圧供給部（１２）と、前記遅延信号（ＤＳ）を増幅して
増幅信号（ＺＳ）を生成する出力増幅部（１３）を有す
ることによって、周辺の機器などに電波障害などの悪影
響を及ぼすことなく、また、急峻なオーディオ信号の立
ち上がりにもパワーアンプへの電源電圧の供給が追従し
つつ、高効率化が図られたオーディオアンプの提供を可
能たらしめるものである。

【０００９】

【作 用】本発明に係る増幅回路によれば、図１に示す
ように、遅延手段（１１）と、電源電圧供給部（１２）
と、出力増幅部（１３）を有する。すなわち、遅延手段
（１１）によって入力信号（ＳＩ）が遅延されて遅延信
号（ＤＳ）が生成され、一方、電源電圧供給部（１２）
によって入力信号（ＳＩ）に追従するような電源電圧
（＋Ｖｃ）が出力増幅部（１３）に供給され、出力増幅
部（１３）によって遅延信号（ＤＳ）が増幅されて増幅
信号（ＺＳ）が生成される。

【００１０】このため、従来の図５で示すような回路
で、追従が困難になる急峻な入力信号（ＳＩ）の立ち上
がり時にも、入力信号（ＳＩ）が遅延されて生成された
遅延信号（ＤＳ）が出力増幅部（１３）によって増幅さ
れ、出力増幅部（１３）への電源電圧（＋Ｖｃ）の供給
は、遅延される前の入力信号（ＳＩ）に追従するように
行われるので、出力増幅部（１３）に供給される電源電
圧（＋Ｖｃ）は常に遅延信号（ＤＳ）が出力増幅部（１
３）によって増幅されて生成される増幅信号（ＺＳ）よ
りも位相が進んでいるように供給される。

【００１１】これにより、増幅信号（ＺＳ）の変化に電
源電圧（＋Ｖｃ）の供給が追従できないという事態を極
力抑止することが可能になる。従って、急峻なオーディ
オ信号の立ち上がりにもパワーアンプへの電源電圧の供
給が追従しつつ、高効率化が図られたオーディオアンプ
を提供することが可能になる。

【００１２】また、図４に示すようなＰＷＭ回路を用い
ていないので、周辺の機器などに電波障害などが発生す
ることを抑止できる。

【００１３】

【実施例】以下に本発明の実施例に係る増幅回路につい
て図２，図３を参照しながら説明する。本発明の実施例
に係る増幅回路は、高効率を図ったオーディオアンプで
あって、図２に示すように、遅延要素（１１），＋側の
電源電圧供給部（１２），パワーアンプ（１３）及び−
側の電源電圧供給部（１４）からなる。

【００１４】なお、本実施例において−側の電源電圧供
給部（１４）は、負電源（−Ｖｃｃ）によって駆動さ
れ、回路は＋側の電源電圧供給部（１２）と対称に構成
され、その動作は＋側と同様なので、本実施例では説明
を省略する。遅延要素（１１）は遅延手段の一例であ
り、抵抗（Ｒ０）と接地されたコンデンサ（Ｃ０）とか
らなり、入力端子（ＩＮ）から入力される入力信号（Ｓ
Ｉ）を遅延させて遅延信号（ＤＳ）を生成するものであ
る。

【００１５】＋側の電源電圧供給部（１２）は、電源電
圧供給部の一例であり、図２に示すように、定電圧生成
回路（１０），ＯＲ回路（１２Ａ），オフセット生成回
路（１２Ｅ），第１のコンパレータ（１２１Ｂ），第２
のコンパレータ（１２２Ｂ），チョッパ電源（１２Ｃ）
及び減衰器（１２Ｄ）からなり、パワーアンプ（１５
Ｂ）の最終段のトランジスタ（ＴＲ１３）のコレクタに
係る電源電圧（＋Ｖｃ）を供給するものである。

【００１６】定電圧生成回路（１０）は、トランジスタ
（ＴＲ１，ＴＲ２），ダイオード（Ｄ１，Ｄ２），ツェ
ナーダイオード（ＺＤ１０），コンデンサ（Ｃ１０）及
び抵抗（Ｒ１〜Ｒ４）からなり、オフセット生成回路
（１２Ｅ），第１のコンパレータ（１２１Ｂ）及び第２
のコンパレータ（１２２Ｂ）の駆動に必要な定電圧を生
成し、それぞれに出力する回路である。

【００１７】ＯＲ回路（１２Ａ）は、トランジスタ（Ｔ
Ｒ３，ＴＲ４）と抵抗（Ｒ５）からなり、入力信号（Ｓ
Ｉ）と遅延信号（ＤＳ）に於て、振幅の高い方を選択
し、第１のコンパレータ（１２１Ｂ）に出力する回路で
ある。オフセット生成回路（１２Ｅ）は、トランジスタ
（ＴＲ５）と抵抗（Ｒ６，Ｒ７）からなり、ＯＲ回路の
出力に、一定電圧を上乗せする加算回路である。

【００１８】第１のコンパレータ（１２１Ｂ）は、後述
の第２のコンパレータ（１２２Ｂ）とともに比較器（１
２Ｂ）の一例を構成するものであり、トランジスタ（Ｔ
Ｒ６〜ＴＲ８）と、抵抗（Ｒ８，Ｒ９）からなり、一定
電圧が上乗せされたＯＲ回路（１２Ａ）の出力電圧と、
減衰器（１２Ｄ）によって減衰された電源電圧（＋Ｖ
ｃ）とを比較して、第２のコンパレータ（１２２Ｂ）を
駆動制御するものである。

【００１９】第２のコンパレータ（１２２Ｂ）は、トラ
ンジスタ（ＴＲ９，ＴＲ１０）と、抵抗（Ｒ１０，Ｒ１
１）からなり、第１のコンパレータ（１２１Ｂ）の出力
と定電圧生成回路（１０）によって生成される定電圧と
の比較処理結果に基づいてチョッパ電源（１２Ｃ）を駆
動制御するものである。チョッパ電源（１２Ｃ）は、ス
イッチングトランジスタ（Ｍ１０），トランジスタ（Ｔ
Ｒ１１，ＴＲ１２），フライホイールダイオード（Ｆ
Ｄ），抵抗（Ｒ１２）及びＬＰＦ〔Low Pass Filter ：
低域通過フィルタ〕を構成するコイル（Ｌ１１）及びコ
ンデンサ（Ｃ１１）からなり、第２のコンパレータ（１
２２Ｂ）の駆動制御下でパワーアンプ（１３）の最終段
のトランジスタ（ＴＲ１３）のコレクタに電源電圧（＋
Ｖｃ）を供給するものである。

【００２０】減衰器（１２Ｄ）は、抵抗（Ｒ１３，Ｒ１
４）及びコンデンサ（Ｃ１２）からなり、チョッパ電源
（１２Ｃ）から出力される電源電圧（＋Ｖｃｃ）を、第
１のコンパレータ（１２１Ｂ）の入力部に入力させるに
妥当な電圧まで減衰させて、減衰電源電圧（＋Ｖｃ２）
を生成して第１のコンパレータ（１２１Ｂ）に出力する
ものである。本実施例ではパワーアンプ（１３）のゲイ
ンの逆数を減衰比としており、例えばパワーアンプ（１
３）のゲインが１００倍ならば、減衰比は１／１００と
なる。

【００２１】パワーアンプ（１３）は、出力増幅部の一
例であり、遅延信号（ＤＳ）を増幅して増幅信号（Ｚ
Ｓ）を生成し、負荷であるスピーカ（ＳＰ）に出力する
ものである。電源電圧（＋Ｖｃ，−Ｖｃ）は＋側の電源
電圧供給部（１２）及び−側の電源電圧供給部（１４）
から供給される。以下で上記回路の動作を説明する。＋
側の電源電圧供給部（１２）には既に当該回路を駆動す
るための正電源（＋Ｖｃｃ）が印加されているものとす
る。

【００２２】パワーアンプに入力されるオーディオ信号
である入力信号（ＳＩ）が、入力端子（ＩＮ）を介して
遅延手段（１１）に入力される。遅延手段（１１）によ
って入力信号（ＳＩ）は遅延されて遅延信号（ＤＳ）と
してパワーアンプ（１５Ｂ）及びＯＲ回路（１２Ａ）の
一方の入力であるトランジスタ（ＴＲ４）のベースに出
力される。

【００２３】一方、遅延される前の入力信号（ＳＩ）
は、ＯＲ回路（１２Ａ）の他方の入力であるトランジス
タ（ＴＲ３）のベースに出力されている。このとき、Ｏ
Ｒ回路（１２Ａ）を構成するトランジスタ（ＴＲ３，Ｔ
Ｒ４）は、入力信号（ＳＩ）や遅延信号（ＤＳ）に応じ
た動作をするが、これらの入力信号（ＳＩ）や遅延信号
（ＤＳ）が負側に振れる部分はベース−エミッタ間が遮
断するので、これらのベース及びエミッタには、これら
の信号（ＳＩ，ＤＳ）の負側がクリップされた波形が現
れる。

【００２４】次に、ＯＲ回路（１２Ａ）によって、負側
がクリップされた遅延信号（ＤＳ）と入力信号（ＳＩ）
に於て、振幅の高い方が選択され、抵抗（Ｒ６）を介し
て第１のコンパレータ（１２１Ｂ）のトランジスタ（Ｔ
Ｒ７）のベースに出力される。このＯＲ回路（１２Ａ）
の出力電圧には、定電流源であるオフセット生成回路
（１２Ｅ）によって一定電圧が上乗せされている〔以下
この電圧をオフセット電圧（Ｖａ）と称する〕。

【００２５】次いで、第１のコンパレータ（１２１Ｂ）
によって、減衰器（１２Ｄ）によってパワーアンプ（１
３）のゲインの逆数だけ減衰された電源電圧である減衰
電源電圧（＋Ｖｃ２）と、オフセット電圧（Ｖａ）とが
比較され、オフセット電圧（Ｖａ）が減衰電源電圧（＋
Ｖｃ２）よりも大きい場合にはトランジスタ（ＴＲ８）
にコレクタ電流が流れて第１のコンパレータ（１２１
Ｂ）の出力がハイレベル（以下“Ｈ”と称する）にな
り、逆にオフセット電圧（Ｖａ）が減衰電源電圧（＋Ｖ
ｃ２）よりも小さい場合には、トランジスタ（ＴＲ８）
にコレクタ電流が流れずに、第１のコンパレータ（１２
１Ｂ）の出力がローレベル（以下“Ｌ”と称する）にな
る。

【００２６】次に、第２のコンパレータ（１２２Ｂ）に
よって、第１のコンパレータ（１２１Ｂ）の出力と、定
電圧生成回路（１０）で生成される定電圧とが比較処理
され、第１のコンパレータ（１２１Ｂ）の出力が“Ｈ”
すなわちトランジスタ（ＴＲ８）にコレクタ電流が流れ
たときには、第２のコンパレータ（１２２Ｂ）の出力が
“Ｈ”になり、トランジスタ（ＴＲ９）にコレクタ電流
が流れる。

【００２７】以上の第１，第２のコンパレータ（１２１
Ｂ，１２２Ｂ）の一連の動作は、換言すると第１，第２
のコンパレータ（１２１Ｂ，１２２Ｂ）によってオフセ
ット電圧（Ｖａ）と、減衰電源電圧（＋Ｖｃ２）との比
較処理をすることに相当しているが、それ以降の動作に
ついては、 (i) オフセット電圧（Ｖａ）が減衰電源電圧（＋Ｖｃ
２）よりも大きい場合 (ii)オフセット電圧（Ｖａ）が減衰電源電圧（＋Ｖｃ
２）よりも小さい場合 の２つの場合について動作が異なるので、各々の場合に
ついて以下で説明する。

【００２８】(i) オフセット電圧（Ｖａ）が減衰電源電
圧（＋Ｖｃ２）よりも大きい場合 この場合には、第２のコンパレータ（１２２Ｂ）の出力
が“Ｈ”なのでトランジスタ（ＴＲ９）にコレクタ電流
が流れてチョッパ電源（１２Ｃ）のドライバを構成する
トランジスタ（ＴＲ１１，ＴＲ１２）のベース電位が低
下し、スイッチングトランジスタ（Ｍ１０）のゲートに
はローレベル（以下“Ｌ”と称する）の電圧が出力され
る。

【００２９】スイッチングトランジスタ（Ｍ１０）はｐ
チャネルのＭＯＳ型トランジスタなので、ローレベルの
電圧によってＯＮされ、オフセット電圧（Ｖａ）を目標
にするように減衰電源電圧（＋Ｖｃ２）及び電源電圧
（＋Ｖｃ）が上昇し始め、やがては、減衰電源電圧（＋
Ｖｃ２）がオフセット電圧（Ｖａ）を上回るまでに至
る。

【００３０】(ii)オフセット電圧（Ｖａ）が減衰電源電
圧（＋Ｖｃ２）よりも小さい場合 この場合には、第２のコンパレータ（１２２Ｂ）の出力
が“Ｌ”なのでトランジスタ（ＴＲ９）にはコレクタ電
流が流れない。よってチョッパ電源（１２Ｃ）のドライ
バを構成するトランジスタ（ＴＲ１１，ＴＲ１２）のベ
ース電位は上昇し、スイッチングトランジスタ（Ｍ１
０）のゲートには“Ｈ”が出力される。

【００３１】スイッチングトランジスタ（Ｍ１０）はｐ
チャネルのＭＯＳ型トランジスタなので、“Ｈ”によっ
てＯＦＦされ、減衰電源電圧（＋Ｖｃ２）及び電源電圧
（＋Ｖｃ）は下降しはじめる。この場合、時間の経過と
ともに減衰電源電圧（＋Ｖｃ２）及び電源電圧（＋Ｖ
ｃ）は接地電位へと低下していくが、常に第１のコンパ
レータ（１２１Ｂ）によって減衰電源電圧（＋Ｖｃ２）
とオフセット電圧（Ｖａ）との比較がなされており、減
衰電源電圧（＋Ｖｃ２）がオフセット電圧（Ｖａ）を下
回ると、上記の(i) の状態になるので、再びスイッチン
グトランジスタ（Ｍ１０）がＯＮし、減衰電源電圧（＋
Ｖｃ２）及び電源電圧（＋Ｖｃ）は上昇を始める。

【００３２】すなわち、当該回路によって、上記の(i)
，(ii)の動作を常時繰り返すことにより、常に減衰電
源電圧（＋Ｖｃ２）がオフセット電圧（Ｖａ）に追従す
るように電源電圧（＋Ｖｃ）が変化することになる。以
上のようにして生成された電源電圧（＋Ｖｃ）が、パワ
ーアンプ（１３）の最終段のトランジスタ（ＴＲ１３）
のコレクタに供給される。その後遅延要素（１１）から
出力される遅延信号（ＤＳ）がパワーアンプ（１３）に
よって増幅されて増幅信号（ＺＳ）が生成され、スピー
カ（ＳＰ）に出力される。

【００３３】以上のようにして、本実施例に係る増幅回
路では、遅延される前の入力信号（ＳＩ）に一定電圧が
上乗せされたオフセット電圧（Ｖａ）と、遅延された後
の遅延信号（ＤＳ）とが常時比較され、そのいずれか大
きいほうに減衰電源電圧（＋Ｖｃ２）が追従するように
動作している。その動作波形を図３に示す。図３は、当
該回路の動作特性を示すグラフであって、入力信号（Ｓ
Ｉ），遅延信号（ＤＳ）及び減衰電源電圧（＋Ｖｃ２）
の関係を示している。

【００３４】図３に示すように、入力信号（ＳＩ）は、
遅延要素（１１）によって遅延されて、図３の一点鎖線
に示すように、位相が遅れた遅延信号（ＤＳ）が生成さ
れる。チョッパ電源（１２Ｃ）から出力される電源電圧
（＋Ｖｃ）が減衰された減衰電源電圧（＋Ｖｃ２）は、
オフセット電圧（Ｖａ）に追従するように供給されるの
で、図３の実線に示すような波形となる。即ち、減衰電
源電圧（＋Ｖ_C２）は、実際にパワーアンプに送られる
信号（ＤＳ）よりも早いタイミングで立ち上がろうとす
る。従って、チョッパ電源（１２Ｃ）の出力である電源
電圧（＋Ｖ_C）が、コイル（Ｌ１１）お呼びコンデンサ
（Ｃ１１）から成るＬＰＦにより、たとえその立ち上が
りが遅れても、遅延信号（ＺＳ）が減衰電源電圧（＋Ｖ
ｃ２）を上回ってしまうことを抑止できる。

【００３５】なお、本実施例では、減衰電源電圧（＋Ｖ
ｃ２）の減衰比をパワーアンプ（１３）のゲイン分とし
ているので、「減衰電源電圧（＋Ｖｃ２）がオフセット
電圧（Ｖａ）に追従する」ということは、ちょうど、オ
フセット電圧（Ｖ_a）が増幅された信号に追従するよう
に電源電圧（＋Ｖｃ）が随時変化する」ということに相
当する。

【００３６】従って、遅延信号（ＺＳ）が減衰電源電圧
（＋Ｖｃ２）を上回ってしまうことを抑止するというこ
とは、換言すると増幅信号（ＺＳ）が電源電圧（＋Ｖ
ｃ）を上回ってしまって、パワーアンプ（１３）の出力
がクリップしてしまうという事態を抑止することと同意
であるといえる。以上説明したように、本発明の実施例
に係る増幅回路によれば、遅延要素（１１）と、＋側の
電源電圧供給部（１２）と、パワーアンプ（１３）を有
する。

【００３７】すなわち、遅延要素（１１）によって入力
信号（ＳＩ）が遅延されて遅延信号（ＤＳ）が生成さ
れ、一方、＋側の電源電圧供給部（１２）によって入力
信号（ＳＩ）に追従するような電源電圧（＋Ｖｃ）がパ
ワーアンプ（１３）に供給され、パワーアンプ（１３）
によって遅延信号（ＤＳ）が増幅されて増幅信号（Ｚ
Ｓ）が生成される。

【００３８】このため、図５に示すような回路におい
て、追従が困難になる急峻な入力信号（ＳＩ）の立ち上
がり時にも、入力信号（ＳＩ）が遅延されて生成された
遅延信号（ＤＳ）がパワーアンプ（１３）によって増幅
され、パワーアンプ（１３）への電源電圧（＋Ｖｃ）の
供給は、遅延されない元の入力信号（ＳＩ）に追従する
ように行われるので、パワーアンプ（１３）に供給され
る電源電圧（＋Ｖｃ）は常に遅延信号（ＤＳ）がパワー
アンプ（１３）によって増幅されて生成される増幅信号
（ＺＳ）よりも位相が進んでいることになる。

【００３９】これにより、増幅信号（ＺＳ）に電源電圧
（＋Ｖｃ）の供給が追従できないという事態を極力回避
することが可能になる。従って、急峻な入力信号（Ｓ
Ｉ）の立ち上がりにもパワーアンプ（１３）の最終段の
トランジスタ（ＴＲ１３）への電力供給が追従しつつ、
電源電圧（＋Ｖｃ）の供給が増幅信号（ＺＳ）の変化に
余裕をもって追従できるので、従来生じていたパワーア
ンプの出力のクリップを抑止しつつ高効率化が図られた
オーディオアンプを提供することが可能になる。

【００４０】また、図４に示すようなＰＷＭ回路を用い
ていないので、周辺の機器などに電波障害などが発生す
ることを抑止できる。なお、ここでは遅延手段の一例と
して、抵抗（Ｒ０）及びコンデンサ（Ｃ０）からなる遅
延要素を用いているが、本発明はこれに限らず、このよ
うな遅延要素が複数段接続されたような回路でもよい。

【００４１】また、本実施例では比較器（１２Ｂ）の一
例として、第１，第２のコンパレータ（１２１Ｂ，１２
２Ｂ）と、二段のコンパレータを用いているが、これは
回路の動作安定性のために二段のコンパレータを用いて
いるのであって、本発明はこれに限らず、例えば一段の
みのコンパレータを用いても、ほぼ同様の効果を奏す
る。

【００４２】さらに、本実施例では減衰器（１２Ｄ）の
減衰比をパワーアンプのゲインの逆数としているが、本
発明はこれに限らず、例えばゲインが１００倍のときに
は減衰比を１／１２０ととるように、減衰比をゲインの
逆数よりも小さい値でとっても、有効である。また、本
実施例に係る増幅回路を含むオーディオアンプは、上述
のように消費電力が小さくて済むので、車載用のオーデ
ィオアンプなどに用いると、さらに有効である。

【００４３】

【発明の効果】以上説明したように本発明に係る増幅回
路によれば、遅延手段（１１）と、電源電圧供給部（１
２）と、出力増幅部（１３）を有するので、出力増幅部
（１３）に供給される電源電圧（＋Ｖｃ）は常に遅延信
号（ＤＳ）が出力増幅部（１３）によって増幅されて生
成される増幅信号（ＺＳ）よりも位相が進んでいる。

【００４４】これにより、増幅信号（ＺＳ）に電源電圧
（＋Ｖｃ）の供給が追従できないという事態を極力回避
することが可能になり、急峻なオーディオ信号の立ち上
がりにもパワーアンプ最終段のトランジスタへの電力供
給が追従しつつ、高効率化が図られたオーディオアンプ
を提供することが可能になる。また、ＰＷＭ回路を用い
ていないので、周辺の機器などに電波障害などが発生す
ることを抑止できる。

【図面の簡単な説明】

【図１】本発明に係る増幅回路の原理図である。

【図２】本発明の実施例に係る増幅回路の回路図であ
る。

【図３】本発明の実施例に係る増幅回路の動作を説明す
るグラフである。

【図４】従来例に係る第一の増幅回路を説明する構成図
である。

【図５】従来例に係る第二の増幅回路を説明する構成図
である。

【図６】従来例に係る第二の増幅回路の動作特性を説明
するグラフである。

【図７】従来例の問題点を説明するグラフである。

【符号の説明】

（１０） 定電圧生成回路 （１１） 遅延要素（遅延手段） （１２） ＋側の電源電圧供給部（電源電圧供給
部） （１２Ａ） ＯＲ回路 （１２Ｂ） 比較器 （１２１Ａ） 第１のコンパレータ （１２１Ｂ） 第２のコンパレータ （１２Ｃ） チョッパ電源 （１２Ｄ） 減衰器 （１２Ｅ） オフセット生成回路 （１３） パワーアンプ（出力増幅部） （１４） −側の電源電圧供給部 （ＳＰ） スピーカ （Ｖａ） オフセット電圧 （＋Ｖｃｃ） 正電源 （＋Ｖｃ） 電源電圧 （＋Ｖｃ２） 減衰電源電圧 （ＳＩ） 入力信号 （ＺＳ） 増幅信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 聖和 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力信号（ＳＩ）を遅延させて遅延信号
   （ＤＳ）を生成する遅延手段（１１）と、 前記入力信号（ＳＩ）に追従する電源電圧（＋Ｖｃ）を
   出力増幅部（１３）に供給する電源電圧供給部（１２）
   と、 前記遅延信号（ＤＳ）を増幅して増幅信号（ＺＳ）を生
   成する出力増幅部（１３）を有することを特徴とする増
   幅回路。
2. 【請求項２】 入力信号（ＳＩ）を遅延させて遅延信号
   （ＤＳ）を生成する遅延手段（１１）と、 前記入力信号（ＳＩ）または前記遅延信号（ＤＳ）に追
   従する電源電圧（＋Ｖｃ）を出力増幅部（１３）に供給
   する電源電圧供給部（１２）と、 前記遅延信号（ＤＳ）を増幅して増幅信号（ＺＳ）を生
   成する出力増幅部（１３）を有し、 前記電源電圧供給部（１２）は、前記入力信号（ＳＩ）
   と前記遅延信号（ＤＳ）に於て、振幅の高い方を選択す
   るＯＲ回路（１２Ａ）と、 前記ＯＲ回路（１２Ａ）に一定のオフセットをか加算す
   る加算回路と、 減衰器（１２Ｄ）の出力と前記ＯＲ回路（１２Ａ）の出
   力との比較処理結果に基づいて、チョッパ電源（１２
   Ｃ）を駆動する比較器（１２Ｂ）と、 出力増幅部（１３）に電源電圧（＋Ｖｃ）を供給するチ
   ョッパ電源（１２Ｃ）と、 前記電源電圧（＋Ｖｃ）を減衰して前記比較器（１２
   Ｂ）に出力する減衰器（１２Ｄ）とを有することを特徴
   とする増幅回路。