JPH07273314A - Electric charge transmitting device and switching device - Google Patents

Electric charge transmitting device and switching device

Info

Publication number
JPH07273314A
JPH07273314A JP5005069A JP506993A JPH07273314A JP H07273314 A JPH07273314 A JP H07273314A JP 5005069 A JP5005069 A JP 5005069A JP 506993 A JP506993 A JP 506993A JP H07273314 A JPH07273314 A JP H07273314A
Authority
JP
Japan
Prior art keywords
gate
gates
clock signal
charge
transfer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5005069A
Other languages
Japanese (ja)
Inventor
Sang-Il Jung
相 日 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP5005069A priority Critical patent/JPH07273314A/en
Publication of JPH07273314A publication Critical patent/JPH07273314A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE: To provide a charge transfer device and a switching element, in which the difference of potential barrier voltage can be kept constant between first and second gates. CONSTITUTION: This charge transfer device comprises first gates 11-19 formed for transmitting a charge signal, second gates 21-27 lapped partially over the region of adjacent first gates and formed for transmitting a charge signal such that the work function will be different from that of the first gate, a first gate group to be applied simultaneously with a first clock signal ϕ1 from a set of adjacent first and second gates, and a second gate group to be applied simultaneously with a second clock signal ϕ2 from a set of adjacent first and second gates.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は電荷伝送装置及びスイ
ッチング素子に関し、特に、互いに異なる不純物がドー
ピングされて仕事関数の違いがある同種物質や仕事関数
が異なる異種物質で第1及び第2ゲートを形成して電位
障壁電圧を一定にし、2相クロック信号でも動作が可能
な電荷伝送装置及び電荷結合素子の伝送端に使用される
リセットゲートであるスイッチング素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge transfer device and a switching element, and more particularly, to the first and second gates made of the same kind of material having different work functions and different kinds of materials having different work functions doped with different impurities. The present invention relates to a charge transfer device that is formed to keep a potential barrier voltage constant and can operate even with a two-phase clock signal, and a switching element that is a reset gate used at a transfer end of a charge coupled device.

【0002】[0002]

【従来の技術】一般に、電荷信号を高速伝送する電荷伝
送装置は、バリアイオン注入によりチャンネルのドーピ
ング濃度に違いを生じさせるか、あるいは、ゲート電極
とシリコーン基板との間の絶縁膜の厚さを違わせて、電
位障壁電圧を生じさせることにより、2相クロック信号
で駆動される。
2. Description of the Related Art Generally, a charge transfer device that transfers a charge signal at high speed causes a difference in channel doping concentration by barrier ion implantation, or a thickness of an insulating film between a gate electrode and a silicone substrate. Differently, by generating a potential barrier voltage, it is driven by a two-phase clock signal.

【0003】従来の電荷電送装置を形成するにおいて
は、まず、多結晶シリコーンで形成された第1ゲートを
形成したあとのマスク層を使って、水平電荷伝送端が形
成される領域に不純物をイオン注入するとともに、前記
第1ゲートとオーバーラップするように、多結晶シリコ
ーンで第2ゲートを前記第1ゲートの上部に形成してい
る。そして、前記第2ゲートの電位障壁電圧と第1ゲー
トの電位障壁電圧との違いを生じさせるために、バリア
イオン注入が行われる。あるいは、前記第2ゲートの電
位障壁電圧と第1ゲートの電位障壁電圧との違いを生じ
させるために、第1ゲート及び第2ゲートの下部に形成
される各絶縁膜の厚さを違わせている。
In forming a conventional charge transfer device, first, an impurity is ionized in a region where a horizontal charge transfer end is formed by using a mask layer after forming a first gate made of polycrystalline silicon. A second gate is formed on the first gate by using polycrystalline silicon so that the second gate is injected and overlaps with the first gate. Then, barrier ion implantation is performed in order to cause a difference between the potential barrier voltage of the second gate and the potential barrier voltage of the first gate. Alternatively, in order to cause a difference between the potential barrier voltage of the second gate and the potential barrier voltage of the first gate, the thickness of each insulating film formed under the first gate and the second gate may be different. There is.

【0004】このような従来の電荷伝送装置は、一つの
クロック信号を第1ゲートと第2ゲート対に印加して、
2相クロック信号で駆動される。
In such a conventional charge transfer device, one clock signal is applied to the first gate and the second gate pair,
It is driven by a two-phase clock signal.

【0005】しかし、第1及び2ゲート間の電位障壁電
圧の違いを生じさせる上述した前者の製造工程において
は、マスクを形成するための写真工程と、バリアイオン
注入工程が追加的に必要とされるため、製造工程が複雑
となる問題点がある。また、上述した後者の電位障壁電
圧の違いを生じさせる製造工程においては、前記絶縁膜
の厚さの違いを正確に制御することに難があり、電位障
壁電圧が変化してしまうという問題点を持つ。
However, in the former manufacturing process which causes the difference in potential barrier voltage between the first and second gates, a photolithography process for forming a mask and a barrier ion implantation process are additionally required. Therefore, there is a problem that the manufacturing process becomes complicated. Further, in the latter manufacturing process that causes the difference in the potential barrier voltage described above, it is difficult to accurately control the difference in the thickness of the insulating film, which causes a problem that the potential barrier voltage changes. To have.

【0006】[0006]

【発明が解決しようとする課題】この発明は上記した問
題点を解決するためなされたものであり、第1ゲートと
第2ゲート間の電位障壁電圧の違いを一定にできる電荷
伝送装置及びスイッチング素子を提供することにその目
的がある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a charge transfer device and a switching element capable of making the difference in potential barrier voltage between the first gate and the second gate constant. The purpose is to provide.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
にこの発明に係る電荷伝送装置は、電荷信号を伝送する
ように形成されている第1ゲートと、隣接した前記第1
ゲートの一部領域とオーバーラップされており、前記第
1ゲートと仕事関数の違いがあるように形成されて電荷
信号を伝送する第2ゲートと、前記隣接した第1及び第
2ゲートが組みになって第1クロック信号を同時に印加
される第1ゲート群と、前記第1ゲート群と交互に形成
され、前記隣接した第1ゲート及び第2ゲートが組みに
なって第2クロック信号を同時に印加される第2ゲート
群とを備えることを特徴としている。
In order to achieve the above object, a charge transfer device according to the present invention comprises a first gate which is formed so as to transfer a charge signal, and a first gate which is adjacent to the first gate.
A second gate, which overlaps with a partial region of the gate and has a work function different from that of the first gate to transmit a charge signal, and the first and second gates adjacent to each other, form a set. A first gate group to which a first clock signal is simultaneously applied and the first gate group are alternately formed, and the first and second gates adjacent to each other are combined to apply a second clock signal simultaneously. And a second gate group that is formed.

【0008】また、電荷信号を伝送する電荷結合素子の
伝送端に形成されてクロック信号により周期的に電位障
壁を復旧させるスイッチング素子において、第1物質で
形成されている第1ゲートと、前記第1ゲートの一部領
域とオーバーラップされており、前記第1ゲートと仕事
関数の違いがあるように第2物質で形成されて同一なク
ロック信号を同時に印加される第2ゲートとを備えるこ
とを特徴としている。
In addition, in a switching element that is formed at a transmission end of a charge coupled device that transmits a charge signal and periodically restores a potential barrier by a clock signal, a first gate formed of a first material; A second gate which is overlapped with a partial region of one gate and which is formed of a second material so as to have a work function different from that of the first gate and to which the same clock signal is applied simultaneously. It has a feature.

【0009】[0009]

【実施例】以下、この発明による実施例を添付図面を参
照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0010】図1は、この発明の第1実施例に係るゲー
トに、クロック信号φ1,φ2が印加された状態を示す
図面である。
FIG. 1 is a diagram showing a state in which clock signals φ1 and φ2 are applied to a gate according to the first embodiment of the present invention.

【0011】まず、通常の工程により、燐,砒素のよう
なN形不純物がイオン注入された多結晶シリコーンによ
る第1ゲート11,13,15,17,19を、所定の
間隔で形成する。続いて、硼素等のP形不純物がイオン
注入された多結晶シリコーンによる第2ゲート21,2
3,25,27を、前記第1ゲート11,13,15,
17,19と所定部分オーバーラップし且つ隣接するよ
うに形成する。この際、前記第1ゲートと第2ゲートと
を、例えば多結晶シリコーンとメタルケイ化物のような
互いに仕事関数が異なる異種物質で形成することもでき
る。互いに隣接する第1及び第2ゲート13,21,1
7,25等により構成される第1ゲート群は、クロック
信号φ1を同時に印加され、一方、前記第1ゲート群に
隣接する前記第1及び第2ゲート11,15,23,1
9,27等により構成される第2ゲート群は、クロック
信号φ2を同時に印加される。
First, by a normal process, first gates 11, 13, 15, 17, and 19 made of polycrystalline silicon in which N-type impurities such as phosphorus and arsenic are ion-implanted are formed at predetermined intervals. Then, the second gates 21 and 2 made of polycrystalline silicone ion-implanted with P-type impurities such as boron.
3, 25, 27 are connected to the first gates 11, 13, 15,
It is formed so as to overlap with 17 and 19 by a predetermined portion and be adjacent to each other. At this time, the first gate and the second gate may be formed of different materials having different work functions such as polycrystalline silicon and metal silicide. First and second gates 13, 21, 1 adjacent to each other
The first gate group composed of 7 and 25 etc. is simultaneously applied with the clock signal φ1, while the first and second gates 11, 15, 23 and 1 adjacent to the first gate group are provided.
A clock signal φ2 is simultaneously applied to the second gate group composed of 9, 27 and the like.

【0012】図2(a)乃至図2(c)は、この発明の
第1実施例に係るゲートに印加されるクロック信号の変
化による電位の状態を示す。
2 (a) to 2 (c) show the state of the potential due to the change of the clock signal applied to the gate according to the first embodiment of the present invention.

【0013】まず、クロック信号φ1がロー状態でクロ
ック信号φ2がハイ状態であると、電位は図2(a)に
示すような状態となり、電荷は第1ゲート11,15,
19などの下のウェル(well)に蓄積する。そして、クロ
ック信号φ1がロー状態からハイ状態へ変化しクロック
信号φ2がハイ状態からロー状態へ変化する間の電位
は、図2(b)に示すような状態になり、第1ゲート1
1下のウェルに蓄積された電荷が第2及び第1ゲート2
1,13に伝送されると同時に、第1ゲート15下のウ
ェルに蓄積された電荷は第2及び第1ゲート25,17
に伝送される。また、第1ゲート19下のウェルに蓄積
された電荷も上記と同様にして伝送される。この後、ク
ロック信号φ1がハイ状態でクロック信号φ2がロー状
態であると、電位は図2(c)に示すような状態とな
り、伝送される上記の電荷は第1ゲート13,17下の
ウェルにそれぞれ蓄積される。従って、上記のように構
成されて2相クロックで駆動される電荷伝送装置は、電
位障壁の違いを一定にする。
First, when the clock signal φ1 is in the low state and the clock signal φ2 is in the high state, the potential becomes a state as shown in FIG. 2 (a), and the charges are stored in the first gates 11, 15 and.
Accumulate in the lower well such as 19. Then, while the clock signal φ1 changes from the low state to the high state and the clock signal φ2 changes from the high state to the low state, the potential becomes a state as shown in FIG. 2B, and the first gate 1
The charge accumulated in the well below the first and second gates 2
The charges accumulated in the well below the first gate 15 at the same time as being transmitted to the first and second gates 15 and 17,
Be transmitted to. Further, the electric charge accumulated in the well under the first gate 19 is also transmitted in the same manner as above. After that, when the clock signal φ1 is in the high state and the clock signal φ2 is in the low state, the potential becomes a state as shown in FIG. 2 (c), and the above-mentioned charges to be transferred are wells under the first gates 13 and 17. Accumulated in each. Therefore, the charge transfer device configured as described above and driven by the two-phase clock makes the difference in potential barrier constant.

【0014】図3は、この発明の第2実施例に係る電荷
結合素子の伝送端に形成されリセットゲートとして用い
られるスイッチング素子に、クロック信号φ1が印加さ
れた状態を示す図である。
FIG. 3 is a diagram showing a state in which the clock signal φ1 is applied to the switching element formed at the transmission end of the charge coupled device according to the second embodiment of the present invention and used as a reset gate.

【0015】図3に示すように、通常の工程により、燐
や砒素のようなN形不純物がイオン注入された多結晶シ
リコーンの第1ゲート31が、所定の幅bを有して形成
される。次に、硼素等のP形不純物がイオン注入された
多結晶シリコーンの第2ゲート33が、前記第1ゲート
31の一側上部をオーバーラップするように(幅aを有
して)形成される。前記第1及び第2ゲート31,33
は、クロック信号φ1を同時に印加される。この印加の
とき、前記第1ゲート31と第2ゲート33とを仕事関
数が互いに異なる異種物質、例えば多結晶シリコーンと
メタルケイ化物などで形成することができる。
As shown in FIG. 3, the first gate 31 of polycrystalline silicon, which is ion-implanted with N-type impurities such as phosphorus and arsenic, is formed with a predetermined width b by a normal process. . Next, a second gate 33 of polycrystalline silicon, in which a P-type impurity such as boron is ion-implanted, is formed (with a width a) so as to overlap one side upper portion of the first gate 31. . The first and second gates 31, 33
Are simultaneously applied with the clock signal φ1. At this application, the first gate 31 and the second gate 33 can be formed of different materials having different work functions, such as polycrystalline silicone and metal silicide.

【0016】図4は、この発明の第2実施例に係るゲー
トに印加されるクロック信号の変化による電位の状態を
示す。
FIG. 4 shows the state of the potential according to the change of the clock signal applied to the gate according to the second embodiment of the present invention.

【0017】クロック信号φ1がハイ状態からロー状態
へ変化して電位障壁が上昇される間、第2ゲート33の
下のウェルにあった電荷は第2ゲート両側方向へ伝送さ
れるが、第1ゲート31下のウェルにあった電荷は、第
2ゲート33下のより高い電位障壁により一方向へのみ
伝送される。このように構成されたスイッチング素子
は、前記第2ゲート33による電位障壁の幅が狭くノイ
ズを減少させることができ、電位障壁が安定されるよう
に形成される。
While the clock signal φ1 changes from the high state to the low state and the potential barrier is raised, the charge in the well under the second gate 33 is transferred to the both sides of the second gate. The charges in the well under the gate 31 are transferred only in one direction due to the higher potential barrier under the second gate 33. The switching element configured as described above is formed such that the width of the potential barrier by the second gate 33 is narrow, noise can be reduced, and the potential barrier is stabilized.

【0018】前述したごとく、この発明の電荷伝送装置
は、互いに異なるタイプの不純物がドープングされ仕事
関数の違いがある同種物質あるいは仕事関数が異なる異
種物質で第1及び第2ゲート電極を形成して電位障壁の
違いを一定にしたあと、前記第1及び第2ゲートに2相
クロック信号を印加して、駆動されるようになされてい
る。また、電荷結合素子の伝送端にて電位障壁を周期的
に復旧させるスイッチング素子も同じ方法で形成してい
る。
As described above, in the charge transfer device of the present invention, the first and second gate electrodes are formed of the same kind of material having different work functions and different kinds of materials doped with different types of impurities. After the difference between the potential barriers is made constant, a two-phase clock signal is applied to the first and second gates so that they are driven. A switching element that periodically restores the potential barrier at the transmission end of the charge coupled device is also formed by the same method.

【0019】[0019]

【発明の効果】従って、この発明に係る電荷伝送装置及
びスイッチング素子は、簡単な製造工程で製造されなが
ら、電位障壁が安定され、信頼性が向上される利点があ
る。また、この発明においては、スイッチング素子の電
荷伝送によるノイズを減少させることができる利点があ
る。
Therefore, the charge transfer device and the switching element according to the present invention have the advantages that the potential barrier is stabilized and the reliability is improved while being manufactured by a simple manufacturing process. Further, in the present invention, there is an advantage that noise due to charge transfer of the switching element can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1実施例に係るゲートにクロック
信号が印加された状態を示す図面である。
FIG. 1 is a diagram showing a state in which a clock signal is applied to a gate according to a first embodiment of the present invention.

【図2】この発明の第1実施例に係るゲートに印加され
るクロック信号の変化による電位の状態を示す図面であ
る。
FIG. 2 is a diagram showing a state of a potential according to a change of a clock signal applied to a gate according to the first exemplary embodiment of the present invention.

【図3】この発明の第2実施例に係るゲートにクロック
信号が印加された状態を示す図面である。
FIG. 3 is a diagram showing a state in which a clock signal is applied to the gate according to the second exemplary embodiment of the present invention.

【図4】この発明の第2実施例に係るゲートに印加され
るクロック信号の変化による電位の状態を示す図面であ
る。
FIG. 4 is a diagram showing a state of a potential according to a change of a clock signal applied to a gate according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11,13,15,17,19 第1ゲート 21,23,25,27 第2ゲート φ1,φ2 クロック信号 31 第1ゲート 33 第2ゲート 11, 13, 15, 17, 19 First gate 21, 23, 25, 27 Second gate φ1, φ2 Clock signal 31 First gate 33 Second gate

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 電荷信号を伝送するように形成されてい
る第1ゲートと、隣接した前記第1ゲートの一部領域と
オーバーラップされており、前記第1ゲートと仕事関数
の違いがあるように形成されて電荷信号を伝送する第2
ゲートと、前記隣接した第1及び第2ゲートが組みにな
って第1クロック信号を同時に印加される第1ゲート群
と、前記第1ゲート群と交互に形成され、前記隣接した
第1ゲート及び第2ゲートが組みになって第2クロック
信号を同時に印加される第2ゲート群とを備える電荷伝
送装置。
1. A first gate formed to transmit a charge signal and an adjacent partial region of the first gate are overlapped with each other, and a work function is different from that of the first gate. A second part formed on the surface and transmitting a charge signal
Gates, first gate groups to which the first and second gates adjacent to each other are simultaneously applied and a first clock signal are simultaneously applied, and the first gate groups are alternately formed. And a second gate group to which a second clock signal is simultaneously applied in combination with a second gate.
【請求項2】 前記第1及び第2ゲートは、仕事関数が
異なる異種物質で形成される請求項1記載の電荷伝送装
置。
2. The charge transfer device according to claim 1, wherein the first and second gates are formed of different materials having different work functions.
【請求項3】 前記第1及び第2ゲートは、互いに異な
るタイプの不純物がドーピングされ仕事関数の違いがあ
る同種物質で形成される請求項1記載の電荷伝送装置。
3. The charge transfer device as claimed in claim 1, wherein the first and second gates are formed of the same material having different work functions by being doped with impurities of different types.
【請求項4】 前記第1及び第2ゲートは、互いに反対
の導電形であることを特徴とする請求項1記載の電荷伝
送装置。
4. The charge transfer device of claim 1, wherein the first and second gates have opposite conductivity types.
【請求項5】 前記第1及び第2クロック信号が互いに
相反する状態で印加される請求項1記載の電荷伝送装
置。
5. The charge transfer device according to claim 1, wherein the first and second clock signals are applied in mutually opposite states.
【請求項6】 電荷信号を伝送する電荷結合素子の伝送
端に形成されてクロック信号により周期的に電位障壁を
復旧させるスイッチング素子において、第1物質で形成
されている第1ゲートと、前記第1ゲートの一部領域と
オーバーラップされており、前記第1ゲートと仕事関数
の違いがあるように第2物質で形成されて同一なクロッ
ク信号を同時に印加される第2ゲートとを備えるスイッ
チング素子。
6. A switching device, which is formed at a transmission end of a charge-coupled device for transmitting a charge signal and periodically restores a potential barrier by a clock signal, comprising: a first gate formed of a first material; A switching device including a second gate which is overlapped with a partial region of one gate and which is formed of a second material so as to have a work function different from that of the first gate and to which the same clock signal is simultaneously applied. .
JP5005069A 1993-01-14 1993-01-14 Electric charge transmitting device and switching device Pending JPH07273314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5005069A JPH07273314A (en) 1993-01-14 1993-01-14 Electric charge transmitting device and switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5005069A JPH07273314A (en) 1993-01-14 1993-01-14 Electric charge transmitting device and switching device

Publications (1)

Publication Number Publication Date
JPH07273314A true JPH07273314A (en) 1995-10-20

Family

ID=11601103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5005069A Pending JPH07273314A (en) 1993-01-14 1993-01-14 Electric charge transmitting device and switching device

Country Status (1)

Country Link
JP (1) JPH07273314A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216530A (en) * 2010-03-31 2011-10-27 Sony Corp Solid-state imaging element, method for manufacturing the same, and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196572A (en) * 1981-05-28 1982-12-02 Sony Corp Semiconductor device
JPS62126671A (en) * 1985-11-27 1987-06-08 Mitsubishi Electric Corp Charge transfer device
JPH02230747A (en) * 1989-03-03 1990-09-13 Nec Corp Charge-coupled device and driving method therefor
JPH0529358A (en) * 1991-07-22 1993-02-05 Nec Corp Charge transfer device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196572A (en) * 1981-05-28 1982-12-02 Sony Corp Semiconductor device
JPS62126671A (en) * 1985-11-27 1987-06-08 Mitsubishi Electric Corp Charge transfer device
JPH02230747A (en) * 1989-03-03 1990-09-13 Nec Corp Charge-coupled device and driving method therefor
JPH0529358A (en) * 1991-07-22 1993-02-05 Nec Corp Charge transfer device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216530A (en) * 2010-03-31 2011-10-27 Sony Corp Solid-state imaging element, method for manufacturing the same, and electronic apparatus

Similar Documents

Publication Publication Date Title
US5894157A (en) MOS transistor having an offset resistance derived from a multiple region gate electrode
US4047215A (en) Uniphase charge coupled devices
KR960015271B1 (en) Manufacturing method of charge transfer device
US6111279A (en) CCD type solid state image pick-up device
JPH1032256A (en) Circuit structure provided with at least one mos transistor and manufacture thereof
JPH07273314A (en) Electric charge transmitting device and switching device
US5627096A (en) Manufacturing method of electric charge transferring devices
JP2906460B2 (en) Method of manufacturing complementary MOS semiconductor device
JPH06216161A (en) Pseudo two-phase charge junction element having narrow channel efect
JPH0391247A (en) Mosfet depletion device
US4133099A (en) Method of manufacturing a charge transfer device
KR100215882B1 (en) Fabricating method of solid-state image pick-up device
KR100311493B1 (en) Solid state image sensor and method for manufacturing the same
JP3252807B2 (en) Solid-state imaging device
EP0607874A1 (en) Solid state image sensor
JP2556618B2 (en) Method for manufacturing field effect semiconductor device
JP2573182B2 (en) Charge transfer device
JPH0618263B2 (en) Charge transfer device
US6107124A (en) Charge coupled device and method of fabricating the same
US5406101A (en) Horizontal charge coupled device
US5986295A (en) Charge coupled device
JPH04207077A (en) Manufacture of solid-state image pickup element
JPH05275697A (en) Semiconductor device
JPH03120836A (en) Semiconductor device
JP2970457B2 (en) Method for manufacturing charge-coupled device