JPH07271517A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH07271517A JPH07271517A JP5884094A JP5884094A JPH07271517A JP H07271517 A JPH07271517 A JP H07271517A JP 5884094 A JP5884094 A JP 5884094A JP 5884094 A JP5884094 A JP 5884094A JP H07271517 A JPH07271517 A JP H07271517A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- external storage
- data
- transfer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、情報処理装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing device.
【0002】[0002]
【従来の技術】情報処理装置に用いられるハードディス
ク(HD)や光ディスク(OD)等の外部記憶装置で
は、データをブロック(セクタ)単位(例えば1ブロッ
ク=512バイト等)で記憶している。また、中央処理
装置(CPU)で扱うデータは、ワード単位(例えば1
ワード=1バイト等)となっている。このように、CP
Uと外部記憶装置とでは、扱う記憶単位が異なる。この
ため、両者の間でデータ転送を行うときには、記憶単位
の小さい方(通常はCPU)は、ダミーデータを付加し
て記憶単位の大きい方(通常は方外部記憶装置)に合わ
せてデータ転送を行うようになっている。2. Description of the Related Art An external storage device such as a hard disk (HD) or an optical disk (OD) used in an information processing device stores data in block (sector) units (for example, 1 block = 512 bytes). Further, the data handled by the central processing unit (CPU) is in word units (for example, 1
Word = 1 byte, etc.). In this way, CP
The storage units handled by U and the external storage device are different. Therefore, when data is transferred between the two, the one with a smaller storage unit (usually the CPU) adds the dummy data and transfers the data according to the one with a larger storage unit (usually the external storage device). I am supposed to do it.
【0003】しかしながら、上述したような従来の情報
処理装置においては、次のような問題がある。However, the conventional information processing apparatus as described above has the following problems.
【0004】まず、外部記憶装置からのデータの読み出
し時あるいは外部記憶装置へのデータの書き込み時に、
CPUにとって不必要な(無効な)ダミーデータを転送
しなければならないので、データの転送に時間がかかる
という問題がある。First, when reading data from an external storage device or writing data to the external storage device,
Since dummy data that is unnecessary (invalid) for the CPU must be transferred, there is a problem that it takes time to transfer the data.
【0005】また、データ転送を行っている間は、ホス
トバスやシステムバスをデータ転送に使用するため、他
の装置がバスを使用できず、処理効率が低下するという
問題がある。Further, during the data transfer, the host bus and the system bus are used for the data transfer, so that there is a problem that the bus cannot be used by other devices and the processing efficiency is lowered.
【0006】さらに、外部記憶装置とのデータ転送にお
いて、外部記憶装置のブロックサイズにあわせたバッフ
ァ領域をメインメモリ(主記憶装置)に用意しなければ
ならず、メインメモリ上のバッファ領域が大きくなると
いう問題がある。Further, in data transfer with an external storage device, a buffer area matching the block size of the external storage device must be prepared in the main memory (main storage device), and the buffer area on the main memory becomes large. There is a problem.
【0007】[0007]
【発明が解決しようとする課題】このように従来の情報
処理装置では、データの読み出し・書き込み等の処理性
能が低下するという問題がある。As described above, in the conventional information processing apparatus, there is a problem that processing performance such as data reading / writing is deteriorated.
【0008】本発明は、かかる課題を解決するためにな
されたもので、データの読み出し・書き込み等の処理性
能を向上させた情報処理装置の提供を目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to provide an information processing apparatus having an improved processing performance such as data read / write.
【0009】[0009]
【課題を解決するための手段】かかる課題を解決するた
め、請求項1記載の発明は、中央処理装置(CPU)に
とって必要なデータのみを主記憶装置(メインメモリ)
から外部記憶装置インターフェースに転送する手段と、
外部記憶装置のブロックサイズに対しての不足分を外部
記憶装置インターフェースで生成付加する手段とを具備
する。In order to solve such a problem, the invention according to claim 1 uses only data necessary for a central processing unit (CPU) as a main storage device (main memory).
From the external storage device interface,
And a means for generating and adding a shortage for the block size of the external storage device with the external storage device interface.
【0010】請求項2記載の発明は、中央処理装置(C
PU)にとって必要なデータのみを主記憶装置(メイン
メモリ)から外部記憶装置インターフェースに転送する
手段と、外部記憶装置インターフェースに設けた転送ワ
ード数をカウントする転送ワード数カウンターと、外部
記憶装置のブロックサイズに対する不足分であるダミー
データを生成付加して外部記憶装置に転送するダミーワ
ードレジスタとを具備する。According to a second aspect of the invention, the central processing unit (C
PU) means for transferring only data necessary for the main memory (main memory) to the external storage device interface, a transfer word number counter provided in the external storage device interface for counting the number of transfer words, and a block of the external storage device A dummy word register for generating and adding dummy data, which is a shortage for the size, and transferring the dummy data to an external storage device.
【0011】請求項3記載の発明は、中央処理装置(C
PU)にとって必要なデータのみを外部記憶装置から主
記憶装置(メインメモリ)に転送する手段と、中央処理
装置(CPU)にとって不必要なデータを外部記憶装置
インターフェースで読み捨てる手段とを具備する。According to a third aspect of the invention, the central processing unit (C
It has means for transferring only data necessary for the PU) from the external storage device to the main storage device (main memory) and means for discarding data unnecessary for the central processing unit (CPU) at the external storage device interface.
【0012】請求項4記載の発明は、中央処理装置(C
PU)にとって必要なデータのみを外部記憶装置から主
記憶装置(メインメモリ)に転送するために外部記憶装
置インターフェースに設けた転送ワード数カウンター
と、中央処理装置(CPU)にとって不必要なデータを
外部記憶装置インターフェースで読み捨てる手段とを具
備する。The invention according to claim 4 is the central processing unit (C
PU) The transfer word number counter provided in the external storage device interface for transferring only the data necessary for the external storage device to the main storage device (main memory), and the data unnecessary for the central processing unit (CPU) externally. And a means for discarding the data in the storage device interface.
【0013】請求項5記載の発明は、中央処理装置(C
PU)にとって有効なワード数を直接メモリアクセスコ
ントローラ(DMAC)および外部記憶装置に設定し、
そのワード数だけ主記憶装置(メインメモリ)をアクセ
スする手段と、中央処理装置(CPU)にとって無効な
データを外部記憶装置インターフェースで生成付加ある
いは読み捨てる手段とを具備する。According to a fifth aspect of the present invention, a central processing unit (C
PU) set the number of valid words in the direct memory access controller (DMAC) and external storage,
It is provided with means for accessing the main memory (main memory) by the number of words and means for generating, adding or reading out data invalid to the central processing unit (CPU) by the external memory interface.
【0014】[0014]
【作用】本発明では、外部記憶装置インターフェイス
(I/F)に、転送ワード数カウンタを設ける。そし
て、転送ワード数カウンタにCPUにとって有効なワー
ド数をセットし、このCPUにとって有効なデータのみ
をシステムバスやホストバスに送り、それ以外の残りの
データ(1ブロック内の無効データあるいは不足デー
タ)はシステムバスやホストバスに送らず、外部記憶装
置I/Fで処理(読み捨てあるいは作成付加)する。こ
れにより、システムバスやホストバスのトラヒックを抑
え、データの転送にかかる時間を短くできる。したがっ
て、CPUの処理効率が向上する。また、バス占有時間
が短くなるため、他の装置がバスの使用権を待つ時間が
短くなる。さらに、外部記憶装置のブロックサイズにあ
わせたバッファ領域をメインメモリに用意する必要がな
い。In the present invention, the external storage device interface (I / F) is provided with the transfer word number counter. Then, the number of words valid for the CPU is set in the transfer word number counter, only the data valid for this CPU is sent to the system bus or the host bus, and the remaining data (invalid data or insufficient data in one block) Is not sent to the system bus or host bus, but is processed (discarded or created / added) by the external storage device I / F. As a result, the traffic on the system bus and the host bus can be suppressed, and the time required for data transfer can be shortened. Therefore, the processing efficiency of the CPU is improved. In addition, since the bus occupation time is shortened, the time when another device waits for the right to use the bus is shortened. Further, it is not necessary to prepare a buffer area in the main memory according to the block size of the external storage device.
【0015】[0015]
【実施例】以下、本発明の実施例の詳細を図面に基づい
て説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0016】図1は、本発明の一実施例に係る情報処理
装置の構成を示す図である。FIG. 1 is a diagram showing the configuration of an information processing apparatus according to an embodiment of the present invention.
【0017】同図に示す情報処理装置は、中央処理装置
(CPU)1、メインメモリ(主記憶装置)2、システ
ムバスコントローラ3、DMA(direct memory access)
(直接メモリアクセス)コントローラ(DMAC)4、
外部記憶装置インターフェイス(I/F)5、外部記憶
装置6、ホストバス11およびシステムバス12から構
成される。The information processing apparatus shown in FIG. 1 includes a central processing unit (CPU) 1, a main memory (main storage device) 2, a system bus controller 3, and a DMA (direct memory access).
(Direct memory access) Controller (DMAC) 4,
It is composed of an external storage device interface (I / F) 5, an external storage device 6, a host bus 11 and a system bus 12.
【0018】DMAコントローラ4は、CPU1の動作
の停止を要求し、CPU1とメインメモリ2を切り離し
て、CPU1を介さずに直接メインメモリ2と外部記憶
装置6との間のデータ転送を行う。The DMA controller 4 requests the stop of the operation of the CPU 1, separates the CPU 1 from the main memory 2, and directly transfers the data between the main memory 2 and the external storage device 6 without going through the CPU 1.
【0019】本発明では、外部記憶装置インターフェイ
ス(I/F)5に、転送ワード数カウンタを設ける。具
体的には、外部記憶装置I/FのI/F制御回路に、D
MA(またはCPUの転送単位)のデータ転送カウンタ
と同じ機能を入れる。In the present invention, the external storage interface (I / F) 5 is provided with a transfer word number counter. Specifically, in the I / F control circuit of the external storage device I / F,
The same function as the data transfer counter of MA (or CPU transfer unit) is inserted.
【0020】外部記憶装置6は、例えばハードディスク
(HD)または光ディスク(OD)等からなる。The external storage device 6 is composed of, for example, a hard disk (HD) or an optical disk (OD).
【0021】まず、上記図1に示す情報処理装置におけ
る読み出し処理を図2に示す処理概念図に基づいて説明
する。First, the read processing in the information processing apparatus shown in FIG. 1 will be described based on the processing conceptual diagram shown in FIG.
【0022】図2に示すように、外部記憶装置6からメ
インメモリ2にデータを転送(読み出し処理)する場
合、CPUが必要とするデータがNワード、外部記憶装
置6の記憶単位がBワードであるとすると、外部記憶装
置6ではn=(N+B−1)/N(mod B) ブロックの
読み出し(ブロック数の算出)を行う。As shown in FIG. 2, when transferring (reading) data from the external storage device 6 to the main memory 2, the data required by the CPU is N words, and the storage unit of the external storage device 6 is B words. If there is, the external storage device 6 reads n = (N + B-1) / N (mod B) blocks (calculates the number of blocks).
【0023】(n−1)番目のブロックまでは読み出し
たデータをすべてメインメモリ2に転送する。そして、
n番目のブロックでは、必要なのはM=N mod Bワー
ドだけなので、必要なMワードのみをメインメモリ2に
転送し、不要な(B−M)ワードは、外部記憶装置I/
F5で読み捨て、メインメモリ2には転送しない。All the read data are transferred to the main memory 2 up to the (n-1) th block. And
In the n-th block, since only M = N mod B words are required, only the required M words are transferred to the main memory 2, and the unnecessary (BM) words are transferred to the external storage device I /
It is discarded at F5 and is not transferred to the main memory 2.
【0024】本発明では、上述した読み出し処理を実現
するため、外部記憶装置インターフェイス(I/F)5
に、転送ワード数カウンタを設ける。そして、転送ワー
ド数カウンタにCPUにとって有効なワード数をセット
し、このCPUにとって有効なデータのみをシステムバ
スやホストバスに送り、それ以外の残りのデータ(1ブ
ロック内の無効データ)はシステムバスやホストバスに
送らず、外部記憶装置I/Fで処理(読み捨て)する。In the present invention, the external storage device interface (I / F) 5 is used to realize the above-mentioned reading process.
In addition, a transfer word number counter is provided. Then, the number of words valid for the CPU is set in the transfer word number counter, only the data valid for this CPU is sent to the system bus or the host bus, and the remaining data (invalid data in one block) is transferred to the system bus. Or sent to the host bus and processed (discarded) by the external storage device I / F.
【0025】次に、図1に示す情報処理装置における読
み出し処理の流れを図3に示すフロ−チャ−トに基づい
て説明する。Next, the flow of read processing in the information processing apparatus shown in FIG. 1 will be described based on the flow chart shown in FIG.
【0026】外部記憶装置ではn=(N+B−1)/B
からブロック数の算出を行う(ステップ301)。In the external storage device, n = (N + B-1) / B
Then, the number of blocks is calculated (step 301).
【0027】DMACの転送ワード数カウンタに転送ワ
ード数Nをセットする(ステップ302)。The transfer word number N is set in the transfer word number counter of the DMAC (step 302).
【0028】外部記憶装置I/Fに設けた転送ワード数
カウンタに転送ワード数Nをセットする(ステップ30
3)。The transfer word number N is set in the transfer word number counter provided in the external storage device I / F (step 30).
3).
【0029】外部記憶装置および外部記憶装置I/Fに
ブロック数nをセットする(ステップ304)。The number of blocks n is set in the external storage device and the external storage device I / F (step 304).
【0030】外部記憶装置および外部記憶装置I/Fに
nブロックの読み出しを行わせると(ステップ30
5)、NワードはDMACによってメインメモリ2に転
送され、記憶される(ステップ306)。When the external storage device and the external storage device I / F are made to read n blocks (step 30)
5), the N words are transferred to and stored in the main memory 2 by the DMAC (step 306).
【0031】Nワードの転送が完了すると(ステップ3
07)、転送完了をCPUに通知する(ステップ30
8)。When the transfer of N words is completed (step 3
07) and notifies the completion of transfer to the CPU (step 30)
8).
【0032】外部記憶装置および外部記憶装置I/Fは
ブロックの最後まで読み出しを続けるが、残った(B−
M)ワードは、外部記憶装置I/F5で読み捨てる(ス
テップ309)。The external storage device and the external storage device I / F continue reading until the end of the block, but remain (B-
The M) word is read and discarded by the external storage device I / F 5 (step 309).
【0033】このようにしてnブロックの転送が完了す
る(ステップ310)。Thus, the transfer of n blocks is completed (step 310).
【0034】次に、図1に示す情報処理装置における書
き込み処理を図4に示す処理概念図に基づいて説明す
る。Next, the writing process in the information processing apparatus shown in FIG. 1 will be described based on the processing conceptual diagram shown in FIG.
【0035】図4に示すように、メインメモリ2から外
部記憶装置6にデータを転送(書き込み処理)する場
合、メインメモリ2には転送したいデータがNワードあ
り、外部記憶装置6のブロックサイズ(記憶単位)がB
ワードであるとすると、外部記憶装置6にnブロックの
書き込みを行う。ここで、(n−1)ブロック目までの
(B×(n−1))ワードは、従来通りメインメモリか
ら外部記憶装置6へ外部記憶装置I/F5を介して行
い、最後のnブロック目では必要なMワードのみをメイ
ンメモリ2から外部記憶装置6へ転送し、(B−M)ワ
ードは、外部記憶装置I/F5で生成付加して外部記憶
装置6に転送する。As shown in FIG. 4, when data is transferred (write processing) from the main memory 2 to the external storage device 6, there are N words of data to be transferred in the main memory 2, and the block size of the external storage device 6 ( Memory unit) is B
If it is a word, n blocks are written to the external storage device 6. Here, the (B × (n−1)) words up to the (n−1) th block are transferred from the main memory to the external storage device 6 via the external storage device I / F5 as in the conventional case, and the last nth block. Then, only the required M words are transferred from the main memory 2 to the external storage device 6, and the (BM) words are generated and added by the external storage device I / F 5 and transferred to the external storage device 6.
【0036】本発明では、上述した書き込み処理を実現
するため、外部記憶装置インターフェイス(I/F)5
に、転送ワード数カウンタおよびダミーワードレジスタ
を設ける。そして、転送ワード数カウンタにCPUにと
って有効なワード数をセットするとともに、ダミーワー
ドレジスタにダミーデータ(ダミーワード数)の値をセ
ットし、CPUにとって有効なデータのみをシステムバ
スやホストバスに送り、ブロックサイズに対して不足す
るデータは外部記憶装置I/Fで処理(作成付加)す
る。In the present invention, the external storage device interface (I / F) 5 is used in order to realize the above-mentioned writing process.
In addition, a transfer word number counter and a dummy word register are provided. Then, the number of words valid for the CPU is set in the transfer word number counter, the value of dummy data (the number of dummy words) is set in the dummy word register, and only the data valid for the CPU is sent to the system bus or the host bus. Data that is insufficient with respect to the block size is processed (created and added) by the external storage device I / F.
【0037】次に、図1に示す情報処理装置における書
き込み処理の流れを図5に示すフロ−チャ−トに基づい
て説明する。Next, the flow of the writing process in the information processing apparatus shown in FIG. 1 will be described based on the flowchart shown in FIG.
【0038】外部記憶装置ではn=(N+B−1)/B
からブロック数の算出を行う(ステップ501)。In the external storage device, n = (N + B-1) / B
Then, the number of blocks is calculated (step 501).
【0039】外部記憶装置I/FおよびDMACの転送
ワード数カウンタに転送ワード数Nをセットする(ステ
ップ502)。The transfer word number N is set in the transfer word number counters of the external storage device I / F and the DMAC (step 502).
【0040】外部記憶装置I/Fに設けたダミーワード
レジスタにダミーデータ(ダミーワード数)の値をセッ
トする(ステップ503)。The value of dummy data (the number of dummy words) is set in the dummy word register provided in the external storage device I / F (step 503).
【0041】外部記憶装置および外部記憶装置I/Fに
ブロック数nをセットする(ステップ504)。The number of blocks n is set in the external storage device and the external storage device I / F (step 504).
【0042】外部記憶装置および外部記憶装置I/Fに
nブロックの書き込みを開始させる(ステップ50
5)。Writing of n blocks is started in the external storage device and the external storage device I / F (step 50).
5).
【0043】NワードはDMACによりメインメモリ2
から外部記憶装置I/Fおよび外部記憶装置に転送され
る(ステップ506)。N words are stored in the main memory 2 by the DMAC.
From the external storage device I / F and the external storage device (step 506).
【0044】Nワードの転送が完了すると(ステップ5
07)、転送完了をCPUに通知する(ステップ50
8)。When the transfer of N words is completed (step 5
07) and notifies the completion of transfer to the CPU (step 50)
8).
【0045】外部記憶装置I/Fで(B−M)ワードの
ダミーデータを生成し、外部記憶装置へデータを転送す
る(ステップ509)。The external storage device I / F generates dummy data of (BM) words and transfers the data to the external storage device (step 509).
【0046】このようにしてnブロックの転送が完了す
る(ステップ510)。Thus, the transfer of n blocks is completed (step 510).
【0047】なお、本発明は、上述した実施例に限定さ
れない。The present invention is not limited to the above embodiment.
【0048】例えば、上述した実施例では、メインメモ
リ2と外部記憶装置I/Fの間のDMACを独立したも
のとしたが、DMACは独立したものである必要はな
く、バスコントローラや外部記憶装置I/Fなどに含ま
れる構成としてもよい。For example, in the above-described embodiment, the DMAC between the main memory 2 and the external storage device I / F is independent, but the DMAC does not have to be independent, and the bus controller and the external storage device are not required. The configuration may be included in the I / F or the like.
【0049】また、DMACではなくCPUがデータ転
送を行う構成としてもよい。Further, the CPU may transfer the data instead of the DMAC.
【0050】さらに、DMACは図1に示す位置になく
ても、メインメモリと外部記憶装置I/Fの間でデータ
転送を行う機能を果たせばどの位置にあってもよい。Further, the DMAC does not have to be in the position shown in FIG. 1, but may be in any position as long as it has a function of transferring data between the main memory and the external storage device I / F.
【0051】また、バス構成も図1に示す二本構成であ
る必要はなく、二本以上のバス構成であってもよい。The bus configuration does not have to be the two-bus configuration shown in FIG. 1, and may be a two-bus or more bus configuration.
【0052】さらに、CPU、メインメモリ、外部記憶
装置I/FおよびDMACの位置関係は、図1に示す位
置に限られず、どのような位置関係あってもよい。Further, the positional relationship between the CPU, the main memory, the external storage device I / F and the DMAC is not limited to the position shown in FIG. 1, but may be any positional relationship.
【0053】[0053]
【発明の効果】以上説明したように本発明の情報処理装
置によれば、システムバスやホストバスのトラヒックを
抑え、データの転送にかかる時間を短くできる。したが
って、CPUの処理効率の向上を図ることができる。As described above, according to the information processing apparatus of the present invention, the traffic of the system bus and the host bus can be suppressed and the time required for data transfer can be shortened. Therefore, the processing efficiency of the CPU can be improved.
【0054】また、バス占有時間が短くなるため、他の
装置がバスの使用権を待つ時間が短くなる。Further, since the bus occupation time is shortened, the time for another device to wait for the right to use the bus is shortened.
【0055】さらに、外部記憶装置のブロックサイズに
あわせたバッファ領域をメインメモリに用意する必要が
ない。Furthermore, it is not necessary to prepare a buffer area in the main memory according to the block size of the external storage device.
【図1】 本発明の一実施例に係る情報処理装置の構成
を示すブロック図である。FIG. 1 is a block diagram showing the configuration of an information processing apparatus according to an embodiment of the present invention.
【図2】 本発明の一実施例に係る情報処理装置におけ
る読み出し処理を示す処理概念図である。FIG. 2 is a process conceptual diagram showing a read process in the information processing apparatus according to the embodiment of the present invention.
【図3】 本発明の一実施例に係る情報処理装置におけ
る読み出し処理の流れを示すフロ−チャ−トである。FIG. 3 is a flowchart showing a flow of read processing in the information processing apparatus according to the embodiment of the present invention.
【図4】 本発明の一実施例に係る情報処理装置におけ
る書き込み処理を示す処理概念図である。FIG. 4 is a process conceptual diagram showing a writing process in the information processing apparatus according to the embodiment of the present invention.
【図5】 本発明の一実施例に係る情報処理装置におけ
る書き込み処理の流れを示すフロ−チャ−トである。FIG. 5 is a flowchart showing a flow of a writing process in the information processing apparatus according to the embodiment of the present invention.
1…中央処理装置(CPU) 2…メインメモリ(主記憶装置) 3…システムバスコントローラ 4…DMAコントローラ(DMAC) 5…外部記憶装置インターフェイス 6…外部記憶装置 11…ホストバス 12…システムバス 1 ... Central processing unit (CPU) 2 ... Main memory (main storage device) 3 ... System bus controller 4 ... DMA controller (DMAC) 5 ... External storage device interface 6 ... External storage device 11 ... Host bus 12 ... System bus
Claims (5)
を主記憶装置から外部記憶装置インターフェースに転送
する手段と、 外部記憶装置のブロックサイズに対する不足分を外部記
憶装置インターフェースで生成付加する手段とを具備す
ることを特徴とする情報処理装置。1. A means for transferring only data necessary for a central processing unit from a main storage device to an external storage device interface, and means for generating and adding a deficiency to the block size of the external storage device by the external storage device interface. An information processing device characterized by:
を主記憶装置から外部記憶装置インターフェースに転送
する手段と、 外部記憶装置インターフェースに設けた転送ワード数を
カウントする転送ワード数カウンターと、 外部記憶装置のブロックサイズに対する不足分であるダ
ミーデータを生成付加して外部記憶装置に転送するダミ
ーワードレジスタとを具備することを特徴とする情報処
理装置。2. A means for transferring only the data necessary for the central processing unit from the main storage device to the external storage device interface, a transfer word number counter provided in the external storage device interface for counting the number of transfer words, and an external storage device. And a dummy word register for generating and adding dummy data, which is a shortage amount to the block size, and transferring the dummy data to an external storage device.
を外部記憶装置から主記憶装置に転送する手段と、 中央処理装置にとって不必要なデータを外部記憶装置イ
ンターフェースで読み捨てる手段とを具備することを特
徴とする情報処理装置。3. A means for transferring only data necessary for the central processing unit from the external storage device to the main storage device, and means for reading out data unnecessary for the central processing device at the external storage device interface. A characteristic information processing device.
を外部記憶装置から主記憶装置に転送するために外部記
憶装置インターフェースに設けた転送ワード数カウンタ
ーと、 中央処理装置にとって不必要なデータを外部記憶装置イ
ンターフェースで読み捨てる手段とを具備することを特
徴とする情報処理装置。4. A transfer word number counter provided in an external storage device interface for transferring only data necessary for the central processing unit from the external storage device to the main storage device, and external data storing data unnecessary for the central processing unit. An information processing device comprising: a device interface for reading and discarding.
直接メモリアクセスコントローラおよび外部記憶装置に
設定し、そのワード数だけ主記憶装置をアクセスする手
段と、 中央処理装置にとって無効なデータを外部記憶装置イン
ターフェースで生成付加あるいは読み捨てる手段とを具
備することを特徴とする情報処理装置。5. A means for directly setting the number of words valid for the central processing unit in the memory access controller and the external storage device, and accessing the main storage device by the number of words, and an external storage device for storing data invalid for the central processing unit. An information processing apparatus comprising means for generating, adding, or discarding by an interface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5884094A JPH07271517A (en) | 1994-03-29 | 1994-03-29 | Information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5884094A JPH07271517A (en) | 1994-03-29 | 1994-03-29 | Information processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07271517A true JPH07271517A (en) | 1995-10-20 |
Family
ID=13095853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5884094A Withdrawn JPH07271517A (en) | 1994-03-29 | 1994-03-29 | Information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07271517A (en) |
-
1994
- 1994-03-29 JP JP5884094A patent/JPH07271517A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7171526B2 (en) | Memory controller useable in a data processing system | |
US6370611B1 (en) | Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data | |
US5870627A (en) | System for managing direct memory access transfer in a multi-channel system using circular descriptor queue, descriptor FIFO, and receive status queue | |
US7380115B2 (en) | Transferring data using direct memory access | |
US7725621B2 (en) | Semiconductor device and data transfer method | |
US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
US6728797B2 (en) | DMA controller | |
US20060277326A1 (en) | Data transfer system and method | |
JPH07271517A (en) | Information processor | |
JP2002215562A (en) | Unit and method for dma control | |
US20030120862A1 (en) | Controlling method of storage apparatus, and storage apparatus, disk array device, and disk controller used in the method thereof | |
JPH0736806A (en) | Dma system | |
JP2826780B2 (en) | Data transfer method | |
JP3270149B2 (en) | Data transfer device | |
JPH06266612A (en) | Dma controller | |
KR100592859B1 (en) | Recording medium control device and method | |
JP3259095B2 (en) | Data transfer method | |
JP2752834B2 (en) | Data transfer device | |
JPS61253570A (en) | Bus control system | |
JPH02136951A (en) | Dma transfer system | |
JPH01240960A (en) | Dma transfer control circuit | |
KR20020058416A (en) | Method for data transffer which is optimized for reading stream data in smart media card | |
JP2003187583A (en) | Semiconductor memory device and controller | |
JPS63217460A (en) | Buffer control circuit | |
JPH10254817A (en) | Dma transfer control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |