JPH07254694A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07254694A JPH07254694A JP26244294A JP26244294A JPH07254694A JP H07254694 A JPH07254694 A JP H07254694A JP 26244294 A JP26244294 A JP 26244294A JP 26244294 A JP26244294 A JP 26244294A JP H07254694 A JPH07254694 A JP H07254694A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- light emitting
- electronic device
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 発・受光デバイスと電子デバイスとを集積一
体化することができ、且つ素子特性の向上をはかり得る
半導体装置を提供すること。 【構成】 発光素子及び受光素子等の光半導体素子と通
常の電子素子とを含む半導体装置において、表面側に半
導体レーザが形成され且つ表面側が鏡面状態に形成され
た第１の半導体基板２０と、表面側に電子素子が形成さ
れ且つ表面側が鏡面状態に形成された第２の半導体基板
３０とを具備してなり、これらの半導体基板２０，３０
をその表面側を直接接着して一体化したことを特徴とす
る。
体化することができ、且つ素子特性の向上をはかり得る
半導体装置を提供すること。 【構成】 発光素子及び受光素子等の光半導体素子と通
常の電子素子とを含む半導体装置において、表面側に半
導体レーザが形成され且つ表面側が鏡面状態に形成され
た第１の半導体基板２０と、表面側に電子素子が形成さ
れ且つ表面側が鏡面状態に形成された第２の半導体基板
３０とを具備してなり、これらの半導体基板２０，３０
をその表面側を直接接着して一体化したことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、発光素子や受光素子等
の光半導体素子と電子素子とを一体形成した半導体装置
に関する。
の光半導体素子と電子素子とを一体形成した半導体装置
に関する。
【０００２】
【従来の技術】半導体レーザ（ＬＤ），発光ダイオード
（ＬＥＤ），光検出器等の発・受光デバイスと、ＦＥ
Ｔ，バイポーラトランジスタ等の電子デバイスとを同一
基板上にモノリシックに集積化した、所謂集積化光デバ
イスは、動作の高速化がはかれることによる性能向上，
集積化による信頼性向上，コストダウン等の多くの長所
を有するため、光通信の分野でのその実現が望まれてい
る。また、半導体電子デバイスの高速化に伴い、高密度
に集積化されたＬＳＩチップ間の信号伝達遅延が無視で
きなくなりつつある。このため、ＬＳＩチップ上に光半
導体デバイスをモノリシックに集積化し、電気信号に変
えて光信号によりチップ間の信号伝送を行うことが論値
演算回路の高速化をはかる上で極めて有力な手段とな
る。このような点から、発・受光デバイスを電子デバイ
スと同一基板上にモノリシックに集積化する技術の実現
が強く望まれている。
（ＬＥＤ），光検出器等の発・受光デバイスと、ＦＥ
Ｔ，バイポーラトランジスタ等の電子デバイスとを同一
基板上にモノリシックに集積化した、所謂集積化光デバ
イスは、動作の高速化がはかれることによる性能向上，
集積化による信頼性向上，コストダウン等の多くの長所
を有するため、光通信の分野でのその実現が望まれてい
る。また、半導体電子デバイスの高速化に伴い、高密度
に集積化されたＬＳＩチップ間の信号伝達遅延が無視で
きなくなりつつある。このため、ＬＳＩチップ上に光半
導体デバイスをモノリシックに集積化し、電気信号に変
えて光信号によりチップ間の信号伝送を行うことが論値
演算回路の高速化をはかる上で極めて有力な手段とな
る。このような点から、発・受光デバイスを電子デバイ
スと同一基板上にモノリシックに集積化する技術の実現
が強く望まれている。
【０００３】しかしながら、電子デバイスが形成されて
いるＳｉ基板と、発・受光デバイスを構成する直接遷移
型のＧａＡｓ，ＧａＡｌＡｓ，ＩｎＰ，ＩｎＧａＡｓ
Ｐ，ＩｎＧａＡｓ等の化合物半導体混晶とは格子定数が
著しく異なるため、Ｓｉ基板上にエピタキシャル成長法
によって高品質な上記化合物半導体混晶を得ることは極
めて困難である。即ち、両者の格子定数が異なるため
に、結晶成長界面に転位等の格子欠陥が高密度に導入さ
れ、これらが結晶成長と共に、エピタキシャル成長層中
にも侵入し、非発光結合中心として働く結果、特に発・
受光デバイスにおいては発光効率，受光感度の低下や素
子寿命の劣化を招き、素子特性に致命的な悪影響を与え
ていた。このことが、発・受光デバイスを電子デバイス
と同一基板上に集積化する上での大きな障害になってい
る。
いるＳｉ基板と、発・受光デバイスを構成する直接遷移
型のＧａＡｓ，ＧａＡｌＡｓ，ＩｎＰ，ＩｎＧａＡｓ
Ｐ，ＩｎＧａＡｓ等の化合物半導体混晶とは格子定数が
著しく異なるため、Ｓｉ基板上にエピタキシャル成長法
によって高品質な上記化合物半導体混晶を得ることは極
めて困難である。即ち、両者の格子定数が異なるため
に、結晶成長界面に転位等の格子欠陥が高密度に導入さ
れ、これらが結晶成長と共に、エピタキシャル成長層中
にも侵入し、非発光結合中心として働く結果、特に発・
受光デバイスにおいては発光効率，受光感度の低下や素
子寿命の劣化を招き、素子特性に致命的な悪影響を与え
ていた。このことが、発・受光デバイスを電子デバイス
と同一基板上に集積化する上での大きな障害になってい
る。
【０００４】一方、電子デバイスの形成された半導体基
板と発・受光デバイスの形成された半導体基板とを電極
を介して積層一体化した従来のハイブリッド集積回路
は、容易に実現できるが、この場合配線が長くなったり
接触部の電極面積が大きくなったりする。このため、モ
ノリシック集積化半導体装置に比べて寄生容量やインダ
クタンスが大きくなり、素子本来の性能を引出せないと
いう欠点があった。
板と発・受光デバイスの形成された半導体基板とを電極
を介して積層一体化した従来のハイブリッド集積回路
は、容易に実現できるが、この場合配線が長くなったり
接触部の電極面積が大きくなったりする。このため、モ
ノリシック集積化半導体装置に比べて寄生容量やインダ
クタンスが大きくなり、素子本来の性能を引出せないと
いう欠点があった。
【０００５】
【発明が解決しようとする課題】このように従来、発・
受光デバイスを電子デバイスと同一基板上に集積化する
と、発・受光デバイスにおける発光効率，受光感度の低
下や素子寿命の劣化を招き、素子特性に致命的な悪影響
を与えていた。また、電子デバイスの形成された半導体
基板と発・受光デバイスの形成された半導体基板とを電
極を介して積層一体化した従来のハイブリッド集積回路
においては、モノシリック集積化半導体装置に比べて寄
生容量やインダクタンスが大きくなり、素子本来の性能
を引出せないという問題があった。
受光デバイスを電子デバイスと同一基板上に集積化する
と、発・受光デバイスにおける発光効率，受光感度の低
下や素子寿命の劣化を招き、素子特性に致命的な悪影響
を与えていた。また、電子デバイスの形成された半導体
基板と発・受光デバイスの形成された半導体基板とを電
極を介して積層一体化した従来のハイブリッド集積回路
においては、モノシリック集積化半導体装置に比べて寄
生容量やインダクタンスが大きくなり、素子本来の性能
を引出せないという問題があった。
【０００６】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、発・受光デバイスと
電子デバイスとを集積一体化することができ、且つ素子
特性の向上をはかり得る半導体装置を提供することにあ
る。
もので、その目的とするところは、発・受光デバイスと
電子デバイスとを集積一体化することができ、且つ素子
特性の向上をはかり得る半導体装置を提供することにあ
る。
【０００７】
【課題を解決するための手段及び作用】本発明の骨子
は、化合物半導体混晶により形成された発・受光デバイ
スを、これと格子定数が極めて近い半導体基板上に形成
し、これを電子デバイスの形成に適した半導体基板上に
接合させることにより、発・受光デバイスを電子デバイ
スとを集積一体化することにある。
は、化合物半導体混晶により形成された発・受光デバイ
スを、これと格子定数が極めて近い半導体基板上に形成
し、これを電子デバイスの形成に適した半導体基板上に
接合させることにより、発・受光デバイスを電子デバイ
スとを集積一体化することにある。
【０００８】本発明者等は、２種の異なる結晶体、例え
ば発・受光デバイスの形成された化合物半導体混晶基板
表面と電子デバイスの形成に適したＳｉ基板表面とが、
表面粗さ５０［ｎｍ］以下の平坦面である場合、それら
表面を水洗・乾燥した後、これらを例えばゴミ浮遊量２
０［個／ｍ3 ］以下のクリーンルーム内で、上記各平坦
表面間に実質的に異物が介入しない条件下で相互に密着
させて２００［℃］以上の温度で加熱することによっ
て、２つの結晶体が強固に接合することを見出した。
ば発・受光デバイスの形成された化合物半導体混晶基板
表面と電子デバイスの形成に適したＳｉ基板表面とが、
表面粗さ５０［ｎｍ］以下の平坦面である場合、それら
表面を水洗・乾燥した後、これらを例えばゴミ浮遊量２
０［個／ｍ3 ］以下のクリーンルーム内で、上記各平坦
表面間に実質的に異物が介入しない条件下で相互に密着
させて２００［℃］以上の温度で加熱することによっ
て、２つの結晶体が強固に接合することを見出した。
【０００９】従来、鏡面研磨された半導体ウェハ同志を
水やアルコール等で濡れた状態で接触させると、両者が
接着する現象はしばしば経験するところである。しかし
ながら、これは水等の液体の表面張力によるものであ
り、乾燥させたウェハでは観察されていない。本発明物
等は、鏡面研磨されたＧａＡｓ、ＩｎＰ等の化合物半導
体やシリコンの表面を十分に清浄にし、且つ高度にクリ
ーンな雰囲気の下で同種或いは異種の２つの面を接触さ
せると強固な接合体が得られることを見出した。さら
に、このようにして得られた接合体の接着強度を十分と
高めるには、２００［℃］以上の熱処理が必須であるこ
とが判った。
水やアルコール等で濡れた状態で接触させると、両者が
接着する現象はしばしば経験するところである。しかし
ながら、これは水等の液体の表面張力によるものであ
り、乾燥させたウェハでは観察されていない。本発明物
等は、鏡面研磨されたＧａＡｓ、ＩｎＰ等の化合物半導
体やシリコンの表面を十分に清浄にし、且つ高度にクリ
ーンな雰囲気の下で同種或いは異種の２つの面を接触さ
せると強固な接合体が得られることを見出した。さら
に、このようにして得られた接合体の接着強度を十分と
高めるには、２００［℃］以上の熱処理が必須であるこ
とが判った。
【００１０】この接着の現象を更に詳しく調べた結果、
これら結晶の表面に自然酸化膜が形成されていることが
接着させるための必須の条件であることが判った。この
自然酸化膜の存在は、例えばエリプソメトリー等の方法
で確められるが、より簡便には清浄化された表面に水滴
を置き、それが広がることで容易に判定できる。即ち、
表面が揮発性から親水性に変ることが自然酸化膜の存在
の証拠になる。この自然酸化膜はさまざまな条件下で形
成されるが、本発明物等の実験によれば高々数分の通常
の水洗工程で十分であった。
これら結晶の表面に自然酸化膜が形成されていることが
接着させるための必須の条件であることが判った。この
自然酸化膜の存在は、例えばエリプソメトリー等の方法
で確められるが、より簡便には清浄化された表面に水滴
を置き、それが広がることで容易に判定できる。即ち、
表面が揮発性から親水性に変ることが自然酸化膜の存在
の証拠になる。この自然酸化膜はさまざまな条件下で形
成されるが、本発明物等の実験によれば高々数分の通常
の水洗工程で十分であった。
【００１１】このようにして得られた親水性且つ正常な
面を持つウェハ同志は容易に接着できるのに対し、例え
ば弗酸等に浸漬して自然酸化膜を除去し、さらに再び自
然酸か膜が形成されないよう注意深く取扱い、表面が発
水性を保っている面について接着を試みたが、十分な接
着体が得られないことが判った。また、十分な接着強度
を得るために２００［℃］以上の熱処理が必要な理由
は、この温度付近で自然酸化膜の表面に存在する活性な
ＯＨ基同志が反応し、半導体−Ｏ−半導体の強固な結合
を作るためと考えられる。なお、このようにして接着さ
れた半導体同志は電気的に導通状態になることも確認さ
れた。
面を持つウェハ同志は容易に接着できるのに対し、例え
ば弗酸等に浸漬して自然酸化膜を除去し、さらに再び自
然酸か膜が形成されないよう注意深く取扱い、表面が発
水性を保っている面について接着を試みたが、十分な接
着体が得られないことが判った。また、十分な接着強度
を得るために２００［℃］以上の熱処理が必要な理由
は、この温度付近で自然酸化膜の表面に存在する活性な
ＯＨ基同志が反応し、半導体−Ｏ−半導体の強固な結合
を作るためと考えられる。なお、このようにして接着さ
れた半導体同志は電気的に導通状態になることも確認さ
れた。
【００１２】本発明はこのような点に着目し、発光素子
及び受光素子等の光半導体素子と通常の電子素子とを含
む半導体装置において、表面側に半導体発光素子或いは
半導体受光素子が形成され且つ表面側が鏡面状態に形成
された第１の半導体基板と、表面側に電子素子が形成さ
れ且つ表面側が鏡面状態に形成された第２の半導体基板
とを具備してなり、これらの半導体基板をその表面側を
直接接着して一体化するようにしたものである。
及び受光素子等の光半導体素子と通常の電子素子とを含
む半導体装置において、表面側に半導体発光素子或いは
半導体受光素子が形成され且つ表面側が鏡面状態に形成
された第１の半導体基板と、表面側に電子素子が形成さ
れ且つ表面側が鏡面状態に形成された第２の半導体基板
とを具備してなり、これらの半導体基板をその表面側を
直接接着して一体化するようにしたものである。
【００１３】
【作用】本発明によれば、発・受光デバイスと電子デバ
イスとを独立なプロセスで製造できるので、その製造が
極めて容易となる。また、それぞれの素子の特性を最適
化することができるので、一体化後の素子性能を従来の
モノリシック光電子集積化半導体装置に比べて大幅に向
上させることができる。さらに、接着面は鏡面研磨され
たままの面なので、上部に電極や絶縁膜の凸部がなく、
接着は容易である。しかも、不要な電極が接着面にない
ため、寄生容量を減らすことができる。この効果は、特
に半絶縁性基板を用いると顕著に現れる。
イスとを独立なプロセスで製造できるので、その製造が
極めて容易となる。また、それぞれの素子の特性を最適
化することができるので、一体化後の素子性能を従来の
モノリシック光電子集積化半導体装置に比べて大幅に向
上させることができる。さらに、接着面は鏡面研磨され
たままの面なので、上部に電極や絶縁膜の凸部がなく、
接着は容易である。しかも、不要な電極が接着面にない
ため、寄生容量を減らすことができる。この効果は、特
に半絶縁性基板を用いると顕著に現れる。
【００１４】また、従来のエピタキシャル成長法による
ことなく、電子デバイスの形成に適した、例えばＳｉ基
板上に別基板上に形成した化合物半導体混晶発・受光デ
バイスを集積化形成できるので、両者の格子定数が著し
く異なる場合でも、良好な結晶により発・受光デバイス
を構成でき、これらのデバイスの特性劣化を招くことも
ない。このため、格子定数の差異にとらわれることな
く、発・受光デバイス及び電子デバイスそれぞれに適し
た基板上にそれらを形成することができ、発・受光デバ
イス−電子デバイス集積化デバイスの特性の向上及び組
合わせ自由度の拡大による応用範囲の拡大をはかること
ができる。その結果、これらデバイスを利用した光通信
及び計算機の分野に与える効果は絶大である。
ことなく、電子デバイスの形成に適した、例えばＳｉ基
板上に別基板上に形成した化合物半導体混晶発・受光デ
バイスを集積化形成できるので、両者の格子定数が著し
く異なる場合でも、良好な結晶により発・受光デバイス
を構成でき、これらのデバイスの特性劣化を招くことも
ない。このため、格子定数の差異にとらわれることな
く、発・受光デバイス及び電子デバイスそれぞれに適し
た基板上にそれらを形成することができ、発・受光デバ
イス−電子デバイス集積化デバイスの特性の向上及び組
合わせ自由度の拡大による応用範囲の拡大をはかること
ができる。その結果、これらデバイスを利用した光通信
及び計算機の分野に与える効果は絶大である。
【００１５】
【実施例】まず、実施例を説明する前に、本発明の基本
原理について説明する。従来、ガラス板の平滑な面を極
めて正常に保ち、このような２枚のガラス板を直接密着
させると、その間の摩擦係数が増大して接合状態が得ら
れることが知られている。そして、これに逆らって上記
ガラス板の面同志を滑らすと、その接合面のむしり取り
によるクラックが発生することも知られている。これに
対して従来、半導体結晶体同志の上記ガラスの如き接合
法が知られていないことは、半導体結晶体の接合すべき
面の平滑性とその清浄性を厳密に保つことが難しかった
ことが最大の原因であったと言える。
原理について説明する。従来、ガラス板の平滑な面を極
めて正常に保ち、このような２枚のガラス板を直接密着
させると、その間の摩擦係数が増大して接合状態が得ら
れることが知られている。そして、これに逆らって上記
ガラス板の面同志を滑らすと、その接合面のむしり取り
によるクラックが発生することも知られている。これに
対して従来、半導体結晶体同志の上記ガラスの如き接合
法が知られていないことは、半導体結晶体の接合すべき
面の平滑性とその清浄性を厳密に保つことが難しかった
ことが最大の原因であったと言える。
【００１６】そこで本発明物等は、次のような処理を施
すことにより、ガラス同志の接合のように半導体結晶体
同志の接合も可能なことを見出した。即ち、２つの半導
体結晶体の接合すべき面を表面粗さ５０［ｎｍ］以下に
平滑化し、５分間水洗した。平滑化の方法は、鏡面研磨
或いは鏡面研磨した表面上にその平坦さを損なわない方
法、例えばＭＯＣＶＤ法或いはＭＢＥ法によってエピタ
キシャル成長層を形成して行う。得られた半導体の面は
水に良く濡れ、自然酸化物の層が形成されていることが
推定された。その後、メタノール置換、フレオン乾燥を
行い、このようにして得られた半導体結晶体を、ゴミ浮
遊量２０［個／ｍ3 ］の実質的にゴミのないクリーンル
ーム中で上記接合面を相互に直接密着させて２００
［℃］以上の温度で熱処理したところ、両者は極めて強
固に接合した。この接合体の接着強度は、熱処理温度２
００［℃］以上で特に著しく上昇する。
すことにより、ガラス同志の接合のように半導体結晶体
同志の接合も可能なことを見出した。即ち、２つの半導
体結晶体の接合すべき面を表面粗さ５０［ｎｍ］以下に
平滑化し、５分間水洗した。平滑化の方法は、鏡面研磨
或いは鏡面研磨した表面上にその平坦さを損なわない方
法、例えばＭＯＣＶＤ法或いはＭＢＥ法によってエピタ
キシャル成長層を形成して行う。得られた半導体の面は
水に良く濡れ、自然酸化物の層が形成されていることが
推定された。その後、メタノール置換、フレオン乾燥を
行い、このようにして得られた半導体結晶体を、ゴミ浮
遊量２０［個／ｍ3 ］の実質的にゴミのないクリーンル
ーム中で上記接合面を相互に直接密着させて２００
［℃］以上の温度で熱処理したところ、両者は極めて強
固に接合した。この接合体の接着強度は、熱処理温度２
００［℃］以上で特に著しく上昇する。
【００１７】以上のことから、研磨した清浄な半導体の
面は水洗だけで表面が親水性となり、清浄な環境下で且
つ２００［℃］以上の温度下で接合すれば強固に接着体
を得ることができる。
面は水洗だけで表面が親水性となり、清浄な環境下で且
つ２００［℃］以上の温度下で接合すれば強固に接着体
を得ることができる。
【００１８】一方、２００［℃］程度の加熱温度では、
半導体構成原子についてはもとより、最も拡散し易い１
価イオンでも、半導体結晶中における拡散速度は通常無
視できる程度に小さいことは周知である。また、この２
００［℃］付近の温度では、酸化膜の表面に吸着された
水分子が殆ど脱離し、化学吸着により形成された−ＯＨ
基の脱水結合が起こり始めることも知られている。これ
らのこと考え合わせれば、前記半導体結晶体相互の結合
は、金属同志の接合として知られている相互拡散による
ものではなく、半導体結晶体の表面酸化膜の水和層間の
相互作用や、−ＯＨ基の脱水重合によって半導体−Ｏ−
半導体となる強固な接合構造を成しているものと考えら
れる。
半導体構成原子についてはもとより、最も拡散し易い１
価イオンでも、半導体結晶中における拡散速度は通常無
視できる程度に小さいことは周知である。また、この２
００［℃］付近の温度では、酸化膜の表面に吸着された
水分子が殆ど脱離し、化学吸着により形成された−ＯＨ
基の脱水結合が起こり始めることも知られている。これ
らのこと考え合わせれば、前記半導体結晶体相互の結合
は、金属同志の接合として知られている相互拡散による
ものではなく、半導体結晶体の表面酸化膜の水和層間の
相互作用や、−ＯＨ基の脱水重合によって半導体−Ｏ−
半導体となる強固な接合構造を成しているものと考えら
れる。
【００１９】このような事実は、半導体結晶体の表面を
親水性にして、その密着接合後に２００［℃］以上の加
熱処理を施せば、高い接着強度が得られることを意味し
ている。
親水性にして、その密着接合後に２００［℃］以上の加
熱処理を施せば、高い接着強度が得られることを意味し
ている。
【００２０】以下、本発明の詳細を図示の実施例によっ
て説明する。 （実施例１）図１，図２は、本発明の第１の実施例に係
わる半導体装置の製造工程を示す斜視図及び側面図であ
る。この実施例は、ＧａＡｌＡｓ系半導体レーザと電子
デバイスとを集積一体化し、モノリシックに形成したも
のである。
て説明する。 （実施例１）図１，図２は、本発明の第１の実施例に係
わる半導体装置の製造工程を示す斜視図及び側面図であ
る。この実施例は、ＧａＡｌＡｓ系半導体レーザと電子
デバイスとを集積一体化し、モノリシックに形成したも
のである。
【００２１】まず、図１（ａ）に示す如くｎ−ＧａＡｓ
基板１１の上面を表面粗さ５０［ｎｍ］以下に鏡面研磨
したのち、この基板１１上にｎ−Ｇａ0.65Ａｌ0.35Ａｓ
クラッド層１２，アンドープＧａＡｓ活性層１３，ｐ−
Ｇａ0.65Ａｌ0.35Ａｓクラッド層１４及びｎ−ＧａＡｓ
コンタクト層１５を順次成長形成する。このとき、成長
層表面が当初の鏡面研磨した基板表面の平坦性を損なう
ことのないようＭＯＣＶＤ法或いはＭＢＥ法によって成
長形成することが望ましい。
基板１１の上面を表面粗さ５０［ｎｍ］以下に鏡面研磨
したのち、この基板１１上にｎ−Ｇａ0.65Ａｌ0.35Ａｓ
クラッド層１２，アンドープＧａＡｓ活性層１３，ｐ−
Ｇａ0.65Ａｌ0.35Ａｓクラッド層１４及びｎ−ＧａＡｓ
コンタクト層１５を順次成長形成する。このとき、成長
層表面が当初の鏡面研磨した基板表面の平坦性を損なう
ことのないようＭＯＣＶＤ法或いはＭＢＥ法によって成
長形成することが望ましい。
【００２２】次いで、ＳｉＮをマスクとして、図１
（ｂ）に示す如く幅５［μｍ］程度のストライプ状部分
の表面にＺｎ拡散を行い、ｎ−ＧａＡｓコンタクト層１
５の一部をｐ型化してｐ−ＧａＡｓコンタクト層１６を
形成する。これは、ＧａＡｓ活性層１３に流れる電流を
ストライプ状に狭窄するためのものである。
（ｂ）に示す如く幅５［μｍ］程度のストライプ状部分
の表面にＺｎ拡散を行い、ｎ−ＧａＡｓコンタクト層１
５の一部をｐ型化してｐ−ＧａＡｓコンタクト層１６を
形成する。これは、ＧａＡｓ活性層１３に流れる電流を
ストライプ状に狭窄するためのものである。
【００２３】次いで、フォトレジスト等をマスクとし
て、ＢＣｌ3 ＋Ｃｌ2 混合ガスによる反応性イオンエッ
チング法により、図１（ｃ）に示す如く電流ストライプ
（ｐ型コンタクト層）１６と垂直に共振器端面１８を形
成すると共に、不要な部分をエッチング除去する。これ
により、半導体レーザ基板１０が形成される。
て、ＢＣｌ3 ＋Ｃｌ2 混合ガスによる反応性イオンエッ
チング法により、図１（ｃ）に示す如く電流ストライプ
（ｐ型コンタクト層）１６と垂直に共振器端面１８を形
成すると共に、不要な部分をエッチング除去する。これ
により、半導体レーザ基板１０が形成される。
【００２４】次に、図２（ｄ）に示す如く、電子デバイ
スの製造に適したＳｉ基板１９の表面を表面粗さ５０
［ｎｍ］以下に鏡面研磨し、先に述べた手順により、半
導体レーザ基板１０と接着した。熱処理は、Ｈ2 雰囲気
中５００［℃］で１時間行った。また、Ｓｉ基板１９と
しては、Ｂ等の適当な不純物のイオン打込み或いは拡散
により、表面をｐ型伝導としたものを用いた。かくし
て、Ｓｉ基板１９上にＧａＡｓ−ＧａＡｌＡｓ半導体レ
ーザが得られることになる。
スの製造に適したＳｉ基板１９の表面を表面粗さ５０
［ｎｍ］以下に鏡面研磨し、先に述べた手順により、半
導体レーザ基板１０と接着した。熱処理は、Ｈ2 雰囲気
中５００［℃］で１時間行った。また、Ｓｉ基板１９と
しては、Ｂ等の適当な不純物のイオン打込み或いは拡散
により、表面をｐ型伝導としたものを用いた。かくし
て、Ｓｉ基板１９上にＧａＡｓ−ＧａＡｌＡｓ半導体レ
ーザが得られることになる。
【００２５】なお、Ｓｉ基板１９上に形成する電子デバ
イスは、上記の接着工程前に予め形成しておくのが望ま
しい。また、必要があれば、ＮＨ4 −Ｈ2 Ｏ2 −Ｈ2 Ｏ
系等のエッチング液を用いて、図２（ｅ）に示す如くｎ
−ＧａＡｓ基板１１を最終的に除去するようにしてもよ
い。
イスは、上記の接着工程前に予め形成しておくのが望ま
しい。また、必要があれば、ＮＨ4 −Ｈ2 Ｏ2 −Ｈ2 Ｏ
系等のエッチング液を用いて、図２（ｅ）に示す如くｎ
−ＧａＡｓ基板１１を最終的に除去するようにしてもよ
い。
【００２６】かくして得られた半導体装置においては、
半導体レーザ１０が良好な特性を示し、またｐ−ＧａＡ
ｓコンタクト層１６とｐ型Ｓｉ基板１９の表面とは良好
な電気伝導特性を示した。従って本実施例によれば、半
導体レーザと通常の電子デバイスとをモノリシックに形
成することができ、しかも半導体レーザ及び電子デバイ
スをそれぞれ単体で作製したときと同等の特性にするこ
とができる。このため、半導体レーザ−電子デバイスの
集積化デバイスの特性の向上及び組合わせ自由度の拡大
をはかることができ、光通信の分野に与える効果は絶大
である。 （実施例２）図３，図４は、本発明の第２の実施例に係
わる半導体装置の製造工程を示す断面図である。この実
施例は、ＩｎＧａＡｓＰ系半導体レーザとこのレーザを
駆動するＧａＡｓ系ＭＥＳＦＥＴとを集積一体化したも
のである。
半導体レーザ１０が良好な特性を示し、またｐ−ＧａＡ
ｓコンタクト層１６とｐ型Ｓｉ基板１９の表面とは良好
な電気伝導特性を示した。従って本実施例によれば、半
導体レーザと通常の電子デバイスとをモノリシックに形
成することができ、しかも半導体レーザ及び電子デバイ
スをそれぞれ単体で作製したときと同等の特性にするこ
とができる。このため、半導体レーザ−電子デバイスの
集積化デバイスの特性の向上及び組合わせ自由度の拡大
をはかることができ、光通信の分野に与える効果は絶大
である。 （実施例２）図３，図４は、本発明の第２の実施例に係
わる半導体装置の製造工程を示す断面図である。この実
施例は、ＩｎＧａＡｓＰ系半導体レーザとこのレーザを
駆動するＧａＡｓ系ＭＥＳＦＥＴとを集積一体化したも
のである。
【００２７】まず、図３（ａ）に示す如く、半絶縁性Ｉ
ｎＰ基板２１の表面に凹部２２を形成し、この凹部２２
内に図３（ｂ）に示す如くｐ+ −Ｉｎ1-u Ｇａu Ａｓv
Ｐ1-V 電極取出し層２３，ｐ−ＩｎＰクラッド層２４，
アンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-Y 活性層２５及び
ｎ−ＩｎＰクラッド層２６を順次成長形成する。
ｎＰ基板２１の表面に凹部２２を形成し、この凹部２２
内に図３（ｂ）に示す如くｐ+ −Ｉｎ1-u Ｇａu Ａｓv
Ｐ1-V 電極取出し層２３，ｐ−ＩｎＰクラッド層２４，
アンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-Y 活性層２５及び
ｎ−ＩｎＰクラッド層２６を順次成長形成する。
【００２８】次いで、図３（ｃ）に示す如くクラッド層
２４，２６及び活性層２５を、レーザ発振領域部を除い
てメサエッチングし、その後図３（ｄ）に示す如くメサ
の側部をｎ−ＩｎＰ埋込み層２７及びｐ−ＩｎＰ埋込み
層２８で埋込んだ。次いで、図３（ｅ）に示す如く凹部
２２にの不要部を全てメサエッチングで除去し、最後に
ｐ+ 型電極取出し層２３上にオーミック電極２９を形成
する。これにより、半導体レーザ基板２０が形成される
ことになる。
２４，２６及び活性層２５を、レーザ発振領域部を除い
てメサエッチングし、その後図３（ｄ）に示す如くメサ
の側部をｎ−ＩｎＰ埋込み層２７及びｐ−ＩｎＰ埋込み
層２８で埋込んだ。次いで、図３（ｅ）に示す如く凹部
２２にの不要部を全てメサエッチングで除去し、最後に
ｐ+ 型電極取出し層２３上にオーミック電極２９を形成
する。これにより、半導体レーザ基板２０が形成される
ことになる。
【００２９】ここで、成長するメサ部の高さは略凹部２
２の外側と同じ高さになるよう調整し、最後の鏡面研磨
で完全に同一高さとする。図には示さないが、最後に研
磨を行うために、半導体レーザ基板及び後述する電子素
子部基体共に凹部内の素子主要部には、必要に応じて研
磨の前に保護膜を付けるものとする。
２の外側と同じ高さになるよう調整し、最後の鏡面研磨
で完全に同一高さとする。図には示さないが、最後に研
磨を行うために、半導体レーザ基板及び後述する電子素
子部基体共に凹部内の素子主要部には、必要に応じて研
磨の前に保護膜を付けるものとする。
【００３０】一方、図４（ｆ）に示す如く半絶縁性Ｇａ
Ａｓ基板３１上に凹部３２を形成し、この凹部３２の表
面にＳｉイオン注入でｎ型活性層３３の形成する。次い
で、図４（ｇ）に示す如くゲート部ショットキー電極３
４をＦＥＴチャネル部上部に作り、該ゲート電極をマス
クとしてｎ+ 型領域３５をイオン注入で形成し、ソース
電極３６を作製する。これにより、電子デバイス基体３
０が形成されることになる。
Ａｓ基板３１上に凹部３２を形成し、この凹部３２の表
面にＳｉイオン注入でｎ型活性層３３の形成する。次い
で、図４（ｇ）に示す如くゲート部ショットキー電極３
４をＦＥＴチャネル部上部に作り、該ゲート電極をマス
クとしてｎ+ 型領域３５をイオン注入で形成し、ソース
電極３６を作製する。これにより、電子デバイス基体３
０が形成されることになる。
【００３１】以上のようにして作成した基体２０，３０
の表面を鏡面研磨して、先に述べた手順により水洗洗浄
後位置合わせして圧着すると、図４（ｈ）に示す如く２
つの基体２０，３０は一体の半導体装置となる。ここ
で、鏡面研磨は表面粗さが５０［ｎｍ］以下となる条件
とし、熱処理はＨ2 雰囲気中５００［℃］で１時間行っ
た。
の表面を鏡面研磨して、先に述べた手順により水洗洗浄
後位置合わせして圧着すると、図４（ｈ）に示す如く２
つの基体２０，３０は一体の半導体装置となる。ここ
で、鏡面研磨は表面粗さが５０［ｎｍ］以下となる条件
とし、熱処理はＨ2 雰囲気中５００［℃］で１時間行っ
た。
【００３２】かくして製造された半導体装置は、製造方
法が簡単であるため、製造歩留りや信頼性が高く、また
半導体レーザと電子デバイスとの特性をそれぞれ最適化
することができる。さらに、半導体レーザのｎ−ＩｎＰ
クラッド層２６と電子デバイスのｎ+ 型層３５との接続
配線が不要となり、寄生容量等も小さくできる構造を持
つので、高いパフォーマンスを有する。
法が簡単であるため、製造歩留りや信頼性が高く、また
半導体レーザと電子デバイスとの特性をそれぞれ最適化
することができる。さらに、半導体レーザのｎ−ＩｎＰ
クラッド層２６と電子デバイスのｎ+ 型層３５との接続
配線が不要となり、寄生容量等も小さくできる構造を持
つので、高いパフォーマンスを有する。
【００３３】なお、本発明は上述した各実施例に限定さ
れるものではない。例えば、前記発・受光デバイスとし
ては、半導体レーザの代りに発光ダイオード，ＰＩＮフ
ォトダイオード及びアバランシェフォトダイオード等を
用いることが可能であり、またそれらの材料としてはＧ
ａＡｓ／ＧａＡｌＡｓ，ＩｎＰ／ＩｎＧａＡｓＰ等のII
I −Ｖ族化合半導体の他に、ＨｇＣｄＴｅ，ＺｎＳ，Ｚ
ｎＳｅ等のII−VI族化合物半導体にも適用可能である。
同様に、電子デバイス形式に適した基板としては、Ｓ
ｉ，ＩｎＰの他に、ＧａＡｓ等の半導体を用いることが
可能である。また、半導体基板の表面に素子形成を行っ
た後その表面が鏡面状態であれば、鏡面研磨工程を省略
してよいのは明らかであり、このことから鏡面研磨工程
と素子形成工程の順序を入替えてもよい。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
れるものではない。例えば、前記発・受光デバイスとし
ては、半導体レーザの代りに発光ダイオード，ＰＩＮフ
ォトダイオード及びアバランシェフォトダイオード等を
用いることが可能であり、またそれらの材料としてはＧ
ａＡｓ／ＧａＡｌＡｓ，ＩｎＰ／ＩｎＧａＡｓＰ等のII
I −Ｖ族化合半導体の他に、ＨｇＣｄＴｅ，ＺｎＳ，Ｚ
ｎＳｅ等のII−VI族化合物半導体にも適用可能である。
同様に、電子デバイス形式に適した基板としては、Ｓ
ｉ，ＩｎＰの他に、ＧａＡｓ等の半導体を用いることが
可能である。また、半導体基板の表面に素子形成を行っ
た後その表面が鏡面状態であれば、鏡面研磨工程を省略
してよいのは明らかであり、このことから鏡面研磨工程
と素子形成工程の順序を入替えてもよい。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。
【００３４】
【発明の効果】以上詳述したように本発明によれば、化
合物半導体混晶により形成された発・受光デバイスを、
これと格子定数が極めて近い半導体基板上に形成し、こ
れを電子デバイスの形成に適した半導体基板上に接合さ
せることにより、発・受光デバイスを電子デバイスとを
集積一体化することができ、且つ素子特性の向上をはか
り得る半導体装置を実現することが可能となる。
合物半導体混晶により形成された発・受光デバイスを、
これと格子定数が極めて近い半導体基板上に形成し、こ
れを電子デバイスの形成に適した半導体基板上に接合さ
せることにより、発・受光デバイスを電子デバイスとを
集積一体化することができ、且つ素子特性の向上をはか
り得る半導体装置を実現することが可能となる。
【図１】第１の実施例に係わる半導体装置の製造工程の
前半を示す斜視図。
前半を示す斜視図。
【図２】第１の実施例に係わる半導体装置の製造工程の
後半を示す側面図。
後半を示す側面図。
【図３】第２の実施例に係わる半導体装置の製造工程の
前半を示す断面図。
前半を示す断面図。
【図４】第２の実施例に係わる半導体装置の製造工程の
後半を示す断面図。
後半を示す断面図。
１０，２０…半導体レーザ基体 １１…ｎ−ＧａＡｓ基板 １２…ｎ−ＧａＡｌＡｓクラッド層 １３…アンドープＧａＡｓ活性層 １４…ｐ−ＧａＡｌＡｓクラッド層 １５…ｎ−ＧａＡｓコンタクト層 １６…ｐ−ＧａＡｓコンタクト層 １８…共振器端面 １９，３１…Ｓｉ基板 ２１…半絶縁性ＩｎＰ基板 ２２，３２…凹部 ２３…ｐ+ −ＩｎＧａＡｓＰ電極取出し層 ２４…ｐ−ＩｎＰクラッド層 ２５…アンドープＩｎＧａＡｓＰ活性層 ２６…ｎ−ＩｎＰクラッド層 ２７…ｎ−ＩｎＰ埋込み層 ２８…ｐ−ＩｎＰ埋込み層 ２９…オーミック電極 ３０…電子デバイス基体 ３３…ｎ型活性層 ３４…ショットキー電極 ３５…ｎ+ 型領域 ３６…ソース電極
Claims (2)
- 【請求項１】表面側に半導体発光素子或いは半導体受光
素子が形成され且つ表面側が鏡面状態に形成された第１
の半導体基板と、表面側に電子素子が形成され且つ表面
側が鏡面状態に形成された第２の半導体基板とを具備
し、上記各半導体基板はその表面側を直接接着されて一
体化されてなることを特徴とする半導体装置。 - 【請求項２】第１の半導体基板と第２の半導体基板とは
異なる半導体材料からなるものである請求項１記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262442A JP2747232B2 (ja) | 1994-10-26 | 1994-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262442A JP2747232B2 (ja) | 1994-10-26 | 1994-10-26 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022924A Division JPH0740603B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254694A true JPH07254694A (ja) | 1995-10-03 |
| JP2747232B2 JP2747232B2 (ja) | 1998-05-06 |
Family
ID=17375853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6262442A Expired - Lifetime JP2747232B2 (ja) | 1994-10-26 | 1994-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747232B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355945B1 (en) | 1998-07-06 | 2002-03-12 | Murata Manufacturing Co., Ltd. | Semiconductor optical device and optoelectronic integrated circuit device including a ZnO buffer layer |
| CN100448003C (zh) * | 2005-01-25 | 2008-12-31 | 松下电器产业株式会社 | 半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS5093586A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS5988864A (ja) * | 1982-11-12 | 1984-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1994
- 1994-10-26 JP JP6262442A patent/JP2747232B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS5093586A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS5988864A (ja) * | 1982-11-12 | 1984-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355945B1 (en) | 1998-07-06 | 2002-03-12 | Murata Manufacturing Co., Ltd. | Semiconductor optical device and optoelectronic integrated circuit device including a ZnO buffer layer |
| DE19931149B4 (de) * | 1998-07-06 | 2005-09-15 | Murata Mfg. Co., Ltd., Nagaokakyo | Optoelektronische integrierte Schaltvorrichtung |
| CN100448003C (zh) * | 2005-01-25 | 2008-12-31 | 松下电器产业株式会社 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2747232B2 (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mathine | The integration of III-V optoelectronics with silicon circuitry | |
| Demeester et al. | Epitaxial lift-off and its applications | |
| KR100342749B1 (ko) | 발광 다이오드 적층 방법 | |
| US6261859B1 (en) | Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device | |
| USRE41336E1 (en) | Fabrication method for algainnpassb based devices | |
| Goossen et al. | GaAs MQW modulators integrated with silicon CMOS | |
| JP3520270B2 (ja) | 発光ダイオードとその製造方法 | |
| US5093696A (en) | Semiconductor heterojunction device made by an epitaxial growth technique | |
| JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
| JP2005159071A (ja) | 半導体デバイスおよびその製造方法および光伝送システム | |
| Wada et al. | 1.3-/spl mu/m InP-InGaAsP lasers fabricated on Si substrates by wafer bonding | |
| JPH08125225A (ja) | 半導体装置 | |
| JP3474917B2 (ja) | 半導体装置の製造方法 | |
| JPH0740603B2 (ja) | 半導体装置の製造方法 | |
| JP2747232B2 (ja) | 半導体装置 | |
| JPH09127352A (ja) | 半導体装置およびその製造方法 | |
| JPH0537093A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 | |
| JP2948967B2 (ja) | 半導体発光素子 | |
| JPH06349692A (ja) | 半導体装置及びその製造方法 | |
| Chan et al. | EPITAXIAL, LIFT-OFF AND RELATED | |
| JPS59114885A (ja) | 半導体装置の製造方法 | |
| Chan et al. | Epitaxial Liftoff and Related Techniques | |
| Zimmermann et al. | III–V Semiconductor Materials on Silicon | |
| JP2945568B2 (ja) | 半導体レーザ素子およびその製造方法 |