JPH07254383A

JPH07254383A - 表示装置

Info

Publication number: JPH07254383A
Application number: JP7015994A
Authority: JP
Inventors: Haruhiko Okumura; 治彦奥村; Shiyuuichi Uchikoga; 修一内古閑; Masayuki Nakamoto; 正幸中本; Tomio Ono; 富男小野; Toshiharu Higuchi; 敏春樋口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-03-15
Filing date: 1994-03-15
Publication date: 1995-10-03
Anticipated expiration: 2016-10-15
Also published as: JP3219931B2

Abstract

(57)【要約】【目的】本発明は、画素数が増えても欠陥が少なく、駆
動用のトランジスタが必要ない表示装置を提供すること
を目的とする。【構成】絶縁性基板上に形成され、電界放出により電子
を放出するフィールドエミッションカソード部と、前記
フィールドエミッションカソード部からの放出電子を制
御するゲート部に接続されたスイッチ素子と、前記ゲー
ト部の電圧を保持するメモリ素子と、前記絶縁性基板と
所定の間隔をおいて対面するように配置され、表面にア
ノード電極および蛍光体層を有する表示基板とを具備す
ることを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、平面型の表示装置に関
し、特に電子源として電界放出型陰極（Field Emission
Cathdes、以下ＦＥＣと省略する）を用いた表示装置に
関する。

【０００２】

【従来の技術】近年、半導体加工技術の進展により、Ｆ
ＥＣが面電子源として利用されてきており、６インチレ
ベルのカラーディスプレイが開発されるまでにすでに技
術が進んできている（ＩＤＲＣ´91,pp 20-23 ）。ＦＥ
Ｃを用いた表示装置は、現在広く用いられている液晶表
示装置に比べて応答速度が速く（１マイクロ秒レベ
ル）、しかも視野角が広いので、将来有望な平面型の表
示装置の一つである。

【０００３】このＦＥＣの代表的な構造を図９に示す。
図中１００は、不純物を高濃度でドープした高伝導率を
有する基板を示す。この基板１００上には、絶縁層とし
てＳｉＯ₂層１０１が形成されており、このＳｉＯ₂層
には基板１００に近くなるにしたがい狭くなる開口部１
０２が形成されている。この開口部１０２内には、電子
放出部としてＭｏからなるエミッタ１０３が形成されて
いる。さらに、このエミッタ１０３を囲むようにしてゲ
ート電極としてＭｏ膜１０４が形成されている。このＦ
ＥＣの製造には、通常のレジスト塗布技術、電子ビーム
露光技術、およびエッチング技術等が使用される。

【０００４】このような構成のＦＥＣを有する表示装置
は、単純マトリクス型液晶表示装置の場合と同様に、ゲ
ート線とカソード線間の電圧を制御して、選択された時
間だけ発光させる。その駆動法としては、例えば、図１
０に示すように、まず、カソード線にＶlsを印加するこ
とにより、１つのライン（Ｎ）のみが選択モードとな
り、他のライン（Ｎ−１）はＶlns により非選択モード
になる。次いで、黒を表示したい場合はＶcbの電圧を、
白を表示したい場合はＶcwの電圧を各ゲート線に入力す
る。図１０では、Ｋのゲート線にＶcbの電圧を、Ｋ−１
のゲート線にＶcwの電圧をそれぞれ入力する。その後、
次のカソード線を選択する。このような操作を順次繰り
返すことにより表示が行われる。

【０００５】このような駆動により得られる輝度Ｌおよ
び電圧輝度特性の一例を図１１に示す。上記駆動法は非
常に簡単で良い方法であるが、画素間のクロストークが
生じる問題や、走査線数Ｎを増加させるにしたがって画
素を選択する時間が短くなり、下記式（Ｉ）より明らか
なように輝度が低下する問題がある。

【０００６】

【数１】そこで、これらの問題を改善するために、１画素毎に薄
膜トランジスタを取り付けたＦＥＣを有する表示装置が
開発された（特開平３−２９５１３８号公報）。この表
示装置の概略を図１２に示す。図１２中１１１は薄膜ト
ランジスタ（以下、ＴＦＴとする）を示す。このＴＦＴ
１１１は、１つの画素について２個のトランジスタＴｒ
₁，Ｔｒ₂および保持用キャパシタＣから構成されてい
る。ＴＦＴ１１１のドライバー用Ｔｒ₁のドレイン電極
１１６またはソース電極ゲート１１７には、エミッタ群
であるＦＥＣ部１１２が電気的に接続されている。な
お、ＴＦＴ１１１は、ＦＥＣ部１１２に接近するように
して配置されている。ＦＥＣ部１１２は、図９に示すよ
うなミクロ構造を有する多数のエミッタ１２６が共通の
カソード電極１２５上に集積されて１画素分を構成して
いる。なお、エミッタ１２６の集積度は、１０⁴〜１０
⁵／mm²であり、１画素分として１００〜１０００個程
度である。ＦＥＣ部１１２の上方には、ゲート電極１２
３が配置されている。ゲート電極１２３は、各エミッタ
１２６に対応した位置に開口部１２３ａが形成されてお
り、全画素を通じて共通電極となっている。

【０００７】ゲート電極１２３の上方には、表示基板部
としてのアノード基板１１３が配置されている。アノー
ド基板１１３の材料としては、このアノード基板１１３
側から発光を観察できるように、例えばガラス、透明セ
ラミックス等の透明材料を用いる。このアノード基板１
１３のＦＥＣ対抗面には、アノード電極１１４が被着さ
れ、さらにその表面には蛍光体層１１５が形成されてい
る。

【０００８】このような構成を有する表示装置では、Ｆ
ＥＣを構成することにより、保持キャパシタＣに１フィ
ールド間の画素電位が保持され、走査時間に拘らず常に
蛍光体を発光させることができる。このため、図１２に
示すように、小さな電圧で高輝度化を図ることができる
という利点がある。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うに保持用キャパシタＣを制御電極に保持したトランジ
スタによりカソードを駆動する構成は、画素毎に２個の
トランジスタＴｒ₁，Ｔｒ₂が必要であり、しかもカソ
ードを駆動するドライバー用トランジスタＴｒ₁には大
きな駆動能力が要求される。このため、トランジスタ等
の素子が占める割合が大きくなり、それに伴いメモリ部
分であるＴＦＴが占有する面積も大きくなる。したがっ
て、このような構成の表示装置では、表示させる駆動部
の面積が大きくなるために、表示装置自体が大型化して
しまう。

【００１０】また、上記構成のメモリ機能を持つＴＦＴ
回路では、各画素におけるドライバー用トランジスタＴ
ｒ₁にバラツキがあると、エミッタの電位にバラツキが
生じ、これに起因して表示ムラを引き起こす恐れがあ
る。

【００１１】このように、メモリ機能を持つＴＦＴ回路
を用いてＦＥＣを駆動する表示装置では、駆動電圧の低
減、高輝度化、高精細化を図ることができるが、ドライ
バー用トランジスタに大きな駆動能力が要求され、面積
的にも不利であり、しかも表示ムラが起こるという問題
がある。

【００１２】本発明はかかる点に鑑みてなされものであ
り、画素数が増えても欠陥が少なく、駆動用のトランジ
スタが必要ない表示装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明は、絶縁性基板上
に形成され、電界放出により電子を放出するフィールド
エミッションカソード部と、前記フィールドエミッショ
ンカソード部からの放出電子を制御するゲート部に接続
されたスイッチ素子と、前記ゲート部の電圧を保持する
メモリ素子と、前記絶縁性基板と所定の間隔をおいて対
面するように配置され、表面にアノード電極および蛍光
体層を有する表示基板とを具備することを特徴とする表
示装置を提供する。

【００１４】本発明において、メモリ素子としてキャパ
シタを用いることが好ましく、スイッチ素子としてトラ
ンジスタを用いることが好ましい。この場合、キャパシ
タは、トランジタの出力部、すなわちドレインもしくは
ソース、またはエミッタもしくはコレクタに電気的に接
続される。

【００１５】また、本発明において、表示基板が各色画
素を有し、各画素が別々の電極に電気的に接続されてい
ることが好ましい。この場合、各電極を駆動するタイミ
ングとしては、１つの色画素の駆動を止めた後に、スイ
ッチ素子を駆動して画素電圧を保持し、その後、実際に
駆動される色画素を駆動させる方法か、または１つの色
画素の駆動を１ライン以上前に止める方法が挙げられ
る。

【００１６】ここで、絶縁性基板としては、ガラス基
板、Ａｌ₂Ｏ₃基板等を用いることができる。メモリ素
子としては、キャパシタ等を用いることができ、スイッ
チ素子としては、３端子素子であるトランジスタ；２端
子素子であるＭＩＭ、ダイオード；３極管素子である真
空マイクロ素子等を用いることができる。

【００１７】また、フィールドエミッションカソード部
のエミッタの材料としては、Ｍｏ等を用いることができ
る。

【００１８】また、表示基板の材料としては、ガラス、
Ａｌ₂Ｏ₃のような透明セラミックス等の透明材料を用
いることができる。

【００１９】

【作用】本発明は、ＦＥＣを含む構造を有し、しかもメ
モリ機能を持つＴＦＴ回路を１つのメモリ素子および１
つのスイッチ素子で構成することを特徴としている。こ
れにより、メモリ部分であるＴＦＴの面積が減少し、表
示に係わる部分を大きくとることができる。したがっ
て、高精細化を行っても高輝度化することができる。ま
た、１フィールドの間画像を保持できるので低電圧で駆
動することができるため、高速動作が可能となる。

【００２０】さらに、本発明の表示装置は、ゲート電極
とエミッタとの間で制御するので、ゲート電極自体の容
量を考慮するとメモリ素子の容量を小さくすることがで
きる。また、ゲート電極とエミッタとの間で制御するこ
とにより、エミッタの電位のバラツキを小さくすること
ができる。

【００２１】

【実施例】以下、本発明の実施例を図面を参照して具体
的に説明する。

【００２２】図１は本発明の表示装置の一実施例を示す
概略図である。図中１はＴＦＴを示す。このＴＦＴは、
１つの画素について１個の１個のトランジスタＴｒ₁お
よび保持用キャパシタＣから構成されている。スイッチ
用トランジスタＴｒ₁およびキャパシタＣは、エミッタ
群であるＦＥＣ部２に電気的に接続されており、そのＦ
ＥＣ部２には一定の電圧が印加できるようになってい
る。ＦＥＣ部２は、図８に示すようなミクロ構造を有す
る多数のエミッタ１６が共通のカソード電極１５上に集
積されて１画素分を構成している。なお、エミッタ１６
の集積度は、１０⁴〜１０⁵／mm²であり、１画素分と
して１００〜１０００個程度である。

【００２３】ＦＥＣ部２と表示基板部であるアノード基
板３との間には、スイッチ用トランジスタＴｒ₁のゲー
ト電圧を制御するゲート電極１３が配置されており、ゲ
ート電極は、各エミッタ１６に対応した位置に開口部１
３ａが形成されており、全画素を通じて共通電極となっ
ている。アノード基板３とゲート電極１３との間は真空
雰囲気に保たれている。このアノード基板３のＦＥＣ対
抗面には、アノード電極４が被着され、さらにその表面
には蛍光体層５が形成されている。また、ゲート電極１
３と絶縁膜を介して直行配置された画像信号線は、スイ
ッチ用トランジスタＴｒ₁を通してＦＥＣ部２のゲート
電圧を制御することにより輝度信号を得ることができる
ようになっている。なお、ＦＥＣ部２のゲート電極１３
は絶縁膜を介してカソード電極１５と電気的に接続され
ているため、この部分をキャパシタとして利用すること
により保持用キャパシタＣを新たに作り込まない構成と
することができる。

【００２４】上記構成を有する表示装置においては、ま
ず、スイッチ用トランジスタＴｒ₁のゲート電圧は走査
信号によって駆動され、１走査線すべてがＯＮになる。
これと同時に画像信号線よりスイッチ用トランジスタＴ
ｒ₁を通して画像信号がＦＥＣ部２のゲート電極１３に
入力される。この電圧は、並列接続された保持用キャパ
シタＣにより１フィールドの間保持される。この電圧に
基づいて蛍光体層５内の蛍光体が発光することにより表
示が行われる。

【００２５】上記構成を有する表示装置では、駆動用ト
ランジスタと画素選択用トランジスタの機能を一つのス
イッチ用トランジスタＴｒ₁で行うので、メモリ部分で
あるＴＦＴの面積が従来のものに比べて小さくなり、表
示に係わる部分を大きくとることができる。また、１フ
ィールドの間画像を保持できるので低電圧で駆動するこ
とができ、高速動作を実現することができる。さらに、
ゲート電極とエミッタとの間で制御するので、エミッタ
の電位のバラツキを小さくすることができる。

【００２６】また、上記構成を有する表示装置における
カラー化は、１画素を３分割してＲＧＢ領域を形成して
それぞれの領域を時分割で駆動する方法と、カラー画素
毎に別々の画素に分離形成してそれらを並列に駆動する
方法を用いることにより実現できる。

【００２７】ここで、ＲＧＢ領域を時分割で駆動するカ
ラー表示方法を説明する。図２は本発明の表示装置の他
の実施例を示す概略図であり、図３は図２に示す表示装
置の駆動のタイミングチャートを示す図である。この場
合、１画素を１／３に分けてアノード電極４を時分割で
選択することによりＲＧＢの信号を得る。すなわち、ア
ノード電極４の１フレームをＲＧＢ３つに分け、図３に
示すように、１／３フレームづつ駆動させる。この方法
では駆動時間は１／３になるが、１画素のＦＥＣ部のエ
ミッション１６のすべてが同じ色画素に集中するので、
輝度の低下はない。

【００２８】ただし、色を変える際、前に発した色を消
した後に駆動させなければならないので、実際に駆動す
る時間が短縮される。これは、表示装置の高精細化を図
る上で特に問題になる。

【００２９】そこで、本実施例では、駆動の際のタイミ
ングを次のようにして上記問題を解決している。すなわ
ち、ＲＧＢの順番で駆動されるとすると、Ｒ駆動してい
るときは既にＢの発光が行われているものとする。通
常、Ｂ駆動を終わらせることなしにＲ駆動を行うと色の
クロストークが生じる。したがって、Ｂ駆動を事前に終
了させた後、Ｒ駆動に対応する画素電圧を書き込み、最
後にＲ駆動のアノード電圧を印加して走査を行う。この
駆動法は、本発明に示す構造に限定されるものではな
く、メモリ素子を用いた構造（例えば特開平３−２９５
１３８号公報）等においてすべて適用することができ
る。

【００３０】この駆動は、低速駆動時には良いが、高速
駆動においてはＢ画素をＯＦＦしたとしてもその遅延に
よりＲ画素のＯＮ状態と重なってクロストークが生じ易
く、また、タイミング制御が複雑である。

【００３１】そこで、このような場合に適用できる駆動
法を他の実施例として図４に示す。本実施例では、駆動
する１ライン前にＢ駆動を終了させ、駆動信号に遅延が
あってもクロストークを生じさせないようにしている。
なお、本実施例では１ライン前に設定しているが、設定
するライン数は特に制限はなく、２ラインでも３ライン
でもよい。なお、この駆動法は、本発明に示す構造に限
定されるものではなく、メモリ素子を用いた構造（例え
ば特開平３−２９５１３８号公報）等においてすべて適
用することができる。

【００３２】図５（Ａ）および（Ｂ）は、本発明の表示
装置の他の実施例を説明するための図である。本実施例
では、画像に動きがある場合にのみ駆動を行う場合につ
いて説明する。本発明の表示装置は、メモリ素子を有し
ているので、同じ画像信号が入力されたときには駆動さ
せる必要はない。そこで、図５（Ａ）に示すように、フ
ィールドメモリを持ち、画像が変化しているかどうかを
検出（動き検出）し、変化している場合には走査パルス
発生回路に信号を送り、それに基づいてＦＥＣ部を駆動
させる。一方、変化していない場合は走査パルス発生回
路に信号を送らず駆動を行わないようにする。このよう
に制御することにより、駆動による消費電力を低減する
ことができる。例えば、図５（Ｂ）に示すように、走査
１の後から動きが検出されるまでは駆動は行われず（走
査２）、動きが検出されて初めて駆動が行われる（走査
３）。

【００３３】次に、メモリが完全でなくリークしている
場合について図６を用いて説明する。この場合では、動
きが検出されなくてもリーク量に応じてある周期で駆動
させなければならないが、単純に１フィールド（または
１フレーム）以上の間隔で画像の書換を行うと、その周
期でフリッカが検知される。そこで、ｎ：１（ｎは２以
上の整数）のインターレースを行うことにより、駆動周
期数を１／ｎにしてもフリッカを低減することができ
る。

【００３４】通常のＣＲＴ（Cathod Ray Tube ）および
ＦＥＣではメモリ効果がないためフリッカが大きく、こ
のような駆動を行うと垂直方向に相関のない画像に対し
てフリッカが発生し視覚され易い。このため、２：１イ
ンターレース駆動が限界であった。しかし、本発明の表
示装置の構造のように、メモリ素子を有している場合で
は、そのフリッカ量は大幅に減少するため、３：１以上
のインターレースで相関のない画像でもフリッカが殆ど
気にならないことが確認できた。すなわち、図６
（Ａ），（Ｂ）に示すように、３：１のインターレース
駆動を行う場合、１フィールド目に１，４，７，…と３
ラインおきに走査を行い、２フィールド目にその間を
２，５，８，…と３ラインおきに走査する。さらに３フ
ィールド目に３，６，９，…と３ラインおきに走査す
る。この走査を繰り返して、３フィールドで１フレーム
を作成する。なお、図６（Ａ）はこの場合の走査信号を
示し、図６（Ｂ）はこの場合の走査方法を示す。

【００３５】上記のような走査により、図７に示すよう
にフリッカがなくなる。すなわち、各ラインのフリッカ
が３フレームの周期で生じるが、上下の３ラインにより
補償されるために、フリッカの周波数は３倍になりフリ
ッカが視覚されなくなる。なお、本実施例では、３：１
のインターレース駆動について説明しているが、これに
限定されるものではなく、本発明の範囲内で任意のｎ：
１のインターレース駆動に拡張することができる。

【００３６】また、本発明の表示装置は、従来のものに
比べてメモリ素子の性能のバラツキに対して強い構成で
あるが、中間調を表示する場合は、それでも表示にバラ
ツキが生じ易い。そこで、図８（Ａ）に示すように、ま
とめて駆動するエミッタ３１数を変えた分割画素３２を
ｎ個（図中においては４個）設け、各分割画素３２ａ，
３２ｂ，３２ｃ，３２ｄを別々にＯＮ／ＯＦＦの２値で
駆動させる。これにより、多値を表示することができ
る。特に、ＦＥＣの場合、輝度は分割画素電極の大きさ
や位置に依存せず、エミッタ３１の個数に依存するの
で、プロセスの精度が低くても、均一にかつ信頼性良く
表示を行うことができる。

【００３７】また、図８（Ｂ）に示すように、入力電圧
を容量分割して各分割画素３２ａ〜３２ｄを駆動させる
ことにより、駆動のための配線を大幅に少なくすること
ができる。また、各分割画素のエミッタのＶ_thを分割画
素毎に変えることにより、同様の効果を得ることができ
る。なお、本実施例では、分割画素数を４個にしている
が、その個数は任意に変えることができる。

【００３８】その他、本発明の範囲を逸脱しない限り変
形が可能である。

【００３９】

【発明の効果】以上説明した如く本発明の表示装置は、
ＦＥＣを含む構造を有し、しかもメモリ機能を持つＴＦ
Ｔ回路を１つのメモリ素子および１つのスイッチ素子で
構成するので、ＴＦＴ回路における素子個数をほぼ半分
に減らすことができる上にゲート部に流れる電流を少な
くすることができ、これにより表示装置のサイズを小さ
くすることができる。この結果、素子個数の減少によ
り、歩留りを向上させることができ、製造コストを下げ
ることができる。また、１画素内の素子数を少なくする
ことができるため、素子の性能のバラツキによる表示品
位の劣化を小さくすることができる。

【００４０】また、本発明の表示装置によれば、メモリ
素子により１フィールドの間画像を保持できるので、低
電圧でも高輝度を得ることができ、これにより低電圧駆
動ＩＣを使用することができ、高速化を実現することが
できる。また、ｎ：１のインターレース駆動を行って
も、フリッカが生じにくいので、輝度を落とさずに駆動
周波数を下げることができ、消費電力をより低減するこ
とができる。

【図面の簡単な説明】

【図１】本発明の表示装置の一実施例を示す概略図。

【図２】本発明の表示装置の他の実施例を示す概略図。

【図３】図２に示す表示装置の駆動のタイミングチャー
トを示す図。

【図４】本発明の表示装置の他の実施例を説明するため
の図。

【図５】（Ａ），（Ｂ）は本発明の表示装置の他の実施
例を説明するための図。

【図６】本発明の表示装置の他の実施例を説明するため
の図。

【図７】図６に示す表示装置の効果を説明するための
図。

【図８】（Ａ），（Ｂ）は駆動させるエミッタの数を変
えた分割画素を説明するための説明図。

【図９】ＦＥＣのエミッタを示す拡大断面図。

【図１０】従来の表示装置の駆動方法を説明するための
図。

【図１１】表示装置の駆動時の駆動電圧−輝度特性を示
す図。

【図１２】従来のメモリ素子を用いた表示装置の一例を
示す概略図。

【符号の説明】

１…ＴＦＴ、２…ＦＥＣ部、、３…アノード基板、４…
アノード電極、５…蛍光体層、１３…ゲート電極、１３
ａ…開口部、１５…カソード電極、１６，３１…エミッ
タ、３２ａ〜３２ｄ…分割画素。

───────────────────────────────────────────────────── フロントページの続き (72)発明者小野富男神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者樋口敏春神奈川県川崎市幸区堀川町72番地株式会社東芝堀川町工場内

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に形成され、電界放出により
電子を放出するフィールドエミッションカソード部と、前記フィールドエミッションカソード部からの放出電子
を制御するゲート部に接続されたスイッチ素子と、前記ゲート部の電圧を保持するメモリ素子と、前記絶縁性基板と所定の間隔をおいて対面するように配
置され、表面にアノード電極および蛍光体層を有する表
示基板と、を具備することを特徴とする表示装置。
【請求項２】前記フィールドエミッションカソード部
は複数のカソード電極から構成され、前記スイッチ素子
がトランジスタである請求項１記載の表示装置。
【請求項３】前記キャパシタが前記トランジスタのド
レイン、ソース、エミッタ、およびコレクタかなる群よ
り選ばれたいずれか一つと電気的に接続されている請求
項２記載の表示装置。
【請求項４】前記表示基板が各色画素を有する請求項
１記載の表示装置。