JPH0724335B2 - 多層回路基板の製造法 - Google Patents

多層回路基板の製造法

Info

Publication number
JPH0724335B2
JPH0724335B2 JP62107310A JP10731087A JPH0724335B2 JP H0724335 B2 JPH0724335 B2 JP H0724335B2 JP 62107310 A JP62107310 A JP 62107310A JP 10731087 A JP10731087 A JP 10731087A JP H0724335 B2 JPH0724335 B2 JP H0724335B2
Authority
JP
Japan
Prior art keywords
conductive
copper foil
circuit
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62107310A
Other languages
English (en)
Other versions
JPS63272097A (ja
Inventor
正行 津永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP62107310A priority Critical patent/JPH0724335B2/ja
Publication of JPS63272097A publication Critical patent/JPS63272097A/ja
Publication of JPH0724335B2 publication Critical patent/JPH0724335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプリント配線板の製造法に関し、より詳細に
は、多層の導電層からなるプリント基板の導電層間の接
着性、導通信頼性乃至接続信頼性を向上させる多層回路
基板の製造法に関する。
〔従来の技術〕
電子部品などの実装と配線の両機能を持っているプリン
ト配線板は、最近の電子機器の高度化および小型化に伴
って高密度化され、多層回路基板が開発されている。こ
の回路基板の一般的な製造法として、両面銅張積層板を
エッチングし、スルーホールにより導通させて両面多層
基板を製造する方法、片面銅張積層板をエッチングして
回路パターンを形成し、その上に絶縁ペーストを印刷・
硬化させ、更に、バイアホールで露出した銅箔面にさし
渡ってポリマー型銅ペーストや銀ペーストなどの導電ペ
ーストを印刷・硬化させて第2導電回路を形成し、この
硬化膜に例えば無電解メッキを施す片面多層回路基板を
製造する方法などがある。この後者の方法では、第1導
電回路の銅箔回路と第2導電回路とは、バイアホールで
電気的に接続されている。
〔発明が解決しようとする問題点〕
電子機器の精密化にともなつて、多層回路基板により高
い信頼性が要求されるとともにコストダウンの要請があ
る。
従来の多層回路基板の製造法のうち両面銅張積層板を用
いる前者の方法では、両面銅張積層板をエッチングして
スルーホール導通しメッキ等する工程が増えて工程数増
加によるコスト増となり、また、スルホール信頼性を確
保するために高価なガラス布基材を用いる必要があり、
エッチングされた片面銅張積層板を用いる後者の方法で
は、銅箔と導電ペーストとの界面の接着性、導通信頼性
も良くない。
この発明は上述の背景に基づき成されたものであり、そ
の目的とするところは、バイアホールでの上下の導電層
間の接着性、導通信頼性乃至接続信頼性を向上させると
ともに、安価に多層回路基板を製造する方法を提供する
ことである。
〔問題点を解決するための手段〕
本発明者は導電ペーストで積層して多層回路基板を製造
する方法について種々の改良を加えた結果、銅箔面を粗
化すれば、この発明の目的達成に有効であることを見出
し、この発明を完成するに至った。
かくして本発明は(イ)絶縁基板上に、第1導電回路で
ある銅箔回路を形成する工程と、(ロ)銅箔回路が形成
された基板に、さらに第1絶縁層を形成する工程と、
(ハ)前工程で得られた第1絶縁層上に、バイアホール
での露出した銅箔面にさし渡って導電ペーストを印刷し
て第2導電回路を形成する工程と、(ニ)第2導電回路
が形成された基板に、必要に応じて、さらに第2絶縁層
を形成する工程とからなる多層回路基板の製造法におい
て、前記(イ)工程の銅箔回路の少くとも外側表面を粗
面化してバイアホールでの上下の導電層間の接着性、導
通信頼性を向上させることを特徴とする多層回路基板の
製造法に関するものである。
この発明の好ましい態様において、(イ)工程の銅箔回
路の形成を、絶縁基板に両面粗化銅箔を貼着した銅張基
板をエッチングして行なうことができる。
この発明の好ましい態様として、(ハ)工程の第2導電
回路の形成を、印刷された導電ペーストの硬化後にその
硬化膜にメッキを施すことにより行なうことができる。
以下、この発明をより詳細に説明する。
この発明における多層回路基板の製造法の(イ)工程に
おいて、絶縁基板上に、少なくとも外側表面が粗面化さ
れた銅箔回路を形成する。
この銅箔回路の形成は、絶縁基板に張られた銅箔をエッ
チングして所定の回路を形成して行う。また、この粗面
化は、種々の態様によって実施することができ、例え
ば、絶縁基板に貼着される銅箔として両面粗化銅箔を用
いる態様がある。粗面化の方法は、この発明において任
意であり、電解などの電気化学的方法などがある。
銅張基板の準備に当たって、銅箔を絶縁基板表面全面を
被覆しても、また、所望の回路パターン形状になるよう
に部分的に被覆してもよい。銅箔の層厚は任意である。
この発明において用いられる絶縁基板は、絶縁性、機械
的強度を有するものであり、フレキシブル配線基板では
可撓性をも示すものである。その様な基板の材質として
紙フェノールや紙エポキシなどの紙基材系、ガラスエポ
キシやガラスメラミンなどのガラス布基材系、コンポジ
ット、熱可塑性耐熱樹脂や熱硬化性耐熱樹脂などの有機
系、アルミナなどのセラミック系、金属基板面に絶縁層
が積層された金属ベース、金属板の全面にエポキシなど
の絶縁層が被覆されたメタルコア基板および金属板の表
面にホーローなどの絶縁層が被覆されたホーロー基板な
どの金属系などがある。
この発明の(ロ)工程において、銅箔回路が形成された
基板に、例えば、絶縁ペーストを印刷して第1絶縁層を
形成する。この際、バイアホールを形成する様に、銅箔
表面に導通用の露出面を残して第1絶縁層を形成する。
この絶縁層の形成は、例えば、絶縁ペーストをその表面
に印刷・塗布し、このペースト硬化させて、また、絶縁
フイルムを貼着させて行うことができる。この絶縁ペー
ストとして用いることのできる材料として、エポキシ
系、フェノール系、ポリイミド系などをベースとしたも
のが適用でき、基本的にフェノール樹脂、エポキシ樹脂
などの熱硬化性樹脂と、セロソルブ、カルビトールなど
の有機溶剤と、消泡剤などの添加剤とからなる。ペース
トの塗布は例えばスクリーン印刷法により、硬化は各々
のベースに適合した条件で実施することができる。
第1絶縁層を形成した後、(ハ)工程により第2導体回
路パターンを形成する。この第2導電回路形成に用いる
材料として、市販されているポリマー型導電ペーストな
どがある。このポリマー型導電ペーストの基本的組成
は、銅粉などの導電性粒子、熱硬化性樹脂などのバイン
ダー、セロソルブ、カルビトールなどの有機溶剤と、分
散剤や消泡剤などの添加剤とからなる。導電性粒子とし
て銀被覆銅粉を用いない場合、バインダーに還元性物質
を含ませることにより酸化防止することが望ましい。
組成は、適宜選択することができるが、導電性粒子とし
て銅粉を用いる場合について以下に説明する。導電ペー
ストの硬化後の硬化膜中を基準として、硬化膜にメッキ
を施さない場合、70〜85重量%の銅粉含有率である。こ
れは、この上限を超えると導電性が低下し、その下限未
満でも導電性が低下するからである。硬化膜に無電解メ
ッキを施す場合、80〜95重量%の銅粉含有率である。こ
れは、この上限を超えると硬化膜強度が低下し、その下
限未満ではメッキが困難になるからである。硬化膜に溶
融メッキを施す場合、90〜95重量%の銅粉含有率であ
る。これは、その上限を超えると硬化膜強度が低下し、
その下限未満ではメッキが困難になるからである。好ま
しいペーストの材料として、例えば、銅粒子と、銅粒子
表面に付着した銀被覆材と、銅粒子および/または銀被
覆材に結合したチタネートカップリング剤とで構成され
た導電性粉末(特開昭61−67002号明細書)がある。
第2導電回路の形成は、例えば、スクリーン印刷法によ
りペーストを塗布し、適切な条件で硬化させて行うこと
ができる。
上記で言及したように、導電ペーストの硬化後の硬化膜
表面に、必要に応じて、無電解銅メッキ、無電解ニッケ
ルメッキ、溶融ハンダメッキなどで導電膜を更に形成し
てもよい。
この発明の多層回路基板の製造法における(ニ)工程で
は、第2導電回路が形成された基板に、必要に応じて、
例えば、絶縁ペーストをスクリーン印刷により塗布し第
2絶縁層を形成してもよい。この工程は、前述した
(ロ)工程と同様に行うことができる。従って、(ロ)
工程の説明が準用される。
次いで添附図面を参照して多層回路基板の製造法を説明
する。
第1図(a)〜(g)は、多層回路基板の製造例の各工
程を例示する断面図である 両面粗化銅箔1を絶縁基板2の表面に貼着して銅貼基板
を調製する(a)および(b)。この銅箔1をエッチン
グして銅箔導体回路の第1導電層3を形成する(c)。
次いで、バイアホールである導通用の露出面4を残して
第1絶縁層5を形成する(d)。
次いで、バイアホールでの露出面4にさし渡って導電ペ
ーストを印刷・硬化させて第2導電回路6を形成する
(e)。この例では、更に、第2導電回路面にメッキが
施されてメッキ被膜7が形成されている(f)。バイア
ホールでメッキ被膜7が形成されている様子を第2図に
拡大して図示する。メッキ被膜7が形成されている基板
に、必要に応じて、絶縁ペーストを塗布して第2絶縁層
8を形成することができる(g)。
この発明において更に第3導電層を積層してもよい。更
に積層する場合、この第3導電層として、ポリマー型Ag
ペースト、Niペースト,Cuペーストなどがある。
得られた多層回路基板は、通常の後処理が施される。
この発明は、上述の片面多層基板に限定されず。種々の
変形が可能であり、両面多層基板にも適用できる。
〔作 用〕
上述の構成からなるこの発明では、第1導電層である銅
箔回路の外側表面が粗面化されているので、塗布された
導電ペーストとの接触面積の増大および、特に銅箔面の
凸部の投錨効果により接着性良好な回路基板が形成され
る。
〔実施例〕
この発明を、以下の例によつて具体的に説明する。
実施例1 厚さ35μmの両面粗化銅箔を紙フェノール基板にフェノ
ール系接着剤で貼合わせた。得られた銅張基板をエッチ
ングして第1導電層である銅箔回路を形成した。
このようにして得られた回路上にエポキシ系絶縁ペース
ト(タムラ化研(株)製、SR−60G)をクリーン印刷
し、120℃、30分間オーブン中で硬化して膜厚10μmの
第1絶縁層を形成した。次いで、ポリマー型銅導電ペー
スト(三井金属鉱業製、PC−6000)をスクリーン印刷
し、160℃、30分間オーブン中で硬化させて膜厚30μm
の第2導電回路を形成した。この基板に無電解銅メッキ
液(上村工業製、ELC−FC)に浸漬し、67℃、10時間で
メッキした。エポキシ系絶縁ペースト(タムラ化研
(株)製、SR−60G)をスクリーン印刷し、120℃、30分
間オーブン中で硬化して膜厚10μmの第2絶縁層を形成
した。
製造された多層回路基板について第1導電層(銅箔回
路)と第2導電回路との接触抵抗を試験し、その接触抵
抗は0.1ohm以下であり、良好な導通性を示した。熱衝撃
試験機で、マイナス55℃で30分保持した後125℃で30分
保持する熱衝撃を100サイクル繰返す処理を、得られた
基板について実施し、その処理の前後の銅箔回路と第2
導電回路との層間電気抵抗(接触抵抗)を測定した。そ
の結果、その前後で変化が殆ど見られなかった。
比較例1 片面粗化銅箔を用いて銅箔回路面を粗面化しなかったこ
と以外、実施例1と同様に基板を製造し、試験した。そ
の結果、接触抵抗は0.1ohm以下であり、良好な導通性を
示したが、熱衝撃試験により熱衝撃処理の後、層間電気
抵抗(接触抵抗)はMΩ以上となった。
比較例2〜4 表1に示す条件で実施したこと以外、実施例1と同様に
基板を製造し、試験した。その結果を表1に示す。
実施例2〜4 表1に示す条件で実施したこと以外、実施例1と同様に
基板を製造し、試験した。その結果を表1に示す。
上記の表から明らかなように両面粗化銅箔を使用して銅
箔回路面を粗面化することにより、熱衝撃に強い多層回
路基板が得られる。
〔発明の効果〕
この発明によつて次の効果を得ることができる。
多層回路基板においてバイアホールでの上下の導電層間
の接着性が大幅に強化され、その層間の接着性、導通信
頼性乃至接続信頼性が著しく向上する。従来の方法に比
べて廉価に性能の優れた多層回路基板を製造することが
できる。
また、第2導電回路面にメッキ層を積層する際のメッキ
層の応力などによる接着界面での剥離を、本発明により
防止することができる。
【図面の簡単な説明】
第1図は、この発明による製造法例の各工程を示す基板
の断面図であり、第2図は、バイアホール部分の拡大断
面図である。 1……両面粗化銅箔、2……絶縁基板、3……銅箔回
路、4……バイアホール、5……第1絶縁層、6……第
2導電回路、7……メッキ、8……第2絶縁層。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】(イ)絶縁基板上に、第1導電回路である
    銅箔回路を形成する工程と、(ロ)銅箔回路が形成され
    た基板に、さらに第1絶縁層を形成する工程と、(ハ)
    前工程で得られた第1絶縁層上に、バイアホールでの露
    出した銅箔面にさし渡って導電ペーストを印刷して第2
    導電回路を形成する工程と、(ニ)第2導電回路が形成
    された基板に、必要に応じて、さらに第2絶縁層を形成
    する工程とからなる多層回路基板の製造法において、前
    記(イ)工程の銅箔回路の少くとも外側表面を粗面化し
    てバイアホールでの上下の導電層間の接着性、導通信頼
    性を向上させることを特徴とする多層回路基板の製造
    法。
  2. 【請求項2】(イ)工程の銅箔回路の形成が、絶縁基板
    に両面粗化銅箔を貼着した銅張基板をエッチングして行
    なわれる、特許請求の範囲第1項記載の多層回路基板の
    製造法。
  3. 【請求項3】導電ペーストがポリマー型銅導電ペースト
    である、特許請求の範囲第1項または第2項記載の多層
    回路基板の製造法。
  4. 【請求項4】(ハ)工程の第2導電回路の形成が、印刷
    された導電ペーストの硬化後にその硬化膜にメッキを施
    すことにより行なわれる、特許請求の範囲第1項乃至第
    3項のいずれかに記載の多層回路基板の製造法。
JP62107310A 1987-04-30 1987-04-30 多層回路基板の製造法 Expired - Lifetime JPH0724335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62107310A JPH0724335B2 (ja) 1987-04-30 1987-04-30 多層回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62107310A JPH0724335B2 (ja) 1987-04-30 1987-04-30 多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JPS63272097A JPS63272097A (ja) 1988-11-09
JPH0724335B2 true JPH0724335B2 (ja) 1995-03-15

Family

ID=14455841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62107310A Expired - Lifetime JPH0724335B2 (ja) 1987-04-30 1987-04-30 多層回路基板の製造法

Country Status (1)

Country Link
JP (1) JPH0724335B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259596A (ja) * 1988-04-11 1989-10-17 Canon Inc プリント配線板の製造方法
CN102823335B (zh) * 2010-04-02 2015-07-22 印可得株式会社 双面印刷电路板的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144267A (ja) * 1974-10-15 1976-04-15 Matsushita Electric Works Ltd Tasopurintohaisenbanyokinzokuhakuharisekisobanno seizoho
JPS5144263A (ja) * 1974-10-15 1976-04-15 Matsushita Electric Works Ltd Tasopurintohaisenbanyokinzokuhakuharisekisobanno seizoho
JPS5210568A (en) * 1974-12-28 1977-01-26 Hideo Machida Method of manufacturing multilayered printed wiring substrate
JPS51149558A (en) * 1975-06-17 1976-12-22 Tokyo Shibaura Electric Co Multilayered printed board
JPS5818799B2 (ja) * 1975-12-26 1983-04-14 富士通株式会社 タソウプリントハイセンバンノセイゾウホウホウ

Also Published As

Publication number Publication date
JPS63272097A (ja) 1988-11-09

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US5473120A (en) Multilayer board and fabrication method thereof
KR100778990B1 (ko) 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재
JP3057924B2 (ja) 両面プリント基板およびその製造方法
JPH11126978A (ja) 多層配線基板
WO2004093508A1 (ja) フレックスリジッド配線板
US5079065A (en) Printed-circuit substrate and method of making thereof
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JPS63229897A (ja) リジツド型多層プリント回路板の製造方法
US8541687B2 (en) Coreless layer buildup structure
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP2004007006A (ja) 多層配線基板
JPH08139450A (ja) 印刷配線板の製造方法
JPH06120643A (ja) フレキシブル配線板およびその製造方法
US9351408B2 (en) Coreless layer buildup structure with LGA and joining layer
JP5077800B2 (ja) 多層プリント配線板の製造方法
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JPH11163525A (ja) 多層配線基板の製造方法
US8536459B2 (en) Coreless layer buildup structure with LGA
JPH0724335B2 (ja) 多層回路基板の製造法
JP2003273509A (ja) 配線基板およびその製造方法
JPH0342714B2 (ja)
JPH0648755B2 (ja) 多層プリント基板の製造法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
WO2012011165A1 (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 13