JPH07240741A

JPH07240741A - チューニング可能な同期型電子的コミュニケーション装置

Info

Publication number: JPH07240741A
Application number: JP28890493A
Authority: JP
Inventors: Monty M Denneau; モンティ・エム・デンノウ; Bruce D Gavril; ブルース・ディ・ガブリル; Peter H Hochschild; ピーター・エイチ・ホックシルド; Craig B Stunkel; クレイグ・ビィー・スタンケル
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-12-17
Filing date: 1993-11-18
Publication date: 1995-09-12
Also published as: US5414832A

Abstract

(57)【要約】【目的】送信線に沿って伝搬する信号の信頼性ある受信
を保証するようにチューニング可能な同期型コミュニケ
ーション装置を提供する。【構成】ローカル・データ・ソース１２は各ローカル・
クロック周期に１つのデータ信号を出力する。ローカル
・ソース遅延回路１４はローカル・データ・ソースから
入力データ信号を受信し、対応する入力データ信号に関
連した量（ｍＴ＋ΔｐＴ）だけ遅延した出力信号を出力
する。その遅延の量はソース遅延選択信号の値に依存す
る。ローカル・データ・レシーバ１６はローカル・レシ
ーバ遅延回路１８からデータ信号を受信する。ローカル
・レシーバ遅延回路の遅延の量も選択可能である。リモ
ート・データ信号反射回路３０は入力を第１送信線２２
によってローカル・ソース遅延回路の出力に接続され
る。リモート・データ信号反射回路は出力を第２送信線
２６によってローカル・レシーバ遅延回路の入力に接続
される。リモート・データ信号反射回路はローカル・デ
ータ・ソースから受信した対応するデータ信号の値に依
存した値を有する肯定応答信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ処理ノー
ド相互間のコミュニケーションのためのネットワークよ
うな同期型コミュニケーション・ネットワークに関する
ものである。

【０００２】

【従来の技術】並列コンピュータ・プロセッサ・システ
ムは、多数の処理ノードを含み得るものである。各処理
ノードは、プロセッサ、メモリ素子、入出力サーバ、又
は他のコンピュータ・プロセッサ又は周辺装置でよい。
並列コンピュータ・プロセッサ・システムにおける処理
ノードは、それら処理ノード間で情報を転送するスイッ
チ・ノードのネットワークにより共通に接続される。

【０００３】並列コンピュータ・プロセッサ・システム
では、高度の接続性を持つことが望ましい。接続性が増
大すればするほど、ネットワークを介して情報を送るに
必要なコミュニケーション・ホップの数は少なくなり、
潜在的には、コミュニケーション待ち時間を減少させ
る。接続性を増大させることは、二分帯域幅（処理ノー
ドの半分がそれら処理ノードの他の半分に情報を送ろう
としている時に得られる最大帯域幅）も増大させ、不良
ネットワーク・コンポーネントが存在するときネットワ
ークがある程度性能を落として動作する能力を改善す
る。

【０００４】２地点間相互接続ネットワークでは、各ネ
ットワーク装置は少なくとも１つのコミュニケーション
・ポートを持っている。各コミュニケーション・ポート
は、１つ又は複数のコミュニケーション・リンク又は送
信線を介して他の互換性あるコミュニケーション・ポー
トにデータを送信する又はそこからデータを受信するた
めの論理回路を、少なくとも部分的に持っている。

【０００５】同期型ネットワークでは、すべてのコミュ
ニケーション・ポートが、システム・クロックと呼ばれ
る共通の発振器によって制御される。同期型の単方向コ
ミュニケーション・ステージは、システム・クロックの
第１イメージと同期して複数のデータ信号を送信するた
めのソース・コミュニケーション・ポート、システム・
クロックの異なるイメージと同期してデータ信号を受信
する受信ポート、及びそれら２つのポート間の一定の距
離を介してデータを伝搬する送信線を含んでいる。

【０００６】同期型ネットワークは、接続されたネット
ワーク相互間のコミュニケーション待ち時間を少なくす
るという魅力がある。非同期型コミュニケーション・ネ
ットワークは、信号情報が確実に使用可能になる前に、
その入力データ信号の多数の機械サイクルを必要とする
か、又はコミュニケートするネットワーク装置の速度の
一部分だけで動作し得るコミュニケーション・プロトコ
ールを使用する。

【０００７】同期型ネットワークでは、各コミュニケー
ション・ポートはシステム・クロックの独特のイメージ
によって駆動される。１つのコミュニケーション・ポー
トから他のコミュニケーション・ポートに送られた情報
が受信ポートのレジスタ・ロジックの臨界的な設定領域
又は保持領域内に到達する場合、情報が間違ってラッチ
されることがある。データ信号が設定又は保持領域で変
化しないことを保証するための機構は、チューニングと
呼ばれる。

【０００８】電気的距離で１クロック・サイクルよりも
小さい短リンクを含むネットワークでは、チューニング
は、各ネットワーク装置がシステム・クロックのほぼ同
じイメージで動作することを保証するための機構を与え
ることによって達成可能である。しかし、高周波数の高
度に接続されたネットワークを構成する場合、リンク
は、必ずしも、電気的距離における１サイクルよりも少
ないわけではない。従って、各ネットワーク装置をシス
テム・クロックの同じイメージから動作させることは、
受信ポートにおける設定又は保持時間中に信号が変化し
ないことを保証するものではない。

【０００９】高周波数の高度に接続された同期型ネット
ワークをチューニングする１つの方法では、単方向リン
クを構成する線は、適正な信号タイミングを保証する長
さにカット可能である。しかし、システム・クロック周
波数又はシステム・クロック位相における何らかの変化
は更なる調節を必要とするかもしれない。更に、線をク
リップすることは、労働集約的で、エラーを犯しやす
く、融通性がない。

【００１０】同期型ネットワークをチューニングするも
う１つの方法では、データを非同期的なものとして効果
的に扱うクロック信号が加えられる。この方法は、受信
ポートに、各着信信号に関して多重サイクル同期化動作
を行わせ、それによって、コミュニケーション待ち時間
を増大させる。

【００１１】米国特許４７００３４７号は、同期型コミ
ュニケーション・ネットワークをチューニングする更に
もう１つの方法を開示している。この方法では、各入力
データ信号は、複数の単調に増加する遅延回路によって
受信ポートで遅延される。各遅延回路の出力は、受信ポ
ートにおけるシステム・クロックのリモート・イメージ
によりクロックされるテスト・フリップ・フロップにラ
ッチされる。そこで、連続するテスト・フリップ・フロ
ップの対におけるラッチされた信号値が、そのラッチさ
れた入力信号における差異を検出するために比較され
る。１つの差異は、遅延回路の関連した対がテスト・フ
リップ・フロップにおける設定及び保持領域の両側に対
する入力信号の遅延を示す。従って、これら「不一致」
フリップ・フロップと関連した遅延回路は、受信ポート
のレジスタ・ロジックの設定及び保持領域に近い値を変
更する遅延した入力信号を発生する。その代わり、その
入力信号は、「不一致」フリップ・フロップと関連した
遅延回路の前後にほぼ半サイクルその入力信号を遅延さ
せるその遅延回路と関連したフリップ・フロップから得
られる。この方法は、適正な同期を維持するために連続
的に又は規則正しい間隔で使用可能である。

【００１２】複数の入力信号の各々に対する最適な遅延
回路を別個に決定するために、米国特許第４７００３４
７号は各受信ポートの各入力に専用の複数の別々の遅延
回路を必要とする。更に、すべての信号遅延調節は受信
側で行われるので、遅延選択機構は、（ａ）全体的にハ
ードウエアで実施されるか、又は（ｂ）受信装置内に全
体的に含まれるソフトウエア又はプログラム・ロジック
によって制御されなければならない。従って、送信装置
は、受信装置におけるチューニング回路及びチューニン
グ・プロセスが適切に働かない場合、その受信装置とコ
ミュニケートできない。

【００１３】

【発明が解決しようとする課題】本発明の目的は、コミ
ュニケーション・ポートのうち、高周波数の高度に接続
された同期型コミュニケーション・ネットワークのため
の電子的コミュニケーション・ポートを提供することに
あり、その場合、すべてのネットワーク・ポートはその
ネットワークを通して信頼性のある信号受信を保証する
ために単一のリモート・ネットワーク制御装置によって
チューニング可能である。

【００１４】本発明のもう１つの目的は、電気的距離に
おいて１クロック・サイクルよりも大きい送信線に沿っ
て伝搬する信号の信頼性ある受信を保証するようにチュ
ーニング可能な同期型コミュニケーション装置を提供す
ることにある。

【００１５】

【課題を解決するための手段】本発明による電子的コミ
ュニケーション装置は、クロック周期Ｔを持ったローカ
ル・クロックより成る。そのローカル・クロックは、各
クロック周期に１つのローカル・クロック信号を発生す
る。ローカル・データ・ソースは、一連のローカル・ク
ロック周期の各々の間にデータ信号を出力するための出
力部を持っている。ローカル・ソース遅延回路は、ロー
カル・データ・ソースから入力データ信号を受信するた
めのデータ入力部をそのローカル・データ・ソースの出
力部に接続されている。ローカル・ソース遅延回路は、
各入力データ信号に対応する出力データ信号を出力する
ためのデータ出力部を持っている。各出力データ信号
は、その対応する入力データ信号に関連した量（ｍＴ＋
ΔｐＴ）だけ遅延される。但し、この式において、ｍは
正の整数又はゼロ、そして０＜Δｐ＜１である。

【００１６】望ましくは、ローカル・ソース遅延回路
は、１つの値を持ったソース遅延選択信号を受信するた
めの選択入力部を有する。遅延（ｍＴ＋ΔｐＴ）はソー
ス遅延選択信号の値に依存した値を有する。

【００１７】本発明による電子的コミュニケーション装
置は、一連のローカル・クロック周期の各々の間、デー
タ信号を受信するための入力部を持ったローカル・デー
タ・レシーバより成る。ローカル・レシーバ遅延回路
は、入力データ信号を受信するためのデータ入力部を有
する。そのローカル・レシーバ遅延回路は、各入力デー
タ信号に対応する出力データ信号を出力するためのデー
タ出力部をそのローカル・データ・レシーバの入力部に
接続される。各出力データ信号は、その対応する入力デ
ータ信号に関連した量（ｎＴ＋ΔｑＴ）だけ遅延され
る。但し、ｎは正の整数又はゼロであり、０＜Δｑ＜１
である。

【００１８】好ましくは、ローカル・レシーバ遅延回路
は、１つの遅延を持ったレシーバ遅延選択信号を受信す
るための選択入力部を有する。遅延（ｎＴ＋ΔｑＴ）
は、レシーバ遅延選択信号の値に依存した値を有する。

【００１９】本発明のもう１つの観点では、その電子的
コミュニケーション装置は、ローカル・クロック周期に
等しいリモート・クロック周期Ｔを持ったリモート・ク
ロックより成る。リモート・クロックは各リモート・ク
ロック周期に１つのリモート・クロック信号を発生す
る。リモート・クロック信号は、ローカル・クロック信
号に関して０乃至２πラジアン範囲のクロック位相を有
する。第１送信線は、入力部をローカル・ソース遅延回
路の出力部に接続される。その第１送信線は、データ信
号をその第１送信線の入力部からその第１送信線の出力
部に伝搬する。第２送信線は、出力部をローカル・レシ
ーバ遅延回路の入力部に接続される。その第２送信線
は、データ信号をその第２送信線の入力部からその第２
送信線の出力部に伝搬する。

【００２０】第１及び第２送信線は、それぞれ、電気的
距離における１クロック・サイクルＴよりも大きい電気
的長さを有する。

【００２１】リモート・データ信号反射回路は、一連の
リモート・クロック周期の各々の間にデータ信号を受信
するための入力部を第１送信線の出力部に接続される。
そのリモート・データ信号反射回路は、各リモート・ク
ロック周期の間に肯定応答信号を出力するための出力部
を第２送信線の入力部に接続される。各肯定応答信号
は、同じリモート・クロック周期又は前のリモート・ク
ロック周期の間にリモート・データ信号反射回路により
受信された対応するデータ信号の値に依存した値を有す
る。

【００２２】本発明による電子的コミュニケーション装
置は、更に、データ信号がローカル・データ・ソースか
ら出力されるローカル周期で開始し且つ対応する肯定応
答信号がローカル・データ・レシーバにより受信される
ローカル・クロック周期で終了する期間にローカル・ク
ロック周期の数をカウントするためのカウンタ回路より
成る。

【００２３】更に、本発明の電子的コミュニケーション
装置は、部分的には、ローカル送信レジスタより成る。
そのローカル送信レジスタは、データ入力部をローカル
・データ・ソースの出力部に接続され、データ出力部を
ローカル・ソース遅延回路の入力部に接続され、そして
ローカル・クロック信号を受信するためのクロック入力
部を有する。

【００２４】ローカル・データ・レシーバは、部分的に
は、ローカル受信レジスタより成る。そのローカル受信
レジスタは、ローカル・クロック信号を受信するための
クロック入力部を有する。

【００２５】本発明による電子的コミュニケーション装
置のローカル・ソース遅延回路は、２つ以上の遅延した
ローカル・クロック信号を発生するためのローカル・ク
ロック遅延回路より成る。各遅延したローカル・クロッ
ク信号は、ローカル・クロック周期に等しい周期Ｔを有
する。各遅延したローカル・クロック信号は、そのロー
カル・クロック信号に関して０乃至２πラジアンの範囲
のクロック位相を有する。少なくとも２つの遅延したロ
ーカル・クロック信号は異なるクロック位相を有する。

【００２６】ローカル・ソース遅延回路は、２つ以上の
クロック入力部を有する第１ソース・マルチプレクサも
含んでいる。各クロック入力部は、ローカル・クロック
遅延回路から１つの遅延したローカル・クロック信号を
受信する。第１ソース・マルチプレクサは、遅延したロ
ーカル・クロック信号を出力するための出力部を有し、
１つの値を持った第１選択信号を受信するための選択入
力部を有する。第１ソース・マルチプレクサは、第１選
択信号の値に依存してその第１ソース・マルチプレクサ
の入力部をその第１ソース・マルチプレクサの出力部に
スイッチ可能に接続する。

【００２７】第１ローカル・ソース遅延レジスタは、ク
ロック入力部を第１ソース・マルチプレクサの出力部に
接続される。更に、その第１ローカル・ソース遅延レジ
スタは、データ入力部をローカル・データ・ソースの出
力部に接続され、そしてデータ出力部を有する。

【００２８】第１ローカル・ソース遅延レジスタは、更
に、２つ以上のクロック入力部を持った第２ソース・マ
ルチプレクサを含んでいる。各クロック入力部は、ロー
カル・クロック遅延回路から１つの遅延したローカル・
クロック信号を受信する。第２ソース・マルチプレクサ
は、遅延したローカル・クロック信号を出力するための
出力部を有し、或値を持った第２選択信号を受信するた
めの選択入力部を有する。第２ソース・マルチプレクサ
は、第２選択信号にの値に依存してその第２ソース・マ
ルチプレクサの１つのクロック入力部をその第２ソース
・マルチプレクサの出力部にスイッチ可能に接続する。

【００２９】第２ローカル・ソース遅延レジスタは、ク
ロック入力部を第２ソース・マルチプレクサの出力部に
接続される。第２ローカル・ソース遅延レジスタは、デ
ータ入力部を第１ローカル・ソース遅延レジスタの出力
部に接続され、データ出力部を第１で送信線の入力部に
接続される。

【００３０】本発明による電子的コミュニケーション装
置では、ローカル・レシーバ遅延回路は、２つ以上のク
ロック入力部を持った第１レシーバ・マルチプレクサよ
り成る。各クロック入力部は、ローカル・クロック遅延
回路から１つの遅延したローカル・クロック信号を受信
する。第１レシーバ・マルチプレクサは、遅延したロー
カル・クロック信号を出力するための出力部を有し、或
値を持った第３選択信号を受信するための選択入力部を
有する。第１レシーバ・マルチプレクサは、第３選択信
号の値に依存してその第１レシーバ・マルチプレクサの
１つのクロック入力部をその第１レシーバ・マルチプレ
クサの出力部にスイッチ可能に接続する。第１ローカル
・レシーバ遅延レジスタは、クロック入力部を第１レシ
ーバ・マルチプレクサの出力部に接続される。第１ロー
カル・レシーバ遅延レジスタは、データ入力部を第２送
信線の出力部に接続され、そして１つのデータ出力部を
有する。

【００３１】ローカル・レシーバ遅延回路は、更に、２
つ以上のクロック入力部を持った第２レシーバ・マルチ
プレクサより成る。各クロック入力部は、１つの遅延し
たローカル・クロック信号をローカル・クロック遅延回
路から受信する。第２レシーバ・マルチプレクサは、遅
延したローカル・クロック信号を出力するための出力部
を有し、１つの値を持った第４選択信号を受信するため
の選択入力部を有する。第２レシーバ・マルチプレクサ
は、第４選択信号の値に依存してその第２レシーバ・マ
ルチプレクサの１つのクロック入力部をその第２レシー
バ・マルチプレクサの出力部にスイッチ可能に接続す
る。第２ローカル・レシーバ遅延レジスタは、クロック
入力部を第２レシーバ・マルチプレクサの出力部に接続
される。第２ローカル・レシーバ遅延レジスタは、デー
タ入力部を第１ローカル・レシーバ遅延レジスタの出力
部に接続され、データ出力部をローカル・データ・レシ
ーバの入力部に接続される。

【００３２】好ましくは、第１送信線は、出力部を持っ
た複数の個々の送信線より成る。各個々の送信線は、或
値を持った一連のバイナリ・ディジット信号を搬送す
る。

【００３３】本発明の１つの実施例では、リモート・デ
ータ信号反射回路は、一連のリモート・クロック周期の
各々の間複数のバイナリ・ディジット信号を受信するた
めの複数の入力部を第１送信線における個々の送信線の
出力部に接続された論理的ＯＲ回路より成る。各入力部
は、第１送信線の個々の送信線の出力部に接続される。
その論理的ＯＲ回路は、各リモート・クロック周期の間
肯定応答信号を出力するための出力部を第２送信線の入
力部に接続される。各肯定応答信号は、同じリモート・
クロック周期又は前のリモート・クロック周期の間論理
的ＯＲ回路の入力部におけるバイナリ・ディジット信号
の論理的ＯＲである値を有する。

【００３４】本発明による電子的コミュニケーション装
置は、送信線からの信号の信頼性ある受信を保証するた
めに、すべてのポートが単一のリモート・ネットワーク
制御装置によってチューニング可能であるコミュニケー
ション・ポートの高周波数の高度に接続された同期型ネ
ットワークにおけるポートとして使用可能であるので、
有利である。

【００３５】本発明による同期型コミュニケーション装
置は、又、電気的距離において１クロック・サイクルよ
りも大きい送信線に沿って伝搬する信号の信頼性ある受
信を保証するようにチューニング可能であるので、有利
である。

【００３６】

【実施例】図１は、本発明による電子的コミュニケーシ
ョン装置の一例のブロック図である。そのコミュニケー
ション装置は、クロック周期Ｔを持ったローカル・クロ
ック１０を含む。ローカル・クロック１０は、各ローカ
ル・クロック周期に１つのローカル・クロック信号を発
生する。

【００３７】更に、その電子的ローカル・コミュニケー
ション装置は、一連のローカル・クロック周期の各々の
間に１つのデータ信号を出力するための出力を持ったロ
ーカル・データ・ソース１２を含む。各データ信号は、
１つ又はそれ以上のディジット信号より成る。各ディジ
ットは、好ましくは、バイナリ・ディジットである。例
えば、各データ信号は、情報を表わす８個のバイナリ・
ディジット信号及び情報のタイプを表わす１個のバイナ
リ・ディジット信号（タグ・ビット）を含むことが可能
である。例えば、タグ・ビットが「０」の値を有する
時、データ信号は制御情報を表わしてもよい。タグ・ビ
ットが「１」の値を有する時、データ信号はメッセージ
情報を表わしてもよい。

【００３８】ローカル・データ・ソースは、例えば、静
的ランダム・アクセス・メモリ及びメモリ・コントロー
ラでよい。代わりに、データ・ソースは、コンピュータ
・プロセッサ及びコミュニケーション・システムの間を
インターフェースするための任意の公知のアダプタ装置
であってもよい。もう１つの代替えでは、データ・ソー
スは、例えば、クロスバー・スイッチのような任意の公
知のスイッチ装置であってもよい。

【００３９】更に、その電子的コミュニケーション装置
は、ローカル・ソース遅延回路１４を含む。ローカル・
ソース遅延回路１４は、ローカル・データ・ソース１２
から入力データ信号を受信するためのデータ入力をその
ローカル・データ・ソース１２の出力に接続される。ロ
ーカル・ソース遅延回路１４は、各入力データ信号に対
応する出力データ信号を出力するためのデータ出力を有
する。各出力データ信号は、その対応する入力データ信
号に関連した量（ｍＴ＋ΔｐＴ）だけ遅延される。但
し、ｍは正の整数又はゼロ、及び０＜Δｐ＜１である。

【００４０】ローカル・ソース遅延回路１４は、或値を
持ったソース遅延選択信号を受信するための選択入力を
有する。遅延（ｍＴ＋ΔｐＴ）は、ソース遅延選択信号
の値に依存した値を有する。

【００４１】その電子的コミュニケーション装置は、一
連のローカル・クロック周期の各々の間にデータ信号を
受信するための入力を持ったローカル・データ・レシー
バ１６も含んでいる。ローカル・データ・レシーバは、
部分的には、ローカル受信レジスタより成るものでよ
い。

【００４２】ローカル・データ・レシーバ１６の入力に
与えられるデータ信号は、１つ又は複数のバイナリ・デ
ィジット信号より成るものでよい。本発明の実施例で
は、ローカル・データ・レシーバ１６に入力されたデー
タ信号は、「トークン」と呼ばれる単一のデータ・フロ
ー制御ビットである。

【００４３】ローカル・レシーバ遅延回路１８は、入力
データ信号を受信するためのデータ入力を有する。その
ローカル・レシーバ遅延回路１８は、各入力データ信号
に対応する出力データ信号を出力するためのデータ出力
をローカル・データ・レシーバ１６の入力に接続され
る。各出力データ信号は、その対応する入力データ信号
に関する量（ｎＴ＋ΔｑＴ）だけ遅延される。但し、ｎ
は正の整数又はゼロであり、０＜Δｑ＜１である。ロー
カル・レシーバ遅延回路１８は、或値を持ったレシーバ
遅延選択信号を受信するための選択入力を有する。遅延
（ｎＴ＋ΔｑＴ）は、レシーバ遅延選択信号の値に依存
した値を有する。

【００４４】図１を更に参照すると、その電子的コミュ
ニケーション装置は、ローカル・クロック周期に等しい
リモート・クロック周期Ｔを持ったリモート・クロック
２０を含む。リモート・クロック２０は、各リモート・
クロック周期にリモート・クロック信号を発生する。そ
のリモート・クロック信号は、ローカル・クロック信号
に関してゼロ乃至２πラジアンの範囲のクロック位相を
有する。

【００４５】第１送信線２２は、入力をローカル・ソー
ス遅延回路１４の出力に接続される。第１送信線２２
は、データ信号をその第１送信線２２の入力からその第
１送信線の出力に伝搬する。図１に示されるように、第
１送信線２２の入力は、送信ドライバ２４によってロー
カル・ソース遅延回路１４の出力に接続される。９個の
バイナリ・ディジット信号より成るデータ信号に対し
て、送信ドライバ２４は９個のドライバ回路より成る。
送信ドライバ２４は、電流増幅及びインピーダンス・マ
ッチングを与える。

【００４６】第２送信線２６は、出力をローカル・レシ
ーバ遅延回路１８の入力に接続される。第２送信線２６
は、データ信号をその第１送信線２２の入力からその第
２送信線の出力に伝搬する。図１に示されるように、第
２送信線２６の出力は、受信ドライバ２８によってロー
カル・レシーバ遅延回路１８の入力に接続される。１個
のバイナリ・ディジット信号だけを含むデータ信号に対
して、受信ドライバ２８は１個のドライバ回路しか持た
ない。受信ドライバ２８は、電流増幅及びインピーダン
ス・マッチングを与える。

【００４７】第１及び第２送信線２２及び２６は、それ
ぞれ、電気的距離において１クロック・サイクルＴより
も大きい電気的長さを有する。

【００４８】リモート・データ信号反射回路３０は、一
連のリモート・クロック周期の各々の間にデータ信号を
受信するための入力を第１送信線２２の出力に接続され
る。リモート・データ信号反射回路３０は、各リモート
・クロック周期の間肯定応答信号を出力するための出力
を第２送信線２６の入力に接続される。各肯定応答信号
は、同じリモート・クロック周期又は前のリモート・ク
ロック周期の間にリモート・データ信号反射回路３０に
よって受信された対応するデータ信号の値に依存した値
を有する。

【００４９】図１に示されるように、リモート・データ
信号反射回路３０の入力は、受信ドライバ３２によって
第１送信線２２の出力に接続される。この例では、第１
送信線２２上の各データ信号は、９個のバイナリ・ディ
ジット信号より成る。従って、受信ドライバ３２は、９
個のドライバ回路より成る。図１に示されるように、リ
モート・データ信号反射回路３０の出力は、送信ドライ
バ３４によって第２送信線２６の入力に接続される。こ
の例では、リモート・データ信号反射回路３０によって
出力される肯定応答信号は、１個のバイナリ・ディジッ
ト信号より成る。従って、送信ドライバ３４は１個のド
ライバ回路を含む。

【００５０】図２は、図１に示された電子的コミュニケ
ーション装置のためのローカル・ソース遅延回路及びロ
ーカル・レシーバ遅延回路の一例のブロック図である。
ローカル・ソース遅延回路は、２つ以上の遅延したロー
カル・クロック信号を発生するためのローカル・クロッ
ク遅延回路３６より成る。図２において、ローカル・ク
ロック遅延回路３６は、ＣＬＫ０乃至ＣＬＫ７として指
定された８個の遅延したローカル・クロック信号を発生
する。各遅延したローカル・クロック信号は、ローカル
・クロック周期に等しい周期Ｔを有する。各遅延したロ
ーカル・クロック信号は、そのローカル・クロック信号
に関してゼロ乃至２πラジアンの範囲のクロック位相を
有する。少なくとも２つの遅延したローカル・クロック
信号は相異なるクロック位相を有する。

【００５１】図３は、図２のローカル・クロック遅延回
路３６によって発生される遅延したローカル・クロック
信号の一例を示す。この例では、ローカル・クロック遅
延回路３６は、８個の遅延したローカル・クロック信号
ＣＬＫ０乃至ＣＬＫ７を発生する。各遅延したローカル
・クロック信号は、ローカル・クロック周期に等しい周
期Ｔを有する。各遅延したローカル・クロック信号は、
ｋＴ／８のクロック位相を有する。但し、ｋは０から７
までの整数である。

【００５２】ローカル・クロック遅延回路３６は、エン
ジニアード・コンポーネンツ社から入手可能な部品番号
ＥＣＬ−１００Ｋ−ＬＤＭ−２０のようなオフセット・
クロック発生器でよい。このオフセット・クロック発生
器は、２．５ナノ秒のステップで、２．５乃至２０ナノ
秒の範囲の一定のオフセット（信号遅延）を与える。

【００５３】ローカル・ソース遅延回路１４は、更に、
２つ以上のクロック入力を持った第１ソース・マルチプ
レクサ３８を含む。各クロック入力は、ローカル・クロ
ック遅延回路３６から１つの遅延したローカル・クロッ
ク信号を受信する。この例では、第１ソース・マルチプ
レクサ３８は、ローカル・クロック遅延回路３６から８
個の遅延したローカル・クロック信号を受信するための
８個のクロック入力を有する。第１ソース・マルチプレ
クサ３８は、遅延したローカル・クロック信号を出力す
るための出力を有し、或値を持った第１選択信号を受信
するための選択入力を有する。第１ソース・マルチプレ
クサ３８は、第１選択信号の値に依存してその第１ソー
ス・マルチプレクサの１つのクロック入力をその第１ソ
ース・マルチプレクサの出力にスイッチ可能に接続す
る。

【００５４】ローカル・ソース遅延回路１４は、更に、
クロック入力を第１ソース・マルチプレクサ３８の出力
に接続された第１ローカル・ソース遅延レジスタ４０を
含む。その第１ローカル・ソース遅延レジスタ４０は、
データ入力を（ローカル送信レジスタ４１によって）ロ
ーカル・データ・ソース１２の出力に接続され、そして
データ出力を有する。第１ローカル・ソース遅延レジス
タ４０は、例えば、１つ又は複数のＤ型フリップ・フロ
ップを含むものでよい。この例では、ローカル・データ
・ソース１２からのデータ信号は９個のバイナリ・ディ
ジット信号より成るので、第１ローカル・ソース遅延レ
ジスタ４０は、９個のＤ型フリップ・フロップを含む。

【００５５】ローカル送信レジスタ４１は、データ入力
をローカル・データ・ソース１２の出力に接続され、デ
ータ出力をローカル・ソース遅延回路１４の第１ローカ
ル・ソース遅延レジスタ４０の入力に接続される。ロー
カル送信レジスタ４１は、ローカル・クロック１０から
ローカル・クロック信号を受信するためのクロック入力
も有する。従って、ローカル送信レジスタ４１は、デー
タ信号をローカル・クロック１０と同期させる。

【００５６】ローカル・ソース遅延回路１４は、更に、
第２ソース・マルチプレクサ４２及び第２ローカル・ソ
ース遅延レジスタ４４を含む。第２ソース・マルチプレ
クサ４２は、２つ以上のクロック入力を持っている。各
クロック入力は、ローカル・クロック遅延回路３６から
１つの遅延したローカル・クロック信号を受信する。こ
の例では、第２ソース・マルチプレクサ４２は、ローカ
ル・クロック遅延回路３６から８個の遅延したローカル
・クロック信号を受信するための８個のクロック入力を
有する。その第２ソース・マルチプレクサ４２は、遅延
したローカル・クロック信号を出力するための出力を有
し、或値を持った第２選択信号を受信するための選択入
力を有する。第２ソース・マルチプレクサ４２は、第２
選択信号の値に依存してその第２ソース・マルチプレク
サの１つのクロック入力をその第２ソース・マルチプレ
クサの出力にスイッチ可能に接続される。

【００５７】第２ローカル・ソース遅延レジスタ４４
は、クロック入力を第２ソース・マルチプレクサ４２の
出力に接続される。第２ローカル・ソース遅延レジスタ
４４は、データ入力を第１ローカル・ソース遅延レジス
タ４０の出力に接続され、そしてデータ出力を第１送信
線２２の入力に接続される。第２ローカル・ソース遅延
レジスタ４４は、この例では、９個のＤ型フリップ・フ
ロップ回路より成る。

【００５８】更に図２を参照すると、ローカル・レシー
バ遅延回路１８は、第１レシーバ・マルチプレクサ４
６、第１ローカル・レシーバ遅延レジスタ４８、第２レ
シーバ・マルチプレクサ５０、及び第２ローカル・レシ
ーバ遅延レジスタ５２より成る。第１レシーバ・マルチ
プレクサ４６は２つ以上のクロック入力を有する。各ク
ロック入力は、ローカル・クロック遅延回路３６から１
つの遅延したローカル・クロック信号を受信する。この
例では、第１レシーバ・マルチプレクサ４６は、８個の
ローカル・クロック信号を受信するための８個のクロッ
ク入力を有する。その第１レシーバ・マルチプレクサ４
６は、遅延したローカル・クロック信号を出力するため
の出力を有し、そして或値を持った第３選択信号を受信
するための選択入力を有する。第１レシーバ・マルチプ
レクサ４６は、第３選択信号の値に依存してその第１レ
シーバ・マルチプレクサの１つの入力をその第１レシー
バ・マルチプレクサの出力にスイッチ可能に接続する。

【００５９】第１ローカル・レシーバ遅延レジスタ４８
は、クロック入力を第１レシーバ・マルチプレクサ４６
の出力に接続される。第１ローカル・レシーバ遅延レジ
スタ４８は、データ入力を第２送信線２６の出力に接続
され、そしてデータ出力を有する。この例では、第２送
信線２６から受信したデータ信号は１つのバイナリ・デ
ィジット信号より成る。従って、第１ローカル・レシー
バ遅延レジスタは１つのＤ型フリップ・フロップより成
るものでよい。

【００６０】第２レシーバ・マルチプレクサ５０は２つ
以上のクロック入力を有する。各クロック入力は、ロー
カル・クロック遅延回路から１つの遅延したローカル・
クロック信号を受信する。この例では、第２レシーバ・
マルチプレクサ５０は、８個の遅延したローカル・クロ
ック信号を受信するための８個のクロック入力を有す
る。第２レシーバ・マルチプレクサ５０は、遅延したロ
ーカル・クロック信号を出力するための出力を有し、そ
して或値を持った第４選択信号を受信するための選択入
力を有する。第２レシーバ・マルチプレクサ５０は、そ
の第４選択信号の値に依存してその第２レシーバ・マル
チプレクサの１つの入力をその第２レシーバ・マルチプ
レクサの出力にスイッチ可能に接続する。

【００６１】第２ローカル・レシーバ遅延レジスタ５２
は、クロック入力を第２レシーバ・マルチプレクサ５０
の出力に接続される。第２ローカル・レシーバ遅延レジ
スタ５２は、データ入力を第１ローカル・レシーバ遅延
レジスタ４８の出力に接続され、そしてデータ出力をロ
ーカル・データ・レシーバ１６におけるローカル受信レ
ジスタ５３の入力に接続される。この例では、第２ロー
カル・レシーバ遅延レジスタ５２及びローカル受信レジ
スタ５３は、それぞれ、Ｄ型フリップ・フロップ回路よ
り成るものでよい。ローカル受信レジスタ５３は、ロー
カル・クロック１０からローカル・クロック信号を受信
するためのクロック入力を有する。

【００６２】図１に戻ると、この電子的コミュニケーシ
ョン装置は、更に、カウンタ回路５４を含む。カウンタ
回路５４は、データ信号がローカル・データ・ソース１
２から出力されるローカル・クロック周期で開始し且つ
対応する肯定応答信号がローカル・データ・レシーバ１
６によって受信されるローカル・クロック周期で終了す
る期間におけるローカル・クロック周期の数をカウント
する。カウンタ回路５４は、そのカウンタの内容をゼロ
にリセットするための且つそのカウンタが各クロック信
号の発生の際に１だけインクレメントされるインクレメ
ント・モードにそのカウンタを置くための「スタート／
クリア」入力を有する。更にカウンタ５４は、「ホール
ド」モードに入る前にそのカウンタの内容がそれの最後
の値に保持されるその「ホールド」モードにそのカウン
タを置くための「ストップ」入力を有する。

【００６３】図４は、図１のリモート・データ信号反射
回路３０一例のブロック図である。この例では、第１送
信線２２は、出力を持った複数の個々の送信線より成
る。各送信線は、値を持った一連のバイナリ・ディジッ
ト信号を搬送する。この例では、第１送信線２２は９本
の送信線より成る。

【００６４】リモート・データ信号反射回路は、一連の
リモート・クロック周期の各々の間に複数のバイナリ・
ディジット信号を受信するための複数の入力を第１送信
線２２における個々の送信線の出力に接続された論理的
ＯＲ回路５６より成る。論理的０Ｒ回路５６の各入力
は、第１送信線２２における１つの送信線の出力に接続
される。図４に示されるように、論理的ＯＲ回路５６の
各入力はリモート受信レジスタ５８によって個々の送信
線の出力に接続される。リモート受信レジスタ５８は、
９個のＤ型フリップ・フロップ回路より成るものでよ
い。

【００６５】論理的ＯＲ回路５６は、各リモート・クロ
ック周期の間に肯定応答信号を出力するための出力を第
２送信線２６の入力に接続される。各肯定応答信号は、
同じリモート・クロック周期又は前のリモート・クロッ
ク周期の間の論理的ＯＲ回路の入力におけるバイナリ・
ディジット信号の値の論理的ＯＲである値を有する。

【００６６】更に図４を参照すると、論理的ＯＲ回路５
６の出力は、マルチプレクサ６０及びリモート送信レジ
スタ６２によって第２送信線２６の入力に接続される。
リモート送信レジスタ６２は、単一のＤ型フリップ・フ
ロップ回路でよい。

【００６７】マルチプレクサ６０は、そのマルチプレク
サな選択入力に与えられる選択信号の値に依存して、論
理的ＯＲ回路５６の出力又はリモート・「トークン」・
ソース（図示されていない）からの出力をリモート送信
レジスタ６２の入力にスイッチ可能に接続する。マルチ
プレクサ６０のための選択信号は反射選択論理回路６４
によって与えられる。反射選択論理回路は６４は、リモ
ート受信レジスタ５８から９個のバイナリ・ディジット
信号を受信する。反射選択論理回路６４によって反射コ
ードが認識される時、論理的ＯＲ回路５６の出力をリモ
ート送信レジスタ６２の入力に接続するための選択信号
がマルチプレクサ６０に与えられる。反射選択論理回路
６４によって「反射終了コード」が認識される時、リモ
ート・「トークン」・ソースをリモート送信レジスタ６
２の入力に接続するための選択信号がマルチプレクサ６
０に与えられる。

【００６８】本発明の一部分ではないけれども、リモー
ト・「トークン」・ソースは、送信線２２上にローカル
・データ・ソース１２によって出力されたデータ信号の
流れを調整するために送信線２６を介してローカル・デ
ータ・レシーバ１６に送られるデータ・フロー制御信号
を与えることが可能である。リモート受信レジスタ５８
から出力されたデータ信号をリモート・データ・レシー
バ（図示されてない）に与えることが可能である。

【００６９】本発明による電子的コミュニケーション装
置は、送信線の長さに関係なく、送信線２２及び２６上
を伝搬される信号の信頼性ある受信を保証するようにチ
ューニング可能な同期型コミュニケーション・ポートを
与える。この電子的コミュニケーション装置は、そのコ
ミュニケーション・ネットワークの１つのポートに接続
されたインテリジェント・ネットワーク・サービス・プ
ロセッサ上で実行するネットワーク・サービス・ソフト
ウエアによって制御可能である。そのサービス・ソフト
ウエアは初期設定され、そして、そのネットワーク・サ
ービス・プロセッサに直接接続されたコミュニケーショ
ン・リンクをチューニングすることによって始まりそし
て遠隔接続されたコミュニケーション・リンクをチュー
ニングするよう直接接続されたチューニング済みリンク
を通ることによって段階的にネットワーク全体をチュー
ニングする。この態様では、チューニング・プロセス
は、ネットワーク・サービス・プロセッサ上で実行する
ソフトウエアによって全体的に制御可能である。着信コ
ミュニケーション・リンクがチューニングされているの
で、着信信号（後述の反射コードを除く）を変換するた
めのネットワークは必要ない。

【００７０】ソフトウエア制御されるチューニングは、
反射コードをローカル・データ・ソース１２から送信線
２２を介して反射選択論理回路６４に送信することによ
り１つの直接接続されたリモート・ポートを反射モード
にさせることによって始まる。反射選択論理回路６４が
反射コードを受信する時、それは、論理的ＯＲ回路５６
の出力をリモート送信レジスタ６２の入力に接続するた
めの選択信号をマルチプレクサ６０に出力する。

【００７１】反射コードは、例えば、タグ＝０を持った
データ＝８０（１６進数）でよい。終了反射コードは、
例えば、８バイト（１バイト当たり９ビット）のシーケ
ンス｛１０６１Ｂ０１００１Ｆ４１ＡＦ０Ａ
１１７３｝（１６進数）でよい。

【００７２】ローカル・ポートとリモート・ポートとの
間のコミュニケーション・リンクはまだチューニングさ
れていないので、リモート・データ信号反射回路３０の
リモート受信レジスタはその反射コードを確実にはラッ
チできないかもしれない。従って、反射コードの適切な
認識を確実にするためには、２つ以上の連続した反射コ
ードがローカル・ポートからリモート・ポートに送信さ
れなければならない。

【００７３】リモート・ポートが反射モードにさせられ
た後、ローカル・ソース遅延回路１４及びローカル・レ
シーバ遅延回路１８がそれへの選択入力によって初期遅
延値に設定される。ローカル・ソース遅延回路１４のソ
ース遅延レジスタ４０及び４４は、単一の遅延機構を集
合的に形成する。同様に、ローカル・レシーバ遅延回路
１８のレシーバ遅延レジスタ４８及び５２は、もう１つ
の単一の遅延機構を集合的に形成する。各遅延回路に２
つの遅延レジスタを設けることの目的は、ローカル送信
レジスタ４１から送信されたデータを確実に遅延させる
こと、及びローカル・データ・レシーバ１６のローカル
受信レジスタ５３への遅延したデータを確実に受信する
ことである。

【００７４】例えば、第１ローカル・ソース遅延レジス
タ４０が省略された場合、及び第２ローカル・ソース遅
延レジスタ４４及びローカル送信レジスタ４１の間のわ
ずかな遅延しかない場合、ローカル送信レジスタ４１の
出力が第２ソース遅延レジスタ４４の設定及び保持時間
の間に変更することが起こり得る。その結果、誤ったデ
ータが第２ローカル・ソース遅延レジスタ４４にラッチ
されることがある。別個に選択可能な遅延したクロック
によって制御される第１ローカル・ソース遅延レジスタ
４０を設けることによって、そのレジスタへの入力信号
が変わりつつある時に何れかのレジスタをクロックする
ことを回避するように第２ローカル・ソース遅延レジス
タ４４及びローカル送信レジスタ４１の間に付加的な遅
延を与えることが可能である。

【００７５】同様に、第１ローカル・レシーバ遅延レジ
スタ４８とローカル受信レジスタ５３の間の遅延が小さ
い時、第２ローカル・レシーバ遅延レジスタ５２はその
レジスタへの入力信号が変更しつつある時に何れかのレ
ジスタをクロックするのを回避するように付加的な遅延
を与える。

【００７６】ローカル・ソース遅延回路１４及びローカ
ル・レシーバ遅延回路１８における初期遅延が選択され
た後、ローカル・データ・ソース１２は、ローカル・ク
ロック１０の少なくとも３つの連続サイクル（３つの連
続クロック周期Ｔ）の間、非ゼロデータ信号を出力す
る。同時に、ローカル・データ・ソース１２は、カウン
タ５４に「スタート／クリア」信号を送る。その「スタ
ート／クリア」信号に応答して、カウンタ５４はクリア
され、そしてローカル・データ・ソース１２が非ゼロ・
データ信号を出力する第１ローカル・クロック周期で始
まるローカル・クロック周期のカウント動作を開始す
る。

【００７７】送信線２２上を送信され又は送信線２６上
で反射された単一のデータ信号がリモート・データ信号
反射回路３０のリモート受信レジスタ５８によって又は
チューニングの完了前にローカル・データ・レシーバ１
６のローカル受信レジスタ５３によって確実には受信さ
れないかもしれないため、データ信号の少なくとも３つ
のサイクルがデータ・ソース１２によって与えられる。

【００７８】リモート・データ信号反射回路３０がロー
カル・データ・ソースから送信された非ゼロ・データ信
号を受信する時、ローカルＯＲ回路５６は、送信線２６
を介して肯定応答信号を戻す。ローカル・データ・レシ
ーバ１６が肯定応答信号を検出する時、カウンタ５４は
停止される。従って、ネットワーク・サービス・プロセ
ッサ上で実行するネットワーク・サービス・プロセッサ
は、カウンタ５４から得られたカウントを記憶する。

【００７９】次に、ローカル・ソース遅延回路１４又は
ローカル・レシーバ遅延回路１８のどちらかの遅延設定
は、データ信号がローカル・データ・ソース１２から出
力されるローカル・クロック周期で開始し且つ対応する
肯定応答信号がローカル・データ・レシーバ１６によっ
て受信されるローカル・クロック周期で終了するサイク
ルの数をカウントする時にいつも、単調に増加される。
カウンタ５４から得られたカウントの増加は、現在の遅
延設定及び前の遅延設定が影響を受けた受信レジスタの
設定又は保持領域の両側であること、又は遅延設定の少
なくとも１つが設定又は保持領域内にあることを表わ
す。そこで、ネットワーク・サービス・ソフトウエア
は、現在の設定からはできるだけ離れた遅延設定を選択
することによってローカル・ソース遅延回路１４又はロ
ーカル・レシーバ遅延回路１８のチューニングを完了す
る。例えば、選択された遅延設定は、現在の遅延設定か
ら半サイクル離れてもよい。

【００８０】チューニングが完了する時、終了反射コー
ドがローカル・データ・ソース１２からリモート・ポー
トにおける反射選択論理回路６４に送信され、それによ
って、リモート・ポートにおける正規の動作を回復す
る。

【００８１】本発明によるコミュニケーション装置に含
まれたフリップ・フロップ回路は、例えば、各クロック
信号の先端によってクロック可能である。隣接するフリ
ップ・フロップ回路相互間の最小の信号遅延を選択する
ことによって、潜在的なレース・アラウンド（ｒａｃｅ
−ａｒｏｕｎｄ）問題が回避される。

【００８２】

【発明の効果】コミュニケーション・ネットワークを通
して信頼性ある受信を保証するように単一のリモート・
ネットワーク制御装置によりチューニング可能なネット
ワーク・ポートを持った同期型コミュニケーション・ネ
ットワークが得られる。

【図面の簡単な説明】

【図１】本発明による電子的コミュニケーション装置の
一例のブロック図である。

【図２】図１の電子的コミュニケーション装置のための
ローカル・ソース遅延回路及びローカル・レシーバ遅延
回路野市例のブロック図である。

【図３】図２のローカルクロック遅延回路によって発生
される遅延したクロック信号の一例を示す図である。

【図４】図１のリモート・データ信号反射回路の一例の
ブロック図である。

【符号の説明】

１０・・・ローカル・クロック１２・・・ローカル・データ・ソース１４・・・ローカル・ソース遅延回路１６・・・ローカル・データ・レシーバ１８・・・ローカル・レシーバ遅延回路２０・・・リモート・クロック２２・・・第１送信線２４・・・送信ドライバ２６・・・第２送信線２８・・・レシーバ・ドライバ３０・・・リモート・データ信号反射回路３２・・・受信ドライバ３４・・・送信ドライバ３６・・・ローカル・クロック遅延回路３８・・・第１ソース・マルチプレクサ４０・・・第１ローカル・ソース遅延レジスタ４１・・・ローカル送信レジスタ４２・・・第２ソース・マルチプレクサ４４・・・第２ローカル・ソース遅延レジスタ４６・・・第１レシーバ・マルチプレクサ４８・・・第１ローカル・レシーバ遅延レジスタ５０・・・第２レシーバ・マルチプレクサ５２・・・第２ローカル・レシーバ遅延レジスタ５３・・・ローカル受信レジスタ５４・・・カウンタ

フロントページの続き (72)発明者ブルース・ディ・ガブリルアメリカ合衆国ニューヨーク州、チャパクア、コロニー・ロウ７番地 (72)発明者ピーター・エイチ・ホックシルドアメリカ合衆国ニューヨーク州、ニューヨーク、イースト・フィフス・ストリート 512番地、アパートメント・ビィー (72)発明者クレイグ・ビィー・スタンケルアメリカ合衆国コネチカット州、ベテル、グリーン・パアスチュア・ロード 10番地

Claims

【特許請求の範囲】

【請求項１】クロック周期Ｔを有し、各クロック周期ご
とに１つのローカル・クロック信号を発生するためのロ
ーカル・クロックと、一連のローカル・クロック周期における各周期中にデー
タ信号を出力するための出力部を有するローカル・デー
タ・ソースと、前記ローカル・データ・ソースからの入力データ信号を
受信するためのデータ入力部を前記ローカル・データ・
ソースの出力部に接続されたローカル・ソース遅延回路
と、より成り、前記ローカル・ソース遅延回路は各入力デー
タ信号に対応する出力データ信号を出力するためのデー
タ出力部を有し、各出力データ信号はそれが対応する入
力データ信号に関連した量（ｍＴ＋ΔｐＴ、但し、ｍは
正の整数、０＜Δｐ＜１である）だけ遅延されることを
特徴とする電子的コミュニケーション装置。
【請求項２】前記ローカル・ソース遅延回路は或値を持
ったソース遅延選択信号を受信するための選択入力部を
有すること、及び、前記量（ｍＴ＋ΔｐＴ）は前記ソース遅延選択信号の値
に依存した値を有すること、を特徴とする請求項１に記載の装置。
【請求項３】一連のローカル・クロック周期における各
周期中にデータ信号を受信するための入力部を有するロ
ーカル・データ・レシーバと、入力データ信号を受信するためのデータ入力部を有する
ローカル・レシーバ遅延回路と、を更に具備し、前記ローカル・レシーバ遅延回路は各入
力データ信号に対応する出力データ信号を出力するため
のデータ出力部を前記ローカル・データ・レシーバの入
力部に接続されること、及び、各出力データ信号はそれが対応する入力データ信号に関
連した量（ｎＴ＋ΔｑＴ、但し、ｎは正の整数、０＜Δ
ｑ＜１である）だけ遅延されることを特徴とする請求項
２に記載の装置。
【請求項４】前記ローカル・レシーバ遅延回路は或値を
持ったレシーバ遅延選択信号を受信するための選択入力
部を有すること、及び前記量（ｎＴ＋ΔｑＴ）は前記レ
シーバ遅延選択信号の値に依存した値を有すること、を特徴とする請求項３に記載の装置。
【請求項５】前記ローカル・クロック周期に等しいリモ
ート・クロック周期Ｔを有し、前記ローカル・クロック
信号に関して０乃至２πラジアンの範囲のクロック位相
を有するリモート・クロック信号を各リモート・クロッ
ク周期ごとに発生するためのリモート・クロックと、前記ローカル・ソース遅延回路のデータ出力部に接続さ
れた入力部を有する第１送信線であって、該第１送信線
の入力部から該第１送信線の出力部にデータ信号を伝搬
するようになっているものと、前記ローカル・レシーバ遅延回路のデータ入力部に接続
された出力部を有する第２送信線であって、該第２送信
線の入力部から該第２送信線の出力部にデータ信号を伝
搬するようになっているものと、一連のリモート・クロック周期における各周期中にデー
タ信号を受信するための入力部を前記第１送信線の出力
部に接続され、各リモート・クロック周期中に肯定応答
信号を出力するための出力部を前記第２送信線の入力部
に接続されたリモート・データ信号反射回路と、を具備し、前記肯定応答信号は同じリモート・クロック
周期又は前のリモート・クロック周期の間に前記リモー
ト・データ信号反射回路により受信された対応するデー
タ信号の値に依存した値を有することを特徴とする請求
項４に記載の装置。
【請求項６】前記ローカル・データ・ソースからデータ
信号が出力されるローカル・クロック周期で開始し且つ
前記肯定応答信号が前記ローカル・データ・レシーバに
よって受信されるローカル・クロック周期で終了する期
間におけるローカル・クロック周期の数を計数するため
のカウンタ回路を具備したことを特徴とする請求項５に
記載の装置。
【請求項７】前記ローカル・ソース遅延回路は、２つ以上の遅延したローカル・クロック信号を発生する
ためのローカル・クロック遅延回路であって、各遅延し
たローカル・クロック信号は前記ローカル・クロック周
期に等しい周期Ｔを有し且つ前記ローカル・クロック信
号に関して０乃至２πラジアンの範囲のクロック位相を
有すること、及び少なくとも２つの遅延したローカル・
クロック信号は異なるクロック位相を有することと、各々が前記ローカル・クロック遅延回路から１つの遅延
したローカル・クロック信号を受信する２つ以上のクロ
ック入力部、遅延したローカル・クロック信号を出力す
るための出力部及び或値を持った第１選択信号を受信す
るための選択入力部を有する第１ソース・マルチプレク
サであって、前記第１選択信号の値に依存して該第１ソ
ース・マルチプレクサの１つのクロック入力部を該第１
ソース・マルチプレクサの出力部にスイッチ可能に接続
するようになっているものと、前記第１ソース・マルチプレクサの出力部に接続された
クロック入力部、前記ローカル・データ・ソースの出力
部に接続されたデータ入力部、及びデータ出力部を有す
る第１ローカル・ソース遅延レジスタと、各々が前記ローカル・クロック遅延回路から１つの遅延
したローカル・クロック信号を受信する２つ以上のクロ
ック入力部、遅延したローカル・クロック信号を出力す
るための出力部及び或値を持った第２選択信号を受信す
るための選択入力部を有する第２ソース・マルチプレク
サであって、前記第２選択信号の値に依存して該第２ソ
ース・マルチプレクサの１つのクロック入力部を該第２
ソース・マルチプレクサの出力部にスイッチ可能に接続
するようになっているものと、前記第２ソース・マルチプレクサの出力部に接続された
クロック入力部、前記第１ローカル・ソース遅延レジス
タの出力部に接続されたデータ入力部、及び前記第１送
信線の入力に接続されたデータ出力を有する第２ローカ
ル・ソース遅延レジスタと、より成ることを特徴とする請求項６に記載の装置。
【請求項８】前記ローカル・レシーバ遅延回路は、各々が前記ローカル・クロック遅延回路から１つの遅延
したローカル・クロック信号を受信する２つ以上のクロ
ック入力部、遅延したローカル・クロック信号を出力す
るための出力部及び或値を持った第３選択信号を受信す
るための選択入力部を有する第１レシーバ・マルチプレ
クサであって、前記第３選択信号の値に依存して該第１
レシーバ・マルチプレクサの１つのクロック入力部を該
第１レシーバ・マルチプレクサの出力部にスイッチ可能
に接続するようになっているものと、前記第１レシーバ・マルチプレクサの出力部に接続され
たクロック入力部、前記第２送信線の出力部に接続され
たデータ入力部、及びデータ出力部を有する第１ローカ
ル・レシーバ遅延レジスタと、各々が前記ローカル・クロック遅延回路から１つの遅延
したローカル・クロック信号を受信する２つ以上のクロ
ック入力部、遅延したローカル・クロック信号を出力す
るための出力部及び或値を持った第４選択信号を受信す
るための選択入力部を有する第２レシーバ・マルチプレ
クサであって、前記第４選択信号の値に依存して該第２
レシーバ・マルチプレクサの１つのクロック入力部を該
第２レシーバ・マルチプレクサの出力部にスイッチ可能
に接続するようになっているものと、前記第２レシーバ・マルチプレクサの出力部に接続され
たクロック入力部、前記第１ローカル・レシーバ遅延レ
ジスタの出力部に接続されたデータ入力部、及び前記ロ
ーカル・データ・レシーバの入力に接続されたデータ出
力部を有する第２ローカル・ローカル遅延レジスタと、より成ることを特徴とする請求項７に記載の装置。
【請求項９】前記第１送信線はそれぞれ出力部を有し且
つ一連のバイナリ・ディジット信号を搬送する複数の送
信線より成ること、及び前記リモート・データ信号反射
回路は一連のリモート・クロック周期の各々の間に複数
のバイナリ・ディジット信号を受信するための複数のの
入力部を前記第１送信線の出力部に接続された論理的Ｏ
Ｒ回路より成り、該入力部の各々は前記第１送信線にお
ける個々の送信線の出力部に接続され、前記論理的ＯＲ
回路は各リモート・クロック周期の間に肯定応答信号を
出力するための出力部を前記第２送信線の入力部に接続
され、該肯定応答信号の各々は同じリモート・クロック
周期又は前のリモート・クロック周期の間に該論理的Ｏ
Ｒ回路の入力部おけるバイナリ・ディジット信号の値の
論理的ＯＲである値を有すること、を特徴とする請求項６に記載の装置。