JPH07240739A

JPH07240739A - メッセージに対するフレーム検査シーケンスを生成し検査する方法及び装置

Info

Publication number: JPH07240739A
Application number: JP5313117A
Authority: JP
Inventors: Rene Glaise; レネ・グライス; Xavier Jacquart; クサビエル・ジャカート
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-03-03
Filing date: 1993-12-14
Publication date: 1995-09-12
Also published as: EP0614294A1; US5539756A

Abstract

(57)【要約】【目的】一連のデータ・バイトより成るメッセージの
フレーム検査シーケンス（ＦＣＳ）を計算し検査するた
めの方法及び装置を提供する。【構成】一端においてＦＣＳを生成するために及び他
端においてメッセージを検査するために巡回冗長コード
（ＣＲＣ）が使用される。その一連のデータ・バイトの
うちの新しい各バイトに対して、ガロア域のベクトルで
ある現在のＦＣＳがガロア域のもう１つのベクトルであ
るα⁸によって乗算される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信ネットワークに関
するものであり、更に詳しくは、高速パケット交換ネッ
トワークにおけるデータ保全性を保証するための改良さ
れた方法に関するものである。

【０００２】

【従来の技術】ディジタル通信ネットワークでは、多数
のユーザからのデータが１つのネットワーク・ノードか
ら他のネットワーク・ノードに、そしてそれぞれの最終
的な宛先まで直列的に送信される。異種アーキテクチャ
を持ったサブネットワークのますます複雑な混合に向か
ってネットワークが展開するので、ＬＡＮトラフィッ
ク、音声、映像、及びトラフィックをチャネル接続され
たホスト及びワークステーションの間で搬送し得る高速
度バックボーンに跨った分散計算アプリケーションをサ
ポートする将来的な必要性があることは明らかである。
おそらく、高速度ネットワーキングに対する基本的な挑
戦は、ネットワークにおける各ノード内の処理時間を最
小にすることである。

【０００３】パケット交換は、今や、分散計算環境にお
いて見られるバースト的な多重処理通信の便宜のために
一般的に使用されている。パケットは起点ユーザにより
生成されたデータ片であり、起点ユーザ及び宛先ユーザ
を識別する経路指定情報を含むヘッダーが先頭に付され
る。パケット交換器又はノードと呼ばれる小型コンピュ
ータが、１つのネットワークを形成するようにリンクさ
れる。これらノードのあるものはエンド・ノードと呼ば
れ、ネットワークへのユーザ・アクセスを与える。交換
ノードの各々におけるアダプタ回路は、通信リンク及び
ユーザ・アプリケーションへの送信又は分配のためのパ
ケット信号に適応する。各ノードは、各ヘッダーを調
べ、そのパケットをどこに送るのかを決定し、それをそ
の最終的な宛先に移送する。

【０００４】メッセージが通信リンクを介して送信及び
受信される時、多くの雑音源、例えば、チャネル間の妨
害、大気状態等のためにエラーが生じ得る。従って、受
信されたメッセージが送信されたメッセージと同じでな
い時に、それを検出するための方法が必要である。

【０００５】高速度ネットワークの各ノードにおける処
理時間を最小にするために、光ファイバのような新しい
線におけるずっとよいエラー率の結果として、今や、終
端間回復概念が使用されている。

【０００６】メッセージの保全性は、フレーム検査シー
ケンス（ＦＣＳ）をメッセージの端部に加えてメッセー
ジ自身と共に移動させ、その結果、それを適切な送信に
関して遠隔端で検査可能にすることによって保証され
る。巡回冗長検査（ＣＲＣ）が一端においてＦＣＳを生
成するために使用され、他端においてその受信したメッ
セージ全体（データ及びＦＣＳ）を検査するために使用
される。これは、例えば、フレーム・リレーのケースで
ある。非同期転送モード（ＡＴＭ）は、メッセージ全体
又は各セルのどちらかを保護するのみならず、経路指定
情報を持ったすべてのセル・ヘッダーも保護する。

【０００７】ＦＣＳを計算し又はメッセージを検査する
ための標準的な回路は、ガロア域（ＧＦ）における１ビ
ットずつの乗算を実行する、即ち、ＧＦを生成する多項
式をモデュロする線形フィードバック・シフト・レジス
タ（ＬＦＳＲ）である。メッセージの各ビットは、最上
位ビット（ＭＳＢ）を先頭に、ＬＳＦＲにおいてプッシ
ュされる。除算はフィードバックによって行われる。プ
ロセスの終了時に、ＦＣＳ（その除算の剰余）がシフト
・レジスタ内にある。この方法及び回路タイプは、例え
ば、１９７２年発行のMIT-Press第２版のPeterson及びW
eldonによる「エラー訂正コード」という記事に記述さ
れている。単純ではあるが、この方法は明らかな欠点を
持っている。それは、メッセージは８Ｋバイトも長くな
り得るけれども各シフトでは１ビットしか処理されず、
従って、６４Ｋのシフトが必要となるためである。３２
ビットＣＲＣが使用される場合、３２位置のシフト・レ
ジスタが必要となる。ＣＲＣを計算することは、メッセ
ージにおけるビットの数と同じ数のクロック・パルスを
取る。それは実行時間の点から最早受容し得ないもので
ある。

【０００８】ＣＲＣの計算を速くするために、計算がバ
イト単位で行われる他の方法が提案された。これらの方
法には、例えば、１９８７年発行のPresses Polytechni
quesRomandes誌におけるH.Nussbaumerによる「通信情報
１(Teleinformatique 1)」という記事、又は１９８３年
発行のIEEE Micro誌の第４０乃至４６ページにおけるA.
Perez他による「バイト・ワイズＣＲＣ計算」という記
事に記述された方法は、共に、８つのシフトがＬＦＳＲ
において生じた後その結果を予測しなければならない。
それらはすべて、同じ標準的な１６ビット多項式Ｘ¹⁶＋
Ｘ¹²＋Ｘ⁵＋１を使用し、そして、３２ビット多項式よ
りはずっと簡単ではあるけれども、２５６ｘ１６のルッ
クアップ・テーブルの使用及び複雑なハードウエアの援
助を必要とする。

【０００９】

【発明が解決しようとする課題】従って、本発明の主た
る目的は、通信ネットワークにおけるデータ保全性を保
証するための、従来の方法よりも簡単且つ高速の方法を
提供することにある。

【００１０】本発明のもう１つの方法は、ガロア域の特
性を利用する方法を提供することにある。

【００１１】

【課題を解決するための手段】本発明によれば、上記目
的は、一連のデータ・バイトとして形成されたメッセー
ジに対するフレーム検査シーケンスＦＣＳ（上記メッセ
ージの末端に挿入される）を生成し且つ検査する方法を
提供することによって達成される。その方法は、上記Ｆ
ＣＳを生成するために上記一連のデータ・バイトに関す
る計算演算を遂行することより成り、上記計算演算は次
のステップより成ることを特徴とする。

【００１２】（ａ）上記メッセージの上記データ・バイ
トのシーケンスを逐次に受信するステップ、（ｂ）上記
データ・バイトのシーケンスの各バイトをレジスタ手段
に、該レジスタ手段が満杯となるまで押し込むステッ
プ、（ｃ）各ステップにおいて処理された上記データ・
バイトのビットの数と一致するガロア域に属するベクト
ルによって上記レジスタ手段の内容を乗算するステッ
プ、（ｄ）上記レジスタ手段の内容を更新するステッ
プ、（ｅ）新しいデータ・バイトを上記レジスタ手段に
押し込むステップ、（ｆ）すべてのデータ・バイトが上
記レジスタ手段に押し込まれてしまうまで上記ステップ
（ｃ）、（ｄ）、（ｅ）を繰り返すステップ。

【００１３】

【実施例】図１は、複数の交換ノード及びこれらノード
相互間の高速度通信リンクより成るパケット交換データ
・ネットワークを表わす。それらノードの各々は、１つ
又は複数の通信リンクを介して少なくとも１つの他のノ
ードにリンクされる。ネットワーク・ノード（ＮＮ１−
ＮＮ６）は接続されたエンド・ノード（ＥＮ１−ＥＮ１
０）と共に示される。交換ノードは、それら自身のエン
ド・ノードに対する又は他の交換ノードに対する通信サ
ービスを与えるデータ処理システムである。通信サービ
スは、他のものの中に、ノード間の通信経路の選択及び
設定、ディレクトリ・サービス、ネットワーク・トポロ
ジの維持を含む。これらサービスは、すべての交換ノー
ドに関連するコントロール・ポイント（ＣＰ）において
実施される。

【００１４】何れのデータ通信ネットワークにおいて
も、第１エンド・ユーザにおいて生じたデータは、多く
の多重ネットワーク・ノード及びリンクを含むデータ・
パスに沿って第２エンド・ユーザに転送される。多くの
タイプのシステムでは、そのパスにおける各ネットワー
ク・ノードで高価なエラー検出が行われる。回復不能な
エラーがノードにおいて検出された時、そのデータ単位
は放棄される。一方、パケット交換システムでは、限定
されたエラー検査だけが中間ノードにおいて行なわれ
る。大規模なエラー検査が宛先ノードだけで行われる。

【００１５】パケット交換ネットワークでは、起点ユー
ザ及び宛先ユーザを識別する経路指定情報を含むヘッダ
ーを前置されたデータ片である。各ノードは、各ヘッダ
ーを調べ、パケットをその宛先に近接して移動するよう
そのパケットをどこに送るべきかを決定する。

【００１６】前述のように、メッセージの保全性は、フ
レーム検査シーケンス（ＦＣＳ）におけるメッセージの
末端における追加によって保証される。メッセージの末
端又は保護される必要のあるメッセージ部分に付加され
たＦＣＳフィールドは、そのメッセージを構成するバイ
ナリ・シーケンスの生成多項式Ｇ（Ｘ）による除算の剰
余である。検査装置は同じ除算を行わなければならな
い。剰余は送信元において付加されているので、除算の
結果は０でなければならない。そうでない場合、メッセ
ージは破壊されている。考えられる送信のプロトコール
又はモード（ＡＴＭ、フレーム・リレー、ＳＤＬＣ、Ｆ
ＤＤＩ、イーサネット等）に依存して種々の多項式が使
用される。

【００１７】本発明に従って計算されたＣＲＣを得るた
めの方法を、例えば、ＦＤＤＩ及びＡＴＭによって使用
された３２次の多項式でもって説明する。

【００１８】

【数１】G(x)=X³²+X²⁶+X²³+X²²+X¹⁶+X¹²+X¹¹+X¹⁰+X⁸+X⁷
+X⁵+X⁴+X²+X¹ この多項式は、３３ビットの２進ベクトルと見ることが
できる。その場合、１はG(x)におけるXの種々の累乗を
占める。G(x)の２進形式は B'100000100110000010001110110110111' になる。

【００１９】巡回冗長コード（ＣＲＣ）の原理は、演算
が上記のような２進表示におけるモデュロ２でビットご
とに行われるガロア域（ＧＦ）に基づく。加算はＸＯＲ
であり、乗算はＡＮＤ論理演算子である。ベクトルに関
するすべての演算は、選択された多項式の累乗（この例
では、３２）よりも幅広いベクトルを生じない。これ
は、ベクトルに関するすべての演算がモデュロG(x)で行
われる、即ち、１が３２番目のビット位置の左に残らな
くなるまでG(x)によって除算されるためである。G(x)は
ガロア域を生成するために使用可能である。選択された
多項式は縮小できないため（縮小できない多項式のリス
トをPeterson及びWeldonによる前記刊行物で見ることが
できる）、α^Nとして表わされるそのフィールドにおけ
るエレメントの有限数は、２^32-1である。そのフィール
ドの４８個のエレメントが表１に示される。

【００２０】

【表１】表１ αの累乗 3 2ヒ゛ット・ヘ゛クトル(左がMSB) 4294967287 1.1.1..111.1..11111..11.1.1..11. 4294967288 .1.1.111.11..11.11.1....11111.11 4294967289 1.1.111.11..11.11.1....11111.11. 4294967290 .1.11..1.1.11.1..1.1111..1.11.11 4294967291 1.11..1.1.11.1..1.1111..1.11.11. 4294967292 .11....11.1.1....11..1..11.11.11 4294967293 11....11.1.1....11..1..11.11.11. 4294967294 1.....1..11.....1...111.11.11.11 (2³²-1)番目 0 ...............................1 1番目 1 ..............................1. 2 .............................1.. 3 ............................1... 4 ...........................1.... 5 ..........................1..... 6 .........................1...... 7 ........................1....... 8 .......................1........ α⁸ 9 ......................1......... 10 .....................1.......... 11 ....................1........... 12 ...................1............ 13 ..................1............. 14 .................1.............. 15 ................1............... 16 ...............1................ 17 ..............1................. 18 .............1.................. 19 ............1................... 20 ...........1.................... 21 ..........1..................... 22 .........1...................... 23 ........1....................... 24 .......1........................ 25 ......1......................... 26 .....1.......................... 27 ....1........................... 28 ...1............................ 29 ..1............................. 30 .1.............................. 31 1............................... 32 .....1..11.....1...111.11.11.111 33 ....1..11.....1...111.11.11.111. 34 ...1..11.....1...111.11.11.111.. 35 ..1..11.....1...111.11.11.111... 36 .1..11.....1...111.11.11.111.... 37 1..11.....1...111.11.11.111..... 38 ..11.1..1....11..111.....111.111 39 .11.1..1....11..111.....111.111. ガロア域は次のものを保有する。即ち、α⁰、即ち、そ
のフィールドの第１ベクトルは乗算α⁰xαⁿ=αⁿの識別
エレメント、乗算はそのフィールドの長さ(2^32-1又は42
94967295)の真モデュロ、 α⁵xα⁸=α¹³ α^4294967287xα⁸=α⁰ そして、更に一般的には、 αⁱxα^j＝α^{i+jモテ゛ュロ4294967295} である。

【００２１】完全なメッセージを形成するために複数バ
イトが付加される循環プロセスでは、既に累算されてい
るＮバイトに対するＦＣＳが計算可能であると仮定す
る。図２に示されたプロセスを参照すると、メッセージ
に更に８ビットを付加する必要がある場合、入ってくる
バイトに対する余地を残すために対応したシフトが生じ
なければならない。ガロア域のベクトルG(x)である現在
のＦＣＳは、そのシフトを処理するためにα⁸を乗算さ
れなければならない。明らかに、乗算はＧＦにおいて乗
算するようにルールに従わなければならず、モデュロG
(x)で行われなければ成らない。ガロア域乗算器は後述
される。しかし、表１を見ると、エレメントα⁸は１つ
の「１」を持った単純なベクトルであることがわかる。
今や、入ってくるベクトルはG(x)よりも幅狭いベクトル
であることに注目しなければならない。従って、G(x)に
よる除算の剰余の計算は自明な演算である。それはベク
トルそのものであり、除算を行う必要はない。従って、
１つのバイトが付加された後に新しいＦＣＳを計算する
ことは簡単である。

【００２２】

【数２】FCS_(N+1)=FCS_(N)xα⁸+B_(N+1) 但し、Ｂ_(N+1)は入ってくるバイトである。

【００２３】図３を参照すると、ガロア域乗算器が示さ
れる。α⁸によるガロア域乗算器は簡単な組合せのデバ
イスである。α⁸は９番目のビット位置に１を持った単
純なベクトルであるので、それ自身による乗算は被乗数
（現在のＦＣＳ）の右に８個のゼロを埋め込むことより
成る。今や、その埋め込みによって３２番目のビット位
置の左に押し出された８個までの１はG(x)を加算（減
算）することによって無効にされなければならず、従っ
て、その結果は３２ビットよりも大きくならないはずで
ある。これは、通常の数を除算する時、筆算によって行
われるプロセスと同じプロセスである。

【００２４】ＣＲＣ計算を実施するために使用される多
項式G(x)は３２次のものであるけれども、乗算は１１０
個の２入力演算子ＯＥ（及び入ってくるバイトを加算す
るための８個）しか必要とせず、計算結果は終了後に得
られる。ＸＯＲの演算子の数は、選択された多項式にお
ける１の数に直接に依存する。

【００２５】標準的な方法で使用されるような他の多項
式は、一般には２つの１しか持たず、従って、必要なＸ
ＯＲの数を大いにすくなくするが、ずっと多くの演算子
を必要とし、使用される層の数は計算結果を遅らせるで
あろう。

【００２６】図３に示されたＸＯＲのマトリクスにおい
て、シフトされた現在のＦＣＳに加えられるべき行０乃
至７は、位置０、６及び１、７におけるデータ・ビット
のＸＯＲが使用可能である列６及び７以外は溢れフィー
ルドにおいて消去するための１がある行である。これ
は、２つ以上の１がG(x)の最初の８ビットに現れるため
である。結局、ＣＲＣは多項式の次数だけデータの事前
乗算を行うので、最後のバイトを受け取った時、付加的
４サイクルが実行されなければならず、その間に、ＦＣ
Ｓの計算を終わらせるためのデータとして０が押し出さ
れる。これは、α³²による、即ち、α⁸による４倍の付
加的乗算に対応する。

【００２７】図４は、本発明の方法を実施するために使
用される回路の特定な実施例を示す。図３のα⁸による
乗算を行うＸＯＲのマトリクス及び３２ビットＦＣＳレ
ジスタ、並びに図２の新しいバイトを加えるために使用
されるＸＯＲが示される。ビット０、５、１４、１９、
２５、及び３１のロジックだけが示される。他のビット
に対するロジックも容易に得ることができる。

【００２８】ＣＲＣを計算するためのここに開示された
簡単なプロセスが、ガロア域を生成し得る任意の多項式
に採用可能であることは明らかである。各サイクルで処
理されるビットの数は、単一のベクトルである任意のＧ
Ｆの第１エレメントを使用して乗算を単純なものにする
ようそのビットの数が多項式の次数以下に留まる場合
（即ち、本発明の例では、α³¹まで）、８つの異なるも
のでよい。乗算器は各サイクルにおいてメッセージに付
加されたビットの数と同じ数の行を有し、マトリクスに
おけるＸＯＲの数は行の数及び多項式における１の数の
直接関数である。各ステップにおいて４バイトのＣＲＣ
実施するための３２ビットの処理は、α³²までの乗算器
を必要とするであろう。α³²は１つよりも多くの１を持
ったフィールドの第１エレメントであるので、乗算器は
実用可能に実施するためにはもっと複雑なものになろ
う。一方、従来技術の他の方法は、ルックアップ・テー
ブルのサイズ（232個のエントリ）のような実用上の制
限を持つであろう。

【００２９】受信端におけるエラー検出を改良するため
に、種々の既存の標準がＣＲＣ計算に対する修正をもた
らした。ビット単位で計算される時、ＦＣＳを有するシ
フト・レジスタは生成又は検査開始前にすべて１にプリ
セットされると仮定する。そして、一旦、計算される
と、ＦＣＳは反転されて送られる。この要件を考慮する
ために、本発明によれば、すべてが１ではないパターン
にプリセットされなければならない。即ち、それは、 B'01000110101011110110010001001001' である。

【００３０】このプリセット・パターンは、一旦α³²に
よって乗算されるとすべて１のパターンを生じるＧＦエ
レメントである。これは、ＦＣＳを計算させるために本
発明の方法が必要とするいくつかの付加的サイクルのた
め、必要となる。

【００３１】遠隔端で検査される時、レジスタは同じＧ
Ｆエレメントでもってプリセットされなければならな
い。全メッセージ（データ及び反転したＦＣＳ）がＧＦ
乗算器を通過（この時、付加的サイクルはない）した
後、エラーが生じなかった場合、そのレジスタはすべて
１のベクトルを持たなければならない。標準的な方法で
は、G(x)によるすべて１のパターンの除算の結果である
特別パターンに対して、その期待されたレジスタ内容が
検査される。

【００３２】図５は、本発明の方法のフローチャートで
ある。ステップ１において、前述のように、ＦＣＳレジ
スタはすべて１（１６進数'FFFFFFFF'）にプリセットさ
れる。本発明の好ましい実施例では、ＦＣＳレジスタ
は、１６進数'46AF6449'にプリセットされる。この値
は、α³²によって乗算される時、１６進数'FFFFFFFF'を
与える。ステップ２において、データ・バイトに対する
ＣＲＣ計算が可能にされるが、必要に応じて不能にする
こともできる。ステップ３において、ＦＣＳが計算さ
れ、ＦＣＳレジスタが更新される。ステップ４におい
て、そのセルがそのデータ・パケットの最後のセルであ
る場合、新しいＦＣＳが計算され、ＦＣＳレジスタが更
新される。最後のステップでは、その結果の１に対する
補数が３２ビットＣＲＣとして最後のセルの末端に挿入
されそして送信される。

【００３３】上記のＣＲＣを計算するためのプロセスは
ソフトウエアでも実施可能である。それは、全ＣＲＣに
関して単一のルックアップ・テーブル・コンサルテーシ
ョン及び単一のＸＯＲ演算を伴う非常に簡単なアルゴリ
ズムになる。これは図６に示される。遂行されるべきル
ープの数は、本発明の方法で使用される３２ビットＣＲ
Ｃに対しては、メッセージのバイト数プラス４である。

【００３４】

【発明の効果】本発明によれば、ガロア域の特性を利用
して通信ネットワークにおけるデータ保全性を保証する
ための、従来技術の方法よりも簡単且つ高速の方法が得
られる。

【図面の簡単な説明】

【図１】本発明を実施し得る通信ネットワークを表わす
ブロック図である。

【図２】新しいＦＣＳを計算するために使用されるプロ
セスのブロック表示である。

【図３】図３のガロア域乗算器の詳細図である。

【図４】図４に示されたガロア域乗算器のロジックのブ
ロック図である。

【図５】本発明の方法の流れ図である。

【図６】ソフトウエアで実施された新しいＣＲＣを計算
するために使用されるプロセスのブロック図である。

【符号の説明】

１０ガロア域乗算器１２ＸＯＲ１４３２ビット・レジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｑ 3/00

Claims

【特許請求の範囲】

【請求項１】一連のデータ・バイトとして形成されたメ
ッセージに対するフレーム検査シーケンスを生成し検査
する方法であって、該フレーム検査シーケンスを生成す
るために前記一連のデータ・バイトに関して計算演算を
遂行するステップより成り、該計算演算は、（ａ）前記
メッセージの前記一連のデータ・バイトを逐次に受信す
るステップと、（ｂ）前記一連のデータ・バイトにおけ
る各バイトをレジスタ手段に、該レジスタ手段が満杯と
なるまで押し込むステップと、（ｃ）各ステップにおい
て処理された前記データ・バイトのビットの数と一致す
るガロア域に属するベクトルによって前記レジスタ手段
の内容を乗算するステップと、（ｄ）前記レジスタ手段
の内容を更新するステップと、（ｅ）データの新しいバ
イトを前記レジスタ手段に押し込むステップと、（ｆ）
すべてのデータ・バイトが前記レジスタ手段に押し込ま
れてしまうまで前記ステップ（ｃ）、（ｄ）、（ｅ）を
繰り返すステップと、より成ることを特徴とする方法。
【請求項２】前記データ・バイトの各々は８ビットより
成り、前記ガロア域に属するベクトルはα⁸であること
を特徴とする請求項１に記載の方法。
【請求項３】前記ステップ（ｃ）は前記レジスタ手段の
内容に８個のゼロを埋め込むステップより成ることを特
徴とする請求項２に記載の方法。
【請求項４】前記埋め込むステップによって前記レジス
タ手段から押し出されたビットを無効にするステップよ
り成ることを特徴とする請求項３に記載の方法。
【請求項５】初期設定時に前記レジスタ手段の内容がす
べて１にプリセットされることを特徴とする請求項１乃
至請求項４に記載の方法。
【請求項６】一旦計算されたフレーム検査シーケンスは
反転されて送られることを特徴とする請求項５に記載の
方法。
【請求項７】一連のデータ・バイトとして形成されたメ
ッセージ及び該メッセージの末端に挿入されたフレーム
検査シーケンスに対してフレーム検査シーケンスを生成
し、検査するの装置であって、現在のＦＣＳを記憶するためのレジスタ手段と、前記レジスタ手段の内容をガロア域のベクトルによって
乗算するためのガロア域乗算手段と、前記ガロア域乗算手段の結果を前記レジスタ手段にロー
ドするためのゲート手段と、より成る装置。
【請求項８】前記ゲート手段は、前記一連のデータ・バ
イトのうちの新しいバイトを前記レジスタ手段に押し込
むための手段より成ることを特徴とする請求項７に記載
の装置。
【請求項９】前記ガロア域乗算手段はＸＯＲ演算子のマ
トリクスであることを特徴とする請求項８に記載の装
置。