JPH07240662A - 特にフィルタのカットオフ周波数の調整を目的とする可変係数による容量の逓倍装置、およびそのような装置に備えられたフィルタ - Google Patents

特にフィルタのカットオフ周波数の調整を目的とする可変係数による容量の逓倍装置、およびそのような装置に備えられたフィルタ

Info

Publication number
JPH07240662A
JPH07240662A JP7022026A JP2202695A JPH07240662A JP H07240662 A JPH07240662 A JP H07240662A JP 7022026 A JP7022026 A JP 7022026A JP 2202695 A JP2202695 A JP 2202695A JP H07240662 A JPH07240662 A JP H07240662A
Authority
JP
Japan
Prior art keywords
current
filter
point
signal
cutoff frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7022026A
Other languages
English (en)
Inventor
Pierre Genest
ピエール・ジユネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH07240662A publication Critical patent/JPH07240662A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/40Impedance converters
    • H03H11/405Positive impedance converters

Abstract

(57)【要約】 【目的】 可変変数によって容量を逓倍させる装置、特
にそうした容量を含んだフィルタのカットオフ周波数を
調整するための装置を提供する。 【構成】 電流増幅手段を備え、それにより前記容量を
通過する電流の増幅を可能とし、また前記容量が所定の
第1点(A)と第2点(B)との間で浮遊しているもの
としたとき、前記電流増幅手段が差動電流増幅器(4
2、53)を備えていることを本質的特徴としている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明の分野は、少なくとも1つ
の容量を含むフィルタであって、それのカットオフ周波
数がとりわけそれの容量の関数であるようなフィルタの
分野である。さらに詳しくいえば、本発明は上述のよう
なフィルタのカットオフ周波数を調整する装置に関する
ものである(すなわち、そのフィルタは少なくとも1つ
の容量を含み、調整対象カットオフ周波数はその容量に
応じて変化する)。
【0002】
【従来の技術及び発明が解決しようとする課題】先行技
術において、少なくとも1つの容量を含んだ数多くのフ
ィルタ、とりわけLCフィルタ(つまりインダクタンス
と容量を持ったフィルタ)が知られている。
【0003】少なくとも1つの容量を含んだこうした既
知のフィルタはいくつかの不都合を呈している。
【0004】こうした既知のフィルタの第1の不都合な
点は、所望のカットオフ周波数が低ければ低いほど容量
を大きくしなければならないという事実に結びついてい
る。その結果、低周波における濾波は大容量の使用を必
要とするが、大容量は大きな寸法をもたらし、また大容
量の集積化は、例えば ASIC において、極めて困難であ
る。
【0005】こうした既知のフィルタの第2の不都合な
点は、それのカットオフ周波数の調整が極めて困難なこ
とである。なぜなら使用素子、とりわけ容量素子は一般
に、設計時に想定したような素子とは少しばかり異なる
からである。
【0006】こうした既知のフィルタの第3の不都合な
点は、それが演算増幅器を主体とするループ構造となっ
ていることから、消費電力が大きいことである。この大
きな消費電力は、その演算増幅器が、実際に処理したい
と思う周波数範囲よりずっと大きな利得・帯域幅を持っ
ていなければならないという事実に由来し、またそうす
る目的は、漏れ電流がフィードバックループの受動素子
によってその増幅器を短絡させるのを避けるためであ
る。
【0007】また先行技術において、フィルタのカット
オフ周波数を可変係数によってそのフィルタの容量を逓
倍させることで調整することも同様に既知である。
【0008】そうした場合に、この容量は小さな値のも
の、従って小サイズのものであっても構わない。なぜな
らこの容量は可変係数によって逓倍させることが予定さ
れているからであり、またこの可変係数の値は、調整対
象フィルタに対して所望するカットオフ周波数の関数で
ある。言い換えると、大きな容量値を必要とする極めて
低周波の濾波に対してさえ、値の小さな容量を使用する
ことが可能となり、調整装置の逓倍手段によって、小さ
な値を元にして、可変係数で逓倍することで大きな値を
得ることができる。
【0009】先行技術においてはまた、容量逓倍手段が
電流増幅手段を含み、それによって前記容量を通過する
電流を増幅できることも同じく既知である。
【0010】こうすれば、調整対象フィルタは演算増幅
器を含まず、またそれの消費電力は、演算増幅器主体の
構造を有する既知のフィルタに比べて低くなる。
【0011】
【課題を解決するための手段及び作用】本発明は可変係
数で容量を逓倍する装置、とりわけそのような容量を含
むフィルタのカットオフ周波数の調整を目的とする装置
を対象とし、この装置は前記容量を通過する電流の増幅
を可能とする電流増幅手段を備えており、また前記容量
が所定の第1の点と第2の点との間で浮遊しているタイ
プのもので、前記電流増幅手段が差動電流増幅器を備え
ていることを本質的特徴としている。
【0012】第1の実施例によれば、前記差動電流増幅
器は第1の入力点(e+)と、第2の入力点(e−)
と、第1の反転出力点(s+)と、第2の追従出力点
(s−)とを備えており、第1入力点(e+)は前記容
量を通過する電流を表している電流を受け取り、第2入
力点(e−)はどこにも接続されておらず、第1反転出
力点(s+)は差動電流の第1利得Gをもたらし、かつ
前記所定の第1の点(A)に接続されており、また第2
追従出力点(s−)は差動電流増幅の第2利得G+1を
もたらし、かつ前記所定の第2の点(B)に接続されて
いる。
【0013】第1の実施例の変形例によれば、前記電流
増幅手段はさらに電流伝達器を備えており、前記容量
(C)は第1端子と第2端子とを有し、第1端子は前記
所定の第1の点(A)につながれ、また第2端子は前記
電流伝達器の増幅対象電流入力点(X)につながれ、前
記電流伝達器は前記増幅対象電流入力点(X)と、電流
反転出力点(Z)と、制御入力点(Y)とを備え、増幅
対象電流入力点(X)は前記容量の第2端子につなが
れ、電流反転出力点(Z)は前記差動電流増幅器の第1
入力点(e+)につながれ、また制御入力点(Y)は前
記所定の第2の点(B)につながれており、そして前記
差動電流増幅器の第1入力点(e+)は前記電流伝達器
の電流反転出力点(Z)につながれている。
【0014】差動電流増幅器の出力電流間の非対称性
は、所定の2点において、つまりその間で調整対象フィ
ルタの容量が浮遊しているような2点上で同じ容量が現
れる必要があること、従って調整対象フィルタの容量
と、電流伝達器の容量と、差動電流増幅器の容量とで形
成される集合体が構成する仮想容量の両側に同じ電流が
現れる必要があるということに由来する。調整対象フィ
ルタの容量をCとすると、この仮想容量は(G+1)・
Cである。この構造の長所は、とりわけ差動電流増幅器
の長所でもあり、列挙すれば、雑音の低さ、オフセット
の小ささ、通過帯域の広さ、直線性の良さ、利得に関す
る精度の高さである。この直線性の良さと利得に関する
精度の高さが、調整対象フィルタのカットオフ周波数を
精密に調整することを可能にしていることに気付くこと
が重要である。
【0015】別の実施例によれば、調整対象フィルタの
前記容量(C/2)が所定の第1の点(A)と第2の点
(B)との間で浮遊している容量であるとしたとき、前
記電流増幅手段がさらに、調整対象フィルタの前記容量
にほぼ等しい追加容量(C'/2)を備え、調整対象フィル
タの容量(C/2)は第1の端子と第2の端子とを有
し、第1の端子は前記所定の第1の点(A)につなが
れ、追加容量(C'/2)は第1の端子と第2の端子とを有
し、第1の端子は前記所定の第2の点(B)につなが
れ、前記差動電流増幅器は第1の入力点(e+)と、第
2の入力点(e−)と、第1の反転出力点(s+)と、
第2の追従出力点(s−)とを備え、第1入力点(e
+)は調整対象フィルタの前記容量(C/2)を通過す
る電流を表している電流を受け取り、第2入力点(e
−)は前記追加容量(C'/2)を通過する電流を表してい
る電流を受け取り、第1反転出力点(s+)は前記所定
の第1の点(A)につながれ、第2追従出力点(s−)
は前記所定の第2の点(B)につながれ、前記差動電流
増幅器の前記第1出力点と前記第2出力点とは、同じ差
動電流増幅利得をもたらす。
【0016】この別の実施例の変形例によれば、前記電
流増幅手段はさらに、第1の電流伝達器と第2の電流伝
達器とを備えており、第1の電流伝達器は増幅対象電流
入力点(X)と、電流反転出力点(Z)と、制御入力点
(Y)とを備え、増幅対象電流入力点(X)は調整対象
フィルタの前記容量(C/2)の前記第2端子につなが
れ、電流反転出力点(Z)は前記差動電流増幅器の第1
の入力点(e+)につながれ、制御入力点(Y)は前記
所定の第2の点(B)につながれ、また第2の電流伝達
器は増幅対象電流入力点(X’)と、電流反転出力点
(Z’)と、制御入力点(Y’)とを備え、増幅対象電
流入力点(X’)は前記追加容量(C'/2)の前記第2端
子につながれ、電流反転出力点(Z’)は前記差動電流
増幅器の第2の入力点(e−)につながれ、制御入力点
(Y’)は前記所定の第1の点(A)につながれ、前記
差動電流増幅器の第1入力点(e+)は前記第1電流伝
達器の反転出力点(Z)につながれ、また前記差動電流
増幅器の第2入力点(e−)は前記第2電流伝達器の反
転出力点(Z’)につながれている。
【0017】この解決法は前の解決法より実現が容易で
ある。なぜなら差動電流増幅器の2つの出力点は、ここ
で同じ利得をもたらすからである。もし調整対象フィル
タの容量と追加容量とを、両方ともC/2と表記し、ま
たもし差動電流増幅器の2出力点のそれぞれの利得をG
と表記すれば、調整対象フィルタの容量と、追加容量
と、2つの電流伝達器と、そして差動電流増幅器とで形
成される集合体が構成する仮想容量は(G+1/2)・Cとな
る。
【0018】調整対象フィルタの容量が浮遊している場
合は、その容量がアースを基準としている場合よりも実
施困難になる。それにもかかわらず、これらの実施例
は、完全に差動式のフィルタを、前者が含意しているあ
らゆる利点(とりわけ雑音の低さとオフセットの小さ
さ)と共に実現するのを可能にすることにより、極めて
重要である。
【0019】好ましくは、前記差動電流増幅器は、 −コモンモード・バイアス電流を発生させる電流発生手
段と、 −その2つの入力点において、前記コモンモード・バイ
アス電流と、増幅対象である差動モード電流とを受け取
り、またそれの2つの出力点から、増幅済み差動モード
電流を送り出しす超線形(translineair
e)逓倍器と、 −前記超線形逓倍器が受け取った前記バイアス電流を基
に、前記超線形逓倍器をバイアスするバイアス手段及び −超線形逓倍器の前記出力点におけるコモンモード電流
を補償する電流補償手段を含んでおり、また前記容量逓
倍手段はさらに、前記超線形逓倍器の利得変化を可能に
する手段をも含んでいる。
【0020】こうして増幅そのものが、超線形逓倍器の
おかげで独創的な仕方で実現される。超線形逓倍器は、
一般に複雑な数理関数を再現したり、さらには混合器を
製作するのに使用される。
【0021】さらに、超線形逓倍器のバイアス手段によ
って、利得に関して高い精度が得られ、またコモンモー
ド電流補償手段によって、極めて良好なコモンモード除
波が得られる。
【0022】本発明の好ましい実施例において、前記超
線形逓倍器は出力トランジスタから成る少なくとも2対
の差動対を並列に含んでおり、また超線形逓倍器の利得
変化を可能にする前記手段は、前記超線形逓倍器の出力
トランジスタ差動対のそれぞれを活動化/非活動化する
手段であり、前記容量逓倍可変係数は、前記活動化/非
活動化手段によって活動状態にされる出力トランジスタ
差動対の個数の関数となっている。
【0023】こうして選択的に活動化可能又は活動化不
能となる複数の差動対を並列に配線することで、可変利
得がうまく実現され、この利得をプログラミングするこ
ともできる。
【0024】変形例によれば、超線形逓倍器の利得変化
を可能にする前記手段は、前記超線形逓倍器がそれの2
つの入力点において受け取った前記コモンモード・バイ
アス電流を変化させることのできる手段である。
【0025】こうして超線形逓倍器の利得はバイアス電
流に応じて変化し、また調整対象フィルタの制御ループ
は全体をアナログにすることができる。さらに、もしバ
イポーラトランジスタを使用し、またもしコモンモード
電流が無視できるならば、その場合の利得はバイアス電
流に応じて直線的に変化する。
【0026】前記差動電流増幅器は、バイポーラトラン
ジスタを含むグループに属しているトランジスタと、M
OSトランジスタを含むグループに属しているトランジ
スタとを含んでいるのが有利である。
【0027】本発明の別の特徴によれば、前記調整対象
フィルタが濾波対象有効信号を連続的に受け取るような
ものであるとしたとき、そうしたフィルタのカットオフ
周波数調整装置は、 −基準信号を発生させる基準信号発生手段と、 −前記調整対象フィルタとほぼ同じであり、また前記調
整対象フィルタの前記容量にほぼ等しい容量を少なくと
も1つ含んでおり、前記校正用フィルタは前記基準信号
を受け取り、そして濾波済み基準信号を送り出す校正用
フィルタと、 −調整対象フィルタの容量を逓倍する前記手段とほぼ同
じであり、また校正用フィルタの前記容量を可変係数に
よって逓倍することを可能にする逓倍追加手段と、また
調整対象フィルタの容量逓倍手段を制御する前記手段
は、同じく校正用フィルタの容量逓倍追加手段をも制御
し、またこの制御手段は前記濾波済み基準信号を分析す
る手段を含み、前記分析手段は調整対象フィルタの前記
容量逓倍手段と、校正用フィルタの前記容量逓倍追加手
段とに対して、調整対象フィルタの容量と、校正用フィ
ルタの容量との逓倍係数を補正する信号を送り出してい
る。
【0028】調整対象フィルタが絶えず濾波対象有効信
号を受け取っている状態では、それの作動を中断させて
校正を行うことはできない。そうした場合には、校正用
と呼ばれる追加フィルタを使用し、このフィルタは調整
対象フィルタと対になっており、従って調整対象フィル
タの作動を中断させずに校正を実施することができる。
【0029】こうして、校正用フィルタの容量は校正用
フィルタの出力を基に、補正フィードバックループによ
って修正され、このループは濾波済み基準信号分析手段
と、逓倍追加手段とを含んでいる。それに反して調整対
象フィルタの容量は調整対象フィルタの出力を基に、補
正フィードバックループによって修正されることはな
い。確かに、調整対象フィルタの容量逓倍手段は、校正
用フィルタの容量逓倍追加手段と同じ逓倍係数補正信号
を受け取る。この補正信号は、校正用フィルタに対して
実施された校正の結果にほぼ対応しており、調整対象フ
ィルタのカットオフ周波数と、校正用フィルタのカット
オフ周波数とを同時に調整することが可能になる。
【0030】本発明の別の特徴によれば、調整対象フィ
ルタが断続的作動時間間隔の間だけ濾波対象有効信号を
受け取るようなものであるとき、そうしたフィルタのカ
ットオフ周波数調整装置は、 −基準信号を発生させる基準信号発生手段と、 −前記濾波対象有効信号と前記基準信号とを受け取り、
そして多重化信号を送り出すが、前記濾波対象有効信号
の前記断続的作動時間間隔の間だけ、その多重化信号の
中に前記基準信号が差し挟まれ、前記調整対象フィルタ
は前記多重化信号を受け取り、そしてそれが前記濾波対
象有効信号を受け取ったときは濾波済み有効信号を送り
出し、あるいはそれが前記基準信号を受け取ったときは
濾波済み基準信号を送り出す多重化手段とを含んでお
り、また調整対象フィルタの容量逓倍手段を制御する前
記手段が、前記濾波済み基準信号を分析する手段を含
み、前記分析手段は前記逓倍手段に対して、調整対象フ
ィルタの容量逓倍係数を補正する少なくとも1つの信号
を送り出している。
【0031】ここでは、前に紹介した実施例とは逆に、
調整対象フィルタは間欠的にしか濾波対象有効信号を受
け取らない。従って休止期間中に(すなわち濾波対象有
効信号を受け取らない期間中に)調整対象フィルタの校
正を進めることは可能である。従って第2の実施例にお
いて、校正用フィルタは必要でない。カットオフ周波数
の調整精度は、第1の実施例の場合よりも優れている。
なぜなら調整対象フィルタと校正用フィルタとを対にす
るという制約がもはや存在しないからである。
【0032】調整対象フィルタの容量は、濾波済み基準
信号分析手段と逓倍手段とを含む補正フィードバックル
ープによって修正される。
【0033】濾波済み基準信号分析手段と調整対象フィ
ルタの容量の逓倍手段とを含む補正ループについて、本
発明は3つの好ましい実施例を提案する。
【0034】補正ループの第1の好ましい実施例におい
て、前記基準信号は時間信号であり、また前記濾波済み
基準信分析手段は、 −前記時間信号の始まりから所定の時間を経過したの
ち、前記濾波済み基準信号の特性値を所定の閾値と比較
する特性値比較手段、及び −前記所望カットオフ周波数と、前記比較手段から提供
される比較結果とに応じて、前記逓倍係数補正信号を補
正する補正信号修正手段とを含んでいる。
【0035】こうしてローパスフィルタの場合、調整対
象フィルタのカットオフ周波数が所望カットオフ周波数
より小さいとき、濾波済み基準信号の前記特性値は前記
所定の閾値より小さくなり、逆の場合には、濾波済み基
準信号の前記特性値は前記所定の閾値より大きいか、ま
たは等しくなる。対照的にハイパスフィルタの場合、不
等号が逆向きになる。
【0036】例えば、基準信号をステップ信号またはパ
ルス信号とし、濾波済み基準信号の特性値を電圧とす
る。すると分析手段は、所定の時間間隔の後で、フィル
タの出力電圧が所定の閾値電圧に達した機会があったか
どうかを検出する。もし応答が否定であれば、調整対象
フィルタのカットオフ周波数が所望カットオフ周波数よ
り小さいことを意味し、また調整対象フィルタの容量逓
倍係数を修正することで、調整対象フィルタのカットオ
フ周波数を増加させる必要があるこを意味する。
【0037】前記濾波済み基準信号分析手段が前記逓倍
係数補正信号を修正するのに、調整対象フィルタの前記
カットオフ周波数が前記所望カットオフ周波数より大き
くなるか、または等しくなるまで逐次反復することで修
正を行うのが有利である。こうして1回の反復ごとに、
調整対象フィルタのカットオフ周波数を一定刻みで増加
させる。
【0038】補償ループの第2の好ましい実施例におい
て、前記基準信号は前記調整対象フィルタに対して所望
したカットオフ周波数にほぼ等しい周波数を有するこ
と、および前記濾波済み基準信号分析手段は、 −前記濾波済み基準信号の最大振幅を検出する最大振幅
検出手段と、 −濾波済み基準信号の前記最大振幅を所定の閾値振幅と
比較する最大振幅比較手段、及び −前記逓倍係数補正信号を、前記所望カットオフ周波数
と、前記比較手段から提供される比較結果とに応じて修
正する補正信号修正手段とを含んでいる。
【0039】こうしてローパスフィルタの場合、調整対
象フィルタのカットオフ周波数が前記所望カットオフ周
波数より小さいとき、濾波済み基準信号の最大振幅は前
記所定の閾値振幅より小さく、逆の場合には、濾波済み
基準信号の前記最大振幅は上記所定の閾値振幅より大き
いか、それに等しい。
【0040】前記濾波済み基準信号分析手段が前記逓倍
係数補正信号を修正するのに、調整対象フィルタの前記
カットオフ周波数が前記所望カットオフ周波数より大き
くなるか、あるいは等しくなるまで、連続的に制御する
ことで修正を行うのが有利である。
【0041】こうして、逐次反復する際に調整対象フィ
ルタのカットオフ周波数を一定刻みで増加させる代わり
に、このカットオフ周波数を連続的に変化させる。第1
の実施例において補償は離散的であったのに対して、こ
こでの補償は連続的である。
【0042】補償ループの第3の好ましい実施例におい
て、前記調整対象フィルタを2次のフィルタとし、それ
のカットオフ周波数にほぼ等しい周波数に対して、π/
2にほぼ等しい位相ずれをもたらすものとしたとき、前
記基準信号は、前記調整対象フィルタに対して所望した
カットオフ周波数にほぼ等しい周波数を有するものと
し、カットオフ周波数調整装置は移相手段を含み、その
移相手段は基準信号を受け取り、そして前記基準信号に
対して約π/2だけ移相した比較信号を送り出し、また
前記濾波済み基準信号分析手段は、 −前記濾波済み基準信号と前記比較信号との間で位相を
比較する位相比較手段、及び −前記所望カットオフ周波数と、前記比較手段から提供
される比較結果とに応じて前記逓倍係数補正信号を修正
する逓倍係数補正信号修正手段とを含んでいる。
【0043】こうして、ローパスフィルタの場合、調整
対象フィルタのカットオフ周波数が前記所望カットオフ
周波数より小さければ、濾波済み基準信号の位相は前記
比較信号の位相より小さく、逆の場合には、前記濾波済
み基準信号の位相は前記比較信号の位相より大きいか、
あるいはそれに等しい。
【0044】2次のフィルタは既知のどのようなフィル
タであってもよい(バターワースフィルタ、チェビシェ
フフィルタなど)。
【0045】カットオフ周波数において、位相ずれはど
のようなフィルタに対してもπ/2に等しいので、カッ
トオフ周波数の近傍の振幅に大きな影響を持つ(一般に
zと表記される)パラメータにわずらわされることな
い。その結果、基準信号はクウォーツから供給すること
ができ、このことから、カットオフ周波数の調整に関し
て優れた精度を得ることが可能となる。
【0046】前記位相比較手段が、前記濾波済み基準信
号と前記比較信号との間の位相差に比例した値を送り出
すようなものであるとしたとき、前記濾波済み基準信号
分析手段が前記逓倍係数補正信号を修正するのに、連続
的な制御によって、調整対象フィルタの前記カットオフ
周波数が前記所望カットオフ周波数より大きくなるか、
あるいは等しくなるまで、修正を行うのが有利である。
【0047】こうして、補償ループはアナログ型とな
り、調整対象フィルタのカットオフ周波数は連続的に修
正される。
【0048】変形例によれば、前記位相比較手段を、前
記濾波済み基準信号の位相が比較信号の位相より小さい
か、小さくないかを知らせる情報を送り出すようなもの
であるとしたとき、前記濾波済み基準信号分析手段が前
記逓倍係数補正信号を修正するのに、調整対象フィルタ
の前記カットオフ周波数が、前記所望カットオフ周波数
より大きくなるか、あるいは等しくなるまで、逐次反復
することで修正を行う。
【0049】ここでの補償ループは離散型であり、修正
は調整対象フィルタのカットオフ周波数を逐次近似する
ことで行われる。
【0050】本発明は同じく、これまでに紹介したよう
な装置を含んでいるタイプのフィルタにも関係してい
る。
【0051】
【実施例】本発明の他の特徴および利点は、本発明のい
くつかの好ましい実施例に関する以下の説明および付属
図面を読むことで明らかとなろうが、これらの実施例は
参考のために記載したものであり、限定するためではな
い。
【0052】したがって本発明は、可変係数により容量
を逓倍させる装置に関するものであり、とりわけそのよ
うな容量を含む調整対象フィルタのカットオフ周波数を
調整することを目指している。本発明は、少なくとも1
つの容量を含み、またそれの調整対象カットオフ周波数
が特にこの容量の関数であるようなフィルタであれば、
どのようなフィルタを使っても実現できる。
【0053】図1のブロック図に示したとおり、調整装
置1は調整対象フィルタ2に作用する。調整装置1は、
その反面で濾波対象入力信号5を受け取り、濾波済み出
力信号6を送り出すが、この調整装置は調整対象フィル
タ2の容量を逓倍させる手段3と、逓倍手段3を制御す
る手段4とを含んでいる。
【0054】制御手段の制御下で、逓倍手段3は調整対
象フィルタ2の容量(Cと表記する)を逓倍可変係数
(kと表記する)によって逓倍させることができる。従
って調整対象フィルタの容量Cは、逓倍係数kに応じた
仮想容量(kCと表記する)によって置き換えられる。
【0055】言い換えると容量Cは、仮想容量kCとし
て動作する構成によって置き換えられ、この構成は調整
対象フィルタ2の容量Cと、調整装置1とを含んでい
る。逓倍係数kの値は制御手段によって、調整対象フィ
ルタ2のカットオフ周波数が所望する所定のカットオフ
周波数にほぼ等しくなるように制御される。
【0056】説明の結果として、逓倍手段3は電流増幅
手段を含み、調整対象フィルタ2の容量Cを係数kによ
って逓倍させて仮想容量kCを得るが、その逓倍は調整
対象フィルタの容量Cを通過する電流を増幅することで
実現される。
【0057】調整対象フィルタ2の容量は、アースを基
準としていてもよいし、所定の2点間で浮遊していても
よい。
【0058】図2Aは、図1に記載された逓倍手段3の
実施例のブロック図を示す。この実施例は、調整対象フ
ィルタ2の容量Cがアースを基準としているような場合
に対応する。
【0059】この第1の実施例において、調整対象フィ
ルタの容量Cを逓倍させる手段3は、電流伝達器21で
構成されている。電流伝達器は電流入力点Xと、電流反
転出力点Zと、制御入力点Yとを備えており、電流入力
点Xは増幅対象電流ic の入力点であり、容量Cの第2
端子22につながれ、電流反転出力点Zは増幅済み電流
Gic の出力点であり、容量Cの第1端子23につなが
れ、また制御入力点Yはアースにつながれている(この
制御入力点Yは、実際は増幅対象電流入力点Xから基準
電圧を受け取るが、第1の実施例の場合、この基準電圧
はアースである)。増幅済み電流出力点Zの増幅利得を
Gと表記すれば、等価仮想容量は、図2Bに示すとお
り、(G+1)Cである。言い換えると、調整対象フィ
ルタの容量Cの逓倍係数kはG+1である。
【0060】電流伝達器21の好ましい実施例の簡略電
気回路図を図3に示す。専門家によく知られたこの電気
回路図の上には、入力点XおよびYと、出力点Zとが見
られる。n=3(nは連なったトランジスタ段の個数と
する)とすると、増幅済み電流出力Zの利得は、n個の
トランジスタ段から成るn個の制御電圧対(Ci
i )i〓〔1,n〕の値に応じて0から15まで変化
できる。
【0061】図4Aは、図1に記載した逓倍手段3の第
1の好ましい実施例のブロック図を示すが、この実施例
は調整対象フィルタ2の容量Cが所定の2点AおよびB
の間で浮遊している場合に対応する。
【0062】この実施例において、調整対象フィルタの
容量Cの逓倍手段3は、電流伝達器41と、差動電流増
幅器42とから構成されている。
【0063】調整対象フィルタの容量Cは第1端子43
と第2端子44とを有し、第1端子は所定の第1の点A
につながれ、また第2端子は電流伝達器41の増幅対象
電流入力点Xにつながれている。
【0064】電流伝達器41は、図3との関連において
既に紹介したようなものであってよいが、この電流伝達
器は増幅対象電流入力点Xと、増幅済み電流反転出力点
Zと、制御入力点Yとを備えており、増幅対象電流入力
点Xは容量Cの第2端子44につながれ、増幅済み電流
反転出力点Zは差動電流増幅器42の第1入力点e+に
つながれ、制御出力点Yは所定の第2の点Bにつながれ
ている。
【0065】差動電流増幅器42は第1入力点e+ と、
第2入力点e- と、第1追従出力点s+ と、第 2反転出
力点s- とを備えており、第1入力点e+ は電流伝達器
41の増幅済み電流反転出力点Zにつながれ、第2入力
点e- はどこにも接続されておらず、第1追従出力点s
+ は第1の差動電流増幅利得Gをもたらし、また所定の
第1の点Aにつながれ、また第2反転出力点s- は第2
の差動電流増幅利得G+1をもたらし、また所定の第2
の点Bにつながれている。
【0066】図4Bに示したとおり、等価仮想容量は
(G+1)Cである。第2の実施例において、差動電流
増幅器42の出力点s+ およびs- におけるそれぞれの
利得GとG+1との間の非対称性は、所定の2点Aおよ
びBにおいて同じ容量が現れる必要があること、従って
仮想容量(G+1)Cの両側に同じ電流が現れる必要が
あるということに由来する。
【0067】図5Aは、図1に掲げた逓倍手段3の第2
の好ましい実施例のブロック図を示すが、この実施例も
また、調整対象フィルタの容量Cが所定の2点Aおよび
Bの間で浮遊している場合に対応している。
【0068】この実施例において、調整対象フィルタの
容量(ここではC/2と表記する)を逓倍させる手段3
は、第1の電流伝達器51および第2の電流伝達器52
と、調整対象フィルタの前記容量C/2にほぼ等しい追
加容量C'/2(C=C')と、差動電流増幅器53とから構
成されている。
【0069】調整対象フィルタの容量Cは第1端子54
と第2端子55とを有し、第1端子は所定の第1の点A
につながれ、第2端子は第1電流伝達器51の増幅対象
電流入力点Xにつながれている。
【0070】追加容量C’は第1端子57と第2端子5
6とを有し、第1端子は所定の第2の点Bにつながれ、
第2端子は第2電流伝達器52の増幅対象電流入力点
X’につながれている。
【0071】第1電流伝達器51は増幅対象電流入力点
Xと、増幅済み電流反転出力点Zと、制御入力点Yとを
備えており、増幅対象電流入力点Xは調整対象フィルタ
の容量C'/2の第2端子55につながれ、増幅済み電流反
転出力点Zは差動電流増幅器53の第1入力点e+ につ
ながれ、制御入力点Yは所定の第2の点Bにつながれて
いる。
【0072】第2電流伝達器は増幅対象電流入力点X’
と、増幅済み電流反転出力点Z’と、制御入力点Y’と
を備えており、増幅対象電流入力点X’は追加容量C'/2
の第2端子56につながれ、増幅済み電流反転出力点
Y’は差動電流増幅器53の第2入力点e- につなが
れ、制御入力点Y’は所定の第1の点Aにつながれてい
る。
【0073】差動電流増幅器53は第1入力点e+ と、
第2入力点e- と、第1反転出力点s+ と、第2追従出
力点s- とを備えており、第1入力点e+ は第1電流伝
達器51の増幅済み電流反転出力点Zにつながれ、第2
入力点e- は第2電流伝達器52の増幅済み電流反転出
力点Z’につながれ、第1反転出力点s+ は所定の第1
の点Aにつながれ、第2追従出力点s- は所定の第2の
点につながれている。
【0074】この変形例において、差動電流増幅器53
の第1出力点s+ および第2出力点s- は、同じ差動電
流増幅利得Gをもたらす。図5Bに示すとおり、等価仮
想容量は(G+1/2)Cである。
【0075】図6に、差動電流増幅器53の好ましい実
施例の簡略電気回路図を示す。
【0076】この差動電流増幅器53は、 −コモンモード・バイアス電流63、64を発生させる
手段61、62と、 −超線形逓倍器65と、 −超線形逓倍器65をバイアスする手段66と、 −逓倍器65の出力コモンモード電流を補償する手段6
10、611とを含んでいる。
【0077】コモンモード・バイアス電流発生手段6
1、62は、例えば電流源であったり、さらには抵抗で
もよい。
【0078】超線形逓倍器25は2つの差動入力点E、
Fと、2つの差動出力点C、Dとを有している。この2
つの入力点E、Fにおいて、超線形逓倍器はコモンモー
ド・バイアス電流63、64および増幅対象差動モード
電流68、69とを受け取る。この2つの差動出力点
C,Dにおいて、超線形逓倍器は増幅済み差動モード電
流を送り出す。超線形逓倍器65は入力トランジスタT
5およびT8から成る1対のトランジスタ対と、出力ト
ランジスタT6およびT7から成る1対のトランジスタ
差動対とを含んでいる。
【0079】この例において、超線形逓倍器65の中で
使用されているトランジスタはNMOSタイプであり、差動
対を成す出力トランジスタT6およびT7のソースどう
しは互いにつながれており、出力トランジスタT6、T
7を通過した増幅済み電流I6 、I7 の加算点Gを構成
している。
【0080】バイアス手段66は電流ミラー(T1、T
2)を備えており、これにより超線形逓倍器65の極性
が自動的にバイアスされる。
【0081】コモンモード電流補償手段610、611
は、超線形逓倍器65の差動利得に対して何の影響も及
ぼさないが、しかしこれは、これが超線形逓倍器の出力
トランジスタに対して送り出す(バイアス電流と、場合
によっては追加電流とから構成される)コモンモード電
流I11、I12が、これら出力トランジスタを通過するバ
イアス電流に等しいことを保証する。言い換えると、選
択された基準を使って、補償手段はI11=I7 とI12=
I6 を保証する。こうして、場合によっては存在するコ
モンモード成分(バイアス手段26は、それの出力トラ
ンジスタの中で、超線形逓倍器の入力トランジスタを通
過するすべてのコモンモード電流を転写するという事実
から、こうした成分は存在し得る)は、増幅要素の出力
点C、Dに戻されることはない。従って増幅要素は極め
て優れたコモンモード除去をもたらす。
【0082】この実施例において、コモンモード電流補
償手段は、 −トランジスタT2を通過するコモンモード・バイアス
電流を転写する電流転写手段610、及び −電流転写手段610によって転写された電流を、超線
形逓倍器65の出力トランジスタT6、T7の端子(増
幅要素の差動出力点C、Dを構成している端子)に注入
する電流注入手段611を含んでいる。
【0083】コモンモード電流転写手段610は、 −極性判定手段66の電流鏡(T1、T2)のトランジ
スタT2と一緒に作動して、新たな電流鏡を構成するト
ランジスタT9、及び −トランジスタT9のドレインにおいて一定の電圧を保
持する定電圧保持手段(例えば2つのトランジスタT1
3、T14)を含んでいる。こうして、差動電流に起因
する電圧変動が抑えられ、電流の複写が改善される。
【0084】トランジスタT9は、トランジスタT2お
よびT3を通過するコモンモード・バイアス電流を再現
する機能を持っている。
【0085】転写済み電流注入手段611は、例えば2
つの第1電流ミラー(T10、T11)、(T10、T
12)と、2つの第2電流ミラー(T15、T16)、
(T15、T17)とから構成され、第1電流ミラーは
共通の第1分岐を有し、また第2電流ミラーは2つの第
1電流ミラー(T10、T11)、(T10、T12)
にカスケード接続されており、またこの手段611によ
って、とりわけ第1電流ミラーの各トランジスタT1
0、T11、T12の出力抵抗を改善することが可能に
なる。
【0086】こうして、同じコモンモード・バイアス電
流I11、I12が2つのトランジスタT11、T12を通過
し、次にT16、T17を通過し、そして増幅要素の2つの
差動出力点C、Dに到達する。これらの電流I11、I12
は、超線形逓倍器65の出力トランジスタT6 、T7 を
通過する電流I6 、I7 に等しい。その結果、極めて優
れたコモンモード除去が保証される。
【0087】この増幅器の実施例において使用されたト
ランジスタはMOSタイプである。しかしながら、この
ような増幅器はバイポーラトランジスタを使っても同様
に作動させることが可能なことは明白であり、専門家は
MOSタイプからバイポーラタイプへの移行において、
何ら大きな障害に遭遇しない。
【0088】本発明によれば、容量逓倍手段3はさら
に、超線形逓倍器65の利得を変化させることのできる
手段をも含んでいる。
【0089】図7は、図6の回路図を手直ししたもので
あり、超線形逓倍器65の利得を変化させることのでき
る手段の好ましい実施例を示す。
【0090】この実施例において、利得を変化させるた
めに、超線形逓倍器65の出力トランジスタ(T6、T
7)から成る複数個の差動対を並列に配線しており、ま
た活動化/非活動化に関与する手段71、72、73の
おかげで、個々の差動対を活動状態にすることも、しな
いことも可能である。これらの活動化/非活動化手段は
単純な断続器として働く。こうして、活動化/非活動化
手段がローレベル(cde=0V)の制御信号を受け取ったと
き、1対の差動対に結び付いた活動化/非活動化手段が
その差動対を非活動状態にし、そのとき利得はゼロにな
る。逆の場合、活動化/非活動化手段はその差動対を活
動状態にする。
【0091】並列に配線された差動対と同数の活動化/
非活動化手段が存在し、従って同数の制御信号が存在す
る。単純化への配慮から、ただ1つの差動対(T6、T
7)(トランジスタT11、T12、T16、T17、
T2も同様にこの差動対の作動を可能にする)と、その
差動対と結び付いた制御手段71から73だけが描かれ
ている。与えられたある一瞬の制御信号の値の集合が、
2進の制御ワードを構成する。
【0092】差動対のトランジスタが、(同じく超線形
逓倍器の)入力トランジスタより2n 倍の大きさを持つ
ような特殊な場合、またはバイアス電流が同じく2n 倍
大きいような特殊な場合、利得値は2進の制御ワードに
よって直接与えられる。
【0093】図8に、図7の回路図の変形例の電気回路
図を示す。これは、バイポーラトランジスタを使用した
場合、およびコモンモード電流が無視できる場合に対応
する。
【0094】差動電流増幅器の電気回路図は図6および
図7の回路図にほぼ等しい。実際、違いは下記のみであ
る。
【0095】−コモンモード・バイアス電流を転写する
手段は、電流転写トランジスタT9のドレインにおいて
一定の電圧を保持する手段を含んでいない。
【0096】−出力トランジスタT6、T7の各端子に
転写済み電流を注入する手段は、2つの第1電流ミラー
にカスケード接続された2つの第2電流ミラーを含んで
いない。
【0097】しかしながら別の実施例において、この変
形例の中で使用された差動電流増幅器は、図6に関連し
て紹介した実施例の中で使用された差動電流増幅器と同
じであってもよいことは明白である。
【0098】この変形例において、超線形逓倍器の利得
変化を可能にする手段は、超線形逓倍器がそれの2つの
入力点E、Fにおいて受け取ったバイアス電流I0 を、
制御電流i(制御)に応じて変化させることを可能にす
る手段81である。こうして、利得Gはバイアス電流I
0 に対して直線的に変化する。すなわちG=i(制御)
/I0 となる。
【0099】これ以降の説明では、フィルタの2通りの
校正原理(すなわちフィルタのカットオフ周波数の調
整)を紹介する。それぞれの原理は調整対象フィルタ
(すなわち校正対象フィルタ)の異なった作動モードと
結び付いている。
【0100】図9に、本発明による調整装置の第1の好
ましい実施例のブロック図を示すが、これは調整対象フ
ィルタ2が濾波対象有効信号91を間欠的に受け取る場
合に対応する。この場合はとりわけGSMシステムのデ
ジタル無線通信に対応する。
【0101】このとき、本発明による調整装置は、 −基準信号93を発生させる手段92と、 −多重化手段94と、 −調整対象フィルタの容量を逓倍させる手段3と、 −分析手段95とを含んでいる。
【0102】多重化手段94は濾波対象有効信号91
と、基準信号93とを受け取り、多重化信号96を送り
出すが、この多重化信号は断続的作動時間間隔の間は濾
波対象有効信号91で構成され、またこの作動期間の間
に挟まれた休止期間中は基準信号93で構成される。
【0103】こうして、この多重化信号96を受け取っ
た調整対象フィルタ2は、濾波済み信号97を送り出す
が、この濾波済み信号は、多重化信号96が濾波対象有
効信号91に一致するときは濾波済み有効信号で構成さ
れ、また多重化信号96が基準信号93に一致するとき
は濾波済み基準信号で構成される。
【0104】分析手段95は濾波済み信号97を受け取
るが、しかし濾波済み基準信号のほうしか有効に処0せ
ず、調整対象フィルタの容量逓倍係数補正信号98を逓
倍手段3に対して供給する。
【0105】図10に、本発明による調整装置の第2の
好ましい実施例のブロック図を示すが、これは調整対象
フィルタ2が連続的に濾波対象有効信号101を受け取
る場合に対応している。
【0106】このとき本発明による調整装置は、 −調整対象フィルタ2の容量を逓倍させる手段と、 −基準信号103を発生させる手段102と、 −校正用フィルタ2’と、 −校正用フィルタ2’の容量を逓倍させる追加手段3’
と、 −分析手段105とを含んでいる。
【0107】校正用フィルタ2’は調整対象フィルタ2
にほぼ等しく、また調整対象フィルタ2の作動を中断す
ることなく校正を実施可能にする。校正用フィルタ2’
は調整対象フィルタの容量にほぼ等しい容量を少なくと
も一つ含んでおり、従ってそれのカットオフ周波数は調
整対象フィルタのカットオフ周波数にほぼ等しい。
【0108】分析手段105は、校正用フィルタ2’か
ら出された濾波済み基準信号106を受け取り、また容
量逓倍係数補正信号107を、一方では調整対象フィル
タ2の容量逓倍手段3に対して、他方では校正用フィル
タ2’の容量逓倍追加手段3’に対して供給する。
【0109】図9および図10から明らかなとおり、紹
介した2つの実施例において補償ループが存在してい
る。第1の実施例(図9参照)において、補償ループは
調整対象フィルタ2の出力を基にして直接実現できる。
それに反して第2の実施例(図10参照)では、校正用
フィルタ2’の出力を基にして実現される。
【0110】図11、12、13は、それぞれがこの補
償ループの異なった実施例を表している。たとえこれら
3つの実施例が、調整対象フィルタが間欠的に濾波対象
有効信号を受け取るという場合において紹介されている
とはいえ、それらは調整対象フィルタが濾波対象有効信
号を連続的に受け取る場合においても、同様に利用でき
ることは明白である。同じく、この3つの実施例はロー
パスフィルタに対応しているが、しかし本発明はハイパ
スフィルタを使っても同様に実施可能であることは明白
である。
【0111】図11に示した補償ループの第1の実施例
において、基準信号は時間信号111(例えばステップ
信号またはパルス信号)であり、また分析手段95は比
較手段112と、逓倍手段3からの逓倍係数の補正信号
114を修正する手段113とを含んでいる。
【0112】比較手段112は、例えば比較器115と
フリップフロップD116とで構成されている。比較器11
5は、濾波対象信号が基準信号111であるとき、濾波
済み基準信号117をある閾値電圧Vrefと比較すること
ができるが、この閾値電圧は基準信号111の始点t0
から所定の時間間隔Δtが経過するまでに、濾波済み基
準信号117が到達しなければならないレベルに一致さ
せる。フリップフロップ116は、それの入力点Dが比
較器115の出力点につながれており、t0 +Δtの瞬
間にクロック信号を受け取り、またそれの出力は、もし
濾波済み基準信号117の電圧がVrefに達した機会がな
かったならば、すなわち、もし調整対象フィルタのカッ
トオフ周波数が所定のカットオフ周波数より小さいなら
ば、ゼロに留まる。所定のカットオフ周波数は、閾値電
圧Vrefと基準信号とによって定まる。
【0113】逓倍係数補正信号114を修正する手段1
13は、フリップフロップ116の出力Qを受け取り、
またこの出力Qの値に応じて、逓倍手段3に対してどの
ように調整対象フィルタ2の容量逓倍係数を(従って調
整対象フィルタ2のカットオフ周波数を)修正するかを
知らせる。
【0114】逐次反復を進めることで、調整対象フィル
タのカットオフ周波数を修正し、その周波数が所定のカ
ットオフ周波数に等しくなるまで修正を続けることがで
きる。こうして、例えば小さなカットオフ周波数から出
発したならば、調整対象フィルタのカットオフ周波数が
所望カットオフ周波数より大きくなるか、等しくなった
ときに反復を中止する。
【0115】比較器115が「より大」または「より
小」という2進情報を供給するものとすると、手段11
3をデジタル処理手段とすることが可能で、カットオフ
周波数の調整精度は、2つの反復の間の最小周波数増分
によって限定される。
【0116】図12に紹介した補償ループの第2の実施
例において、基準信号121は、例えば既知の振幅V0
と、調整対象フィルタ2に対して所望したカットオフ周
波数にほぼ等しい周波数とを有する正弦波であり、また
分析手段95は比較手段122と、逓倍手段3からの逓
倍係数の補正信号124を修正する手段123とを含ん
でいる。
【0117】比較手段122は、例えば包絡線検波器
(detecteur denveloppe)125
と比較器126とで構成されている。包絡線検波器12
5により、濾波済み基準信号の最大振幅V1 を検出する
ことができる。比較器126はこの最大振幅V1 を閾値
振幅Vref と比較するが、この閾値振幅は基準信号の最
大振幅V1 が到達しなければならないレベルに一致させ
る。もし最大振幅V1 が閾値振幅Vref より小さけれ
ば、すなわち調整対象フィルタのカットオフ周波数が所
定の(基準振幅Vref と基準信号とで定まる)カットオ
フ周波数より小さければ、(例えばローパスフィルタで
構成される)修正手段123は逓倍手段3に対して、調
整対象フィルタ2の容量逓倍係数を修正して、調整対象
フィルタのカットオフ周波数を増加させるように指示す
る。
【0118】こうして、調整対象フィルタのカットオフ
周波数は(前のように一定刻みではなく)連続的に修正
される。補償は連続的であり、もはや離散的ではない。
調整対象フィルタのカットオフ周波数調整精度は、さま
ざまなアナログ要素の精度(本質的には振幅V0 および
Vref に関する精度)によってしか制限されない。
【0119】図13に示した補償ループの第3の実施例
において、調整対象フィルタは2次のフィルタであり、
それの伝達関数は 1/(1+2Zw/wc +j2 w2 /w2 C )
という形である。wc における(すなわちカットオフ周
波数における)位相ずれはπ/2に等しい。
【0120】基準信号131は、調整対象フィルタ2に
対して所望したカットオフ周波数にほぼ等しい周波数を
有している。
【0121】本発明の装置は移相手段135(例えばジ
ョンソン分周器)を含んでおり、この移相手段は基準信
号131を受け取り、一方では同じ基準信号131を
(多重化手段94を経由して)調整対象フィルタに送り
出し、他方では基準信号131に対して約π/2だけ移
相した比較信号136を送り出す。
【0122】分析手段95は位相比較手段132と、逓
倍手段3からの逓倍係数の補正信号134を修正する手
段133とを含んでいる。
【0123】位相比較手段132によって、濾波済み基
準信号と比較信号136とを比較することができ、この
比較信号136は、調整対象フィルタのカットオフ周波
数が基準信号131の周波数に等しい場合に(すなわ
ち、調整対象フィルタのカットオフ周波数が所望カット
オフ周波数に等しい場合に)濾波済み基準信号が有する
はずの位相ずれ(つまり基準信号131に対してπ/
2)を有する。
【0124】もし位相比較手段132が、濾波済み基準
信号と比較信号との間の位相差に比例した信号(電圧ま
たは電流)を送り出すものとすると、分析手段133
は、例えばローパスフィルタ(と、場合によっては増幅
器と)によって構成することができ、またこの分析手段
により調整対象フィルタ2のカットオフ周波数を連続的
に調整することが可能になる。
【0125】もし位相比較手段132が、(「より小」
または「より大」)という2進情報を送り出すものとす
ると、分析手段133は、例えばデジタル処理手段によ
って構成することができ、またこの分析手段により調整
対象フィルタ2のカットオフ周波数を逐次近似で調整す
ることが可能になる。
【図面の簡単な説明】
【図1】調整対象フィルタと、調整対象フィルタのカッ
トオフ周波数調整装置のブロック図である。
【図2A】図1に示した容量逓倍手段の調整対象フィル
タの容量がアースを基準にしている場合に対応している
実施例のブロック図である。
【図2B】図2Aのブロック図に等価な回路図である。
【図3】図2Aに示した電流伝達器の好ましい実施例の
簡略電気回路図である。
【図4A】図1に示した容量逓倍手段の調整対象フィル
タの容量が所定の2点間で浮遊している場合に対応して
いる実施例のブロック図である。。
【図4B】図4Aのブロック図に等価な回路図である。
【図5A】図1に示した容量逓倍手段の調整対象フィル
タの容量が所定の2点間で浮遊している場合に対応して
いる別の実施例のブロック図である。
【図5B】図5Aの回路図に等価な回路図である。
【図6】図5Aに示した差動電流増幅器の好ましい実施
例の簡略電気回路図である。
【図7】図6の回路図を手直ししたものであり、図6に
示した超線形逓倍器の利得変化を可能とする手段の好ま
しい実施例の簡略電気回路図である。
【図8】図7の回路図の変形例の回路図である。
【図9】本発明による調整手段の好ましい第1の実施例
のブロック図であり、これは調整対象フィルタが間欠的
に濾波対象有効信号を受け取る場合に対応している。
【図10】本発明による調整手段の第2の好ましい実施
例のブロック図であり、調整対象フィルタが連続的に濾
波対象有効信号を受け取る場合に対応している。
【図11】図9および図10に示した補償ループの第1
の実施例のブロック図である。
【図12】図9および図10に示した補償ループの第2
の実施例のブロック図である。
【図13】図9および図10に示した補償ループの第3
の実施例のブロック図である。

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 可変係数による容量の逓倍装置、特にそ
    のような容量を含んだフィルタのカットオフ周波数の調
    整を目指した装置であって、その装置が所定の第1の点
    (A)と第2の点(B)との間で浮遊している前記容量
    を通過する電流の増幅を可能とする電流増幅器を備えて
    おり、前記電流増幅手段が差動電流増幅器(42、5
    3)を備えていることを特徴とする容量逓倍装置。
  2. 【請求項2】 前記差動電流増幅器(42)が第1の入
    力点(e+)と、第2の入力点(e−)と、第1の反転
    出力点(s+)と、そして第2の追従出力点とを備え、
    第1の入力点(e+)は前記容量を通過する電流を表し
    ている電流を受け取り、第2の入力点(e−)はどこに
    も接続されておらず、第1の反転出力点(s+)は第1
    の差動電流増幅利得Gをもたらし、また前記所定の第1
    の点(A)につながれ、そして第2の追従出力点(s
    −)は第2の差動電流増幅利得G+1をもたらし、また
    前記所定の第2の点(B)につながれていることを特徴
    とする請求項1に記載の容量逓倍装置。
  3. 【請求項3】 調整対象フィルタの前記容量(C/2)
    が所定の第1の点(A)と第2の点(B)との間で浮遊
    しており、前記電流増幅手段(3)がさらに、調整対象
    フィルタの前記容量とほぼ等しい追加容量(C'/2)を備
    えており、 調整対象フィルタの容量(C/2)は第1の端子(5
    4)および第2の端子(55)を有し、第1の端子(5
    4)は前記第1の所定の点(A)につながれ、 追加容量(C'/2)は第1の端子(57)および第2の端
    子(56)を有し、第1の端子(57)は前記第2の所
    定の点(B)につながれ、 前記差動電流増幅器(53)は第1の入力点(e+)
    と、第2の入力点(e−)と、第1の反転出力点(s
    +)と、第2の追従出力点(s−)とを備え、第1の入
    力点(e+)は調整対象フィルタの前記容量(C/2)
    を通過する電流を表している電流を受け取り、第2の入
    力点(e−)は前記追加容量(C'/2)を通過する電流を
    表している電流を受け取り、第1の反転出力点(s+)
    は前記所定の第1の点(A)につながれ、また第2の追
    従出力点は(s−)前記所定の第2の出力点(B)につ
    ながれ、前記差動電流増幅器の前記第1の出力点および
    第2の出力点が同じ差動電流増幅利得をもたらすことを
    特徴とする請求項1に記載の容量逓倍装置。
  4. 【請求項4】 前記電流増幅手段(3)がさらに、電流
    伝達器(41)を備え、 前記容量(C)が第1の端子(43)および第2の端子
    (44)を有し、第1の端子は前記所定の第1の点
    (A)につながれ、また第2の端子は前記電流伝達器
    (41)の電流入力点(X)につながれ、 前記電流伝達器(41)は前記増幅対象電流入力点
    (X)と、電流反転出力点(Z)と、制御入力点(Y)
    とを備え、増幅対象電流入力点(X)は前記容量の第2
    端子(44)につながれ、電流反転出力点(Z)は前記
    差動電流増幅器(42)の第1入力点(e+)につなが
    れ、また制御入力点(Y)は前記所定の第2の点(B)
    につながれ、また前記差動電流増幅器の第1入力点(e
    +)は前記電流伝達器の電流反転出力点(Z)につなが
    れていることを特徴とする請求項2に記載の容量逓倍装
    置。
  5. 【請求項5】 前記電流増幅手段がさらに、増幅対象電
    流入力点(X)と、電流反転出力点(Z)と、制御入力
    点(Y)とを備え、増幅対象電流入力点(X)は調整対
    象フィルタの前記容量(C/2)の前記第2端子(5
    5)につながれ、電流反転出力点(Z)は前記差動電流
    増幅器(53)の第1の入力点(e+)につながれ、制
    御入力点(Y)は前記所定の第2点(B)につながれて
    いる第1の電流伝達器(51)、増幅対象電流入力点
    (X')と、電流反転出力点(Z')と、制御入力点(Y')
    とを備え、増幅対象電流入力点(X')は前記追加容量
    (C'/2)の前記第2端子(56)につながれ、電流反転
    出力点(Z')は前記差動電流増幅器(53)の第2入力
    点(e−)につながれ、制御入力点(Y')は前記所定の
    第1点(A)につながれ、前記差動電流増幅器(53)
    の第1入力点(e+)は前記第1電流伝達器(51)の
    反転出力点(Z)につながれ、また前記差動電流増幅器
    (53)の第2入力点(e−)は前記第2電流伝達器の
    電流反転出力点(Z')につながれている第2の電流伝達
    器を含むことを特徴とする請求項3に記載の容量逓倍装
    置。
  6. 【請求項6】 電流伝達器がさらに、その電流反転出力
    点(Z、Z')から増幅済み電流を出力するように構成さ
    れていることを特徴とする請求項4または5のいずれか
    一項に記載の容量逓倍装置。
  7. 【請求項7】 前記差動電流増幅器(53)が、 −コモンモード・バイアス電流を発生させる電流発生手
    段(61,62)と、 −それの2つの入力点(E、F)において、前記コモン
    モード・バイアス電流と、増幅対象の差動モード電流と
    を受け取り、またそれの2つの出力点(C、D)から、
    増幅済み差動モード電流を送り出す超線形逓倍器(6
    5)と、 −前記超線形逓倍器(65)が受け取った前記極性判定
    用電流を基にして超線形逓倍器をバイアスするバイアス
    手段(66)、及び −超線形逓倍器の前記出力点におけるコモンモード電流
    を補償する保証手段(610,611)を含んでおり、 前記容量逓倍装置が同じく、前記超線形逓倍器の利得を
    変化させるのを可能にする手段(71、72、73;8
    1)も含んでいることを特徴とする請求項3、5、6の
    いずれか一項に記載の容量逓倍装置。
  8. 【請求項8】 前記超線形逓倍器(65)が、出力トラ
    ンジスタ(T6、T7)を含む少なくとも2対の差動ト
    ランジスタ対を含んでいること、および超線形逓倍器の
    利得変化を可能にする前記手段(71、72、73)
    が、前記超線形逓倍器(65)の前記出力トランジスタ
    差動対のそれぞれを活動化/非活動化する手段であっ
    て、容量の可変逓倍係数が、前記活動化/非活動化手段
    によって活動化された出力トランジスタ差動対の個数の
    関数であることを特徴とする請求項7に記載の容量逓倍
    装置。
  9. 【請求項9】 超線形逓倍器の利得変化を可能にする前
    記手段が、前記超線形逓倍器がそれの2つの入力点にお
    いて受け取った前記コモンモード・バイアス電流を変化
    させることのできる手段(81)であることを特徴とす
    る請求項7に記載の容量逓倍装置。
  10. 【請求項10】 前記差動電流増幅器が、バイポーラト
    ランジスタを含むグループに属するトランジスタと、M
    OSトランジスタを含むグループに属するトランジスタ
    とを含んでいることを特徴とする請求項2から9のいず
    れか一項に記載の容量逓倍装置。
  11. 【請求項11】 フィルタのカットオフ周波数を調整す
    る装置であって、そのフィルタは少なくとも1つの容量
    と、制御手段(4)の制御の下で可変係数によりその容
    量を逓倍する手段(3)とを含むようなものであって、
    前記調整対象フィルタ(2)が濾波対象有効信号(9
    1)を連続的に受け取るようなものであり、そのカット
    オフ周波数調整装置は−基準信号(103)を発生させ
    る信号発生手段(102)と、 −前記調整対象フィルタ(2)とほぼ同じであり、また
    前記調整対象フィルタの前記容量にほぼ等しい容量を少
    なくとも1つ含んでおり、前記基準信号(103)を受
    け取り、そして濾波済み基準信号(106)を送り出す
    校正用フィルタと、 −調整対象フィルタの前記容量逓倍手段(3)とほぼ同
    じであり、また校正用フィルタの前記容量を可変係数に
    よって逓倍するのを可能にする逓倍追加手段(3’)を
    含んでおり、 および調整対象フィルタの容量逓倍手段(3)を制御す
    る前記手段(4)は、同じく校正用フィルタの容量逓倍
    追加手段(3’)をも制御し、またその制御手段(4)
    は前記濾波済み基準信号(106)を分析する手段(1
    05)を含み、前記分析手段(105)は調整対象フィ
    ルタの前記容量逓倍手段(3)と、校正用フィルタの前
    記容量逓倍追加手段(3’)とに対して、調整対象フィ
    ルタの容量と、校正用フィルタの容量との前記逓倍係数
    を補正する信号(107)を送り出していることを特徴
    とするカットオフ周波数調整装置。
  12. 【請求項12】 フィルタのカットオフ周波数を調整す
    る装置であって、そのフィルタは少なくとも1個の容量
    と、逓倍手段(4)の制御の下で可変係数によりその容
    量を逓倍する手段(3)とを含むようなものであって、
    前記調整対象フィルタ(2)が断続的作動時間間隔の間
    だけ濾波対象有効信号(91)を受け取るようなもので
    あり、そのカットオフ周波数調整装置は、 −基準信号(103)を発生させる信号発生手段(9
    2)と、 −前記濾波対象有効信号と前記基準信号とを受け取り、
    多重化信号(96)を送り出し、前記濾波対象有効信号
    の前記断続的作動時間間隔の間だけ、その多重化信号の
    中に前記基準信号が差し挟まれ、前記調整対象フィルタ
    は前記多重化信号を受け取り、そしてそれが前記濾波対
    象有効信号を受け取ったときは濾波済み有効信号を送り
    出し、あるいはそれが前記基準信号を受け取ったときは
    濾波済み基準信号を送り出す多重化手段(94)を含ん
    でおり、 また調整対象フィルタの容量逓倍手段(3)を制御する
    前記手段(4)が、前記濾波済み基準信号を分析する手
    段(95)を含み、前記分析手段は前記逓倍手段に対し
    て、調整対象フィルタの容量逓倍係数を補正する少なく
    とも1つの信号(98)を送り出すことを特徴とするカ
    ットオフ周波数調整装置。
  13. 【請求項13】 前記基準信号が時間信号(111)で
    あり、および前記濾波済み基準信号分析手段(95)
    は、 −前記時間信号の始点時刻から所定の時間間隔を経過し
    たのち、前記濾波済み基準信号の特性値を所定の閾値
    (Vref)と比較する特性値比較手段(112)と、 −前記所望カットオフ周波数と、前記比較手段から提供
    される比較結果とに応じて、逓倍係数補正信号(11
    4)を補正する補正信号修正手段(113)とを含むこ
    とを特徴とする請求項11または12に記載のカットオ
    フ周波数調整装置。
  14. 【請求項14】 前記濾波済み基準信号分析手段(9
    5)が、前記逓倍係数補正信号(114)を修正するの
    に、調整対象フィルタの前記カットオフ周波数が、前記
    所望カットオフ周波数にほぼ等しくなるまで続けて反復
    することで修正を行うことを特徴とする請求項13に記
    載のカットオフ周波数調整装置。
  15. 【請求項15】 前記基準信号(121)が、前記調整
    対象フィルタ(2)に対して所望したカットオフ周波数
    にほぼ等しい周波数を有しており、前記濾波済み基準信
    号分析手段(95)は、 −前記濾波済み基準信号の最大振幅を検出する最大振幅
    検出手段(122)と、 −濾波済み基準信号の前記最大振幅を所定の閾値振幅
    (Vref)と比較する最大振幅比較手段(126)と、 −前記逓倍係数補正信号を、前記所望カットオフ周波数
    と、前記比較手段から提供される比較結果とに応じて修
    正する補正信号修正手段(123)とを含むことを特徴
    とする請求項11または12のいずれか一項に記載のカ
    ットオフ周波数調整装置。
  16. 【請求項16】 前記濾波済み基準信号分析手段(9
    5)が前記逓倍係数補正信号(124)を修正するの
    に、調整対象フィルタの前記カットオフ周波数が、前記
    所望カットオフ周波数にほぼ等しくなるまで、連続的に
    制御することで修正を行うことを特徴とする請求項15
    に記載のカットオフ周波数調整装置。
  17. 【請求項17】 前記調整対象フィルタ(2)が2次の
    フィルタであり、それのカットオフ周波数にほぼ等しい
    周波数に対して、π/2にほぼ等しい位相ずれをもたら
    すものであり、 前記基準信号(131)が、前記調整対象フィルタに対
    して所望したカットオフ周波数にほぼ等しい周波数を有
    しており、 そのカットオフ周波数調整装置が移相手段(135)を
    含み、その移相手段は前記基準信号(131)を受け取
    り、そして前記基準信号に対して約π/2だけ移相した
    比較信号(136)を送り出し、 前記濾波済み基準信号分析手段(95)は、 −前記濾波済み基準信号と前記比較信号との間で位相を
    比較する位相比較手段(132)と、 −前記逓倍係数補正信号(134)を、前記所望カット
    オフ周波数と、前記比較手段から提供される比較結果と
    に応じて修正を行う逓倍係数補正信号修正手段(13
    3)とを含むことを特徴とする請求項11または12に
    記載のカットオフ周波数調整装置。
  18. 【請求項18】 前記位相比較手段(132)が、前記
    濾波済み基準信号と前記比較信号との間の位相差に比例
    した値を送り出すようなものであり、前記濾波済み基準
    信号分析手段(95)が前記逓倍係数補正信号(13
    4)を修正するのに、連続的な制御によって、調整対象
    フィルタの前記カットオフ周波数又は前記所望カットオ
    フ周波数にほぼ等しくなるまで修正を行うことを特徴と
    する請求項17に記載のカットオフ周波数調整装置。
  19. 【請求項19】 前記位相比較手段(132)が、前記
    濾波済み基準信号の位相が前記比較信号の位相より小さ
    いか、又は小さくないかを表している情報を送り出すよ
    うなものであり、 前記濾波済み基準信号分析手段(95)が前記逓倍係数
    補正信号(134)を修正するのに、調整対象フィルタ
    の前記カットオフ周波数が前記所望カットオフ周波数に
    ほぼ等しくなるまで続けて反復することで修正を行うこ
    とを特徴とする請求項17に記載のカットオフ周波数調
    整装置。
  20. 【請求項20】 請求項1から19のいずれか一項に記
    載の装置を備えているようなフィルタ。
JP7022026A 1994-02-09 1995-02-09 特にフィルタのカットオフ周波数の調整を目的とする可変係数による容量の逓倍装置、およびそのような装置に備えられたフィルタ Pending JPH07240662A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9401454 1994-02-09
FR9401454A FR2716052B1 (fr) 1994-02-09 1994-02-09 Dispositif d'ajustement d'une fréquence de coupure d'un filtre, et filtre comportant un tel dispositif.

Publications (1)

Publication Number Publication Date
JPH07240662A true JPH07240662A (ja) 1995-09-12

Family

ID=9459914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7022026A Pending JPH07240662A (ja) 1994-02-09 1995-02-09 特にフィルタのカットオフ周波数の調整を目的とする可変係数による容量の逓倍装置、およびそのような装置に備えられたフィルタ

Country Status (4)

Country Link
US (1) US5726599A (ja)
EP (1) EP0667677A1 (ja)
JP (1) JPH07240662A (ja)
FR (1) FR2716052B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546273A (ja) * 2005-05-24 2008-12-18 フリースケール セミコンダクター インコーポレイテッド 自己整合結合式共振器フィルタ回路およびそれを組み込む広帯域チューナ回路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9713878D0 (en) * 1997-06-30 1997-09-03 Roxburgh Electronics Ltd Mains filtering circuit
EP0907250A3 (en) * 1997-09-25 1999-10-27 Motorola Ltd Integrated analog low-pass filter
US6407637B1 (en) * 2000-05-12 2002-06-18 National Semiconductor Corporation Differential current mirror and method
US6633193B1 (en) * 2002-04-08 2003-10-14 Wells Fargo Bank Minnesota, National Association, As Collateral Agent Method of forming a switching device and structure therefor
US7323928B1 (en) 2003-04-11 2008-01-29 Linear Technology Corporation High capacitance integrated circuits
US7126303B2 (en) * 2003-07-08 2006-10-24 Board Of Regents Of The University Of Nebraska Robot for surgical applications
KR100604983B1 (ko) * 2004-06-14 2006-07-31 삼성전자주식회사 전력소모가 적은 커패시턴스 체배기
JPWO2006078009A1 (ja) * 2005-01-24 2008-08-14 松下電器産業株式会社 受信装置及びこれを用いた電子機器
US7501901B2 (en) * 2006-08-29 2009-03-10 Infineon Technologies Ag Circuit comprising a capacitive circuit component
US7466175B2 (en) * 2006-12-29 2008-12-16 Motorola, Inc. Capacitance multiplier circuit
US20080157865A1 (en) * 2006-12-29 2008-07-03 Smith Joe M Tunable capacitance multiplier circuit
US7733165B2 (en) * 2007-02-27 2010-06-08 Infineon Technologies Ag Circuit arrangement with interference protection
KR101286769B1 (ko) * 2009-12-15 2013-07-16 한국전자통신연구원 계수 평균화 기법을 적용한 계수 곱셈기 및 이를 이용한 디지털 델타-시그마 변조기
TWI483544B (zh) * 2012-03-16 2015-05-01 Upi Semiconductor Corp 電容放大電路及其操作方法
US11309854B1 (en) * 2021-01-26 2022-04-19 Saudi Arabian Oil Company Digitally controlled grounded capacitance multiplier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339729A (en) * 1980-03-27 1982-07-13 Motorola, Inc. Analog integrated filter circuit
KR0177149B1 (ko) * 1989-04-20 1999-04-01 이우에 사또시 능동 필터 회로
US5124593A (en) * 1990-09-26 1992-06-23 National Semiconductor Corporation Continuous-time filter tuning circuit and method
US5166560A (en) * 1991-08-02 1992-11-24 Bell Communications Research, Inc. Voltage-controlled variable capacitor
US5327027A (en) * 1991-12-24 1994-07-05 Triquint Semiconductor, Inc. Circuit for multiplying the value of a capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546273A (ja) * 2005-05-24 2008-12-18 フリースケール セミコンダクター インコーポレイテッド 自己整合結合式共振器フィルタ回路およびそれを組み込む広帯域チューナ回路
US7689193B2 (en) 2005-05-24 2010-03-30 Freescale Semiconductor, Inc. Self-aligning resonator filter circuits

Also Published As

Publication number Publication date
FR2716052A1 (fr) 1995-08-11
EP0667677A1 (fr) 1995-08-16
FR2716052B1 (fr) 1996-03-29
US5726599A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
JPH07240662A (ja) 特にフィルタのカットオフ周波数の調整を目的とする可変係数による容量の逓倍装置、およびそのような装置に備えられたフィルタ
EP0362935B1 (en) Drain-biassed transresistance device
US6060935A (en) Continuous time capacitor-tuner integrator
US7880542B1 (en) Incremental gain amplifier
US5124593A (en) Continuous-time filter tuning circuit and method
US6614313B2 (en) Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
US6111467A (en) Circuit for time constant tuning of gm-C filters
US7737772B2 (en) Bandwidth-adjustable filter
EP1303910A2 (en) Agc circuit
US5661432A (en) Linear tunable Gm-C integrator
US20060152294A1 (en) Device for generating function of approximate n-th degree and temperature compensation quartz oscillation circuit
JPH08116214A (ja) 関数発生装置及び温度補償付き発振回路
EP1997230A2 (en) Radio receiver
JPH05175762A (ja) 演算増幅器の利得調整回路
US7382181B2 (en) Method and apparatus for tuning GMC filter
JP3253207B2 (ja) 温度補償水晶発振器
KR100399166B1 (ko) 제어회로를구비한조정가능한저항장치
US5712601A (en) Oscillation circuit
US5438288A (en) High differential output impedance setter
JPH1027210A (ja) コンパンディング積分器
US4560957A (en) Oscillator fine tune circuit
US7574317B2 (en) Method for calibrating a filter, a calibrator and system including the same
JPS61189011A (ja) 受信機のafc回路
JPH01192205A (ja) 圧電発振器の温度補償回路
JPS6161286B2 (ja)