JPH07240645A - Microwave integrated circuit - Google Patents

Microwave integrated circuit

Info

Publication number
JPH07240645A
JPH07240645A JP6031436A JP3143694A JPH07240645A JP H07240645 A JPH07240645 A JP H07240645A JP 6031436 A JP6031436 A JP 6031436A JP 3143694 A JP3143694 A JP 3143694A JP H07240645 A JPH07240645 A JP H07240645A
Authority
JP
Japan
Prior art keywords
electrode layer
active element
circuit
electrode
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6031436A
Other languages
Japanese (ja)
Inventor
Yoji Ohashi
洋二 大橋
Toshihiro Shimura
利宏 志村
Tamio Saito
民雄 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIRI WAVE KK
Fujitsu Ltd
Original Assignee
MIRI WAVE KK
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIRI WAVE KK, Fujitsu Ltd filed Critical MIRI WAVE KK
Priority to JP6031436A priority Critical patent/JPH07240645A/en
Publication of JPH07240645A publication Critical patent/JPH07240645A/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To miniaturize a circuit by connecting the microstrip line for the input/output matching circuit to the signal transmission line of an active element, connecting other terminal to the electrode layer of an MIM capacitor and forming a short stub for matching. CONSTITUTION:The source terminal of an active element 1 on a semiconductor substrate is connected to the electrode layer of the surface of the substrate and is electrically connected to the ground electrode on the rear through a via hole 4. On the electrode layer of the surface of the substrate, MIN capacitors 9 and 10 which use the electrode layer as lower part electrode are integrally formed on the via hole 4 and power source lines 7 and 8 for the active element 1 are connected to the upper part electrode (a third electrode layer). Microstrip lines 11 and 12 for input/output matching circuit are connected to the signal transmission lines 2 and 3 of the active element 1; other terminals of these lines 11, 12 are connected to the third electrode layers of the MIM capacitors 9 and 10; and each of short stub for matching is formed. Therefore, the microstrip lines 11 and 12 have both function as the matching circuit and the function as a bias circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマイクロ波集積回路に関
し、特にマイクロ波帯の増幅器、周波数変換器、発振器
などに用いられるモノリシックマイクロ波集積回路(Mo
nolithic Microwave Integrated Circuit )に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave integrated circuit, and more particularly to a monolithic microwave integrated circuit (Mo) used for microwave band amplifiers, frequency converters, oscillators and the like.
nolithic Microwave Integrated Circuit).

【0002】モノリシックマイクロ波集積回路は、電界
効果トランジスタ(以下FETと略記する)などの能動
素子と抵抗やコンデンサなどの受動素子とを同一基板上
に集積化して、ある特定の機能(たとえば増幅器)を実
現する半導体素子で、ハイブリッド集積回路と比較する
と、回路の小型・軽量化が可能で、半導体製造技術によ
る製造のため量産性に優れ、低価格化が期待できる。
In a monolithic microwave integrated circuit, active elements such as field effect transistors (hereinafter abbreviated as FET) and passive elements such as resistors and capacitors are integrated on the same substrate to have a specific function (for example, amplifier). It is a semiconductor device that realizes the above, and can be made smaller and lighter in weight than a hybrid integrated circuit, and because it is manufactured by semiconductor manufacturing technology, it is excellent in mass productivity and can be expected to be low in cost.

【0003】ところで、このモノリシックマイクロ波集
積回路の低価格化を考えると、チップのサイズはできる
だけ小さいほうがよい。従来では、小型化のためにFE
Tのソースをビアホールを用いて接地する技術や、バイ
アス回路の小型化のために特開平3−99461号公報
の2欄5行〜8行の記載にあるようなコンデンサとビア
ホールを一体化する技術などが用いられている。
By the way, considering the cost reduction of this monolithic microwave integrated circuit, the size of the chip should be as small as possible. Conventionally, FE is used for downsizing
A technique of grounding the source of T using a via hole, and a technique of integrating a capacitor and a via hole as described in JP-A-3-99461, column 2, line 5 to line 8 in order to downsize the bias circuit. Are used.

【0004】[0004]

【従来の技術】図5は従来のマイクロ波集積回路の典型
的な増幅回路の一実施例を示す図である。図示の回路は
たとえばガリウム・砒素(GaAs)からなる半導体基
板の表面上に形成されたものである。この半導体基板の
裏面にはメタルが設けられており、共通の接地(グラン
ド)になっている。
2. Description of the Related Art FIG. 5 is a diagram showing an embodiment of a typical amplifier circuit of a conventional microwave integrated circuit. The circuit shown is formed on the surface of a semiconductor substrate made of gallium arsenide (GaAs), for example. A metal is provided on the back surface of this semiconductor substrate, and serves as a common ground.

【0005】図面の中央に配置されているのはFETと
する能動素子1であり、ゲートG、ソースSおよびドレ
インDの各端子を有している。ゲートGには主信号を伝
送する信号伝送線路2が接続され、ドレインDにも主信
号を伝送するための信号伝送線路3が接続されている。
ソースSはビアホール4の上の電極層に接続されてい
て、能動素子1はソース接地の回路構成になっている。
各信号伝送線路2、3には入力整合回路5および出力整
合回路6が接続されている。また、能動素子1に電源を
供給するための電源ライン7、8が信号伝送線路2、3
に接続されているが、この電源ライン7、8がマイクロ
波集積回路の動作する周波数でインピーダンス的にオー
プンに見えるように、電源ライン7、8と信号伝送線路
2、3との接点から1/4波長の長さの地点でビアホー
ル上に形成されたMIM(Metal-Insulator-Metal )キ
ャパシタ9、10によって高周波的に接地されている。
Arranged in the center of the drawing is an active element 1 which is a FET and has terminals of a gate G, a source S and a drain D. A signal transmission line 2 for transmitting a main signal is connected to the gate G, and a signal transmission line 3 for transmitting a main signal is also connected to the drain D.
The source S is connected to the electrode layer above the via hole 4, and the active element 1 has a circuit configuration in which the source is grounded.
An input matching circuit 5 and an output matching circuit 6 are connected to each of the signal transmission lines 2 and 3. In addition, the power supply lines 7 and 8 for supplying power to the active element 1 are the signal transmission lines 2 and 3.
The power supply lines 7 and 8 are connected to the power transmission lines 7 and 8 and the signal transmission lines 2 and 3 so that the power supply lines 7 and 8 appear to be open in impedance at the frequency at which the microwave integrated circuit operates. It is grounded in a high frequency manner by MIM (Metal-Insulator-Metal) capacitors 9 and 10 formed on the via holes at the four wavelength lengths.

【0006】[0006]

【発明が解決しようとする課題】ところで、回路の入出
力整合回路としてマイクロストリップ線路を用いるモノ
リシックマイクロ波集積回路では、整合回路としてオー
プンスタブを利用することが多い。また、一般的に、整
合回路とバイアス回路とは別々の回路で実現しており、
そのため、それらの回路のためのチップ面積が必要であ
り、ある程度以上は回路の小型化を計ることは困難にな
っている。
By the way, in a monolithic microwave integrated circuit using a microstrip line as an input / output matching circuit of the circuit, an open stub is often used as the matching circuit. Also, generally, the matching circuit and the bias circuit are realized by separate circuits,
Therefore, a chip area is required for those circuits, and it is difficult to downsize the circuits beyond a certain level.

【0007】本発明はこのような点に鑑みてなされたも
のであり、整合回路とバイアス回路とを持ちながら、従
来のモノリシックマイクロ波集積回路よりも小型化が可
能なマイクロ波集積回路を提供することを目的とする。
The present invention has been made in view of the above circumstances, and provides a microwave integrated circuit which has a matching circuit and a bias circuit and can be made smaller than a conventional monolithic microwave integrated circuit. The purpose is to

【0008】[0008]

【課題を解決するための手段】図1は上記目的を達成す
る本発明の原理図である。この図において、半導体基板
上に設けられた能動素子1のソース端子は半導体基板の
表面に形成された第1の電極層に接続され、さらにその
裏面に形成された第2の電極層(接地電極)にビアホー
ル4を介して電気的に接続されている。また、第1の電
極層の上にはこれを下部電極とするMIMキャパシタ
9、10がビアホール4上に一体に形成されており、そ
の上部電極を第3の電極層とする。この第3の電極層に
は能動素子1に電源を供給する電源ラインが7、8が接
続されている。
FIG. 1 is a principle diagram of the present invention for achieving the above object. In this figure, the source terminal of the active element 1 provided on the semiconductor substrate is connected to the first electrode layer formed on the front surface of the semiconductor substrate, and the second electrode layer (ground electrode) formed on the back surface thereof. ) Is electrically connected to via the via hole 4. In addition, MIM capacitors 9 and 10 using this as a lower electrode are integrally formed on the via hole 4 on the first electrode layer, and the upper electrode thereof is the third electrode layer. Power supply lines 7 and 8 for supplying power to the active element 1 are connected to the third electrode layer.

【0009】能動素子1の信号伝送線路2、3には入力
整合回路および出力整合回路のためのマイクロストリッ
プ線路11、12が接続され、これらの他端はMIMキ
ャパシタ9、10の第3の電極層に接続されて、それぞ
れ整合用のショートスタブを形成している。
Microstrip lines 11 and 12 for an input matching circuit and an output matching circuit are connected to the signal transmission lines 2 and 3 of the active element 1, and the other ends thereof are the third electrodes of the MIM capacitors 9 and 10. Connected to the layers, each forming a matching short stub.

【0010】[0010]

【作用】上述の手段によれば、マイクロストリップ線路
11、12は、これがショートスタブを形成するので整
合回路としての機能と、これを通じて電源を供給するこ
とができるのでバイアス回路としての機能とを併せ持つ
ことになる。このように、整合回路をバイアス回路と一
体化されるので、これらの回路を別々に実現していた従
来のマイクロ波集積回路に比べて必要面積が小さくな
る。
According to the above-mentioned means, the microstrip lines 11 and 12 have a function as a matching circuit because they form short stubs and a function as a bias circuit because power can be supplied through them. It will be. Thus, since the matching circuit is integrated with the bias circuit, the required area is smaller than that of the conventional microwave integrated circuit in which these circuits are separately realized.

【0011】[0011]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1は本発明の一実施例を示す構成図である。
図において、半導体基板上に設けられた能動素子1はT
形のゲートを有し、2つのソース端子があって、それぞ
れビアホール4を介して半導体基板の裏面に形成された
接地電極の電極層に電気的に接続されている、ソース接
地のFETとして示してある。したがって、このマイク
ロ波集積回路を増幅器として使用する場合は、ゲート端
子に接続された信号伝送線路2は信号入力側、ドレイン
端子に接続された信号伝送線路3は信号出力側となる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.
In the figure, the active element 1 provided on the semiconductor substrate is T
Shown as a source-grounded FET, which has a gate in the shape of two, has two source terminals, and is electrically connected to the electrode layer of the ground electrode formed on the back surface of the semiconductor substrate through via holes 4 respectively. is there. Therefore, when this microwave integrated circuit is used as an amplifier, the signal transmission line 2 connected to the gate terminal is the signal input side and the signal transmission line 3 connected to the drain terminal is the signal output side.

【0012】能動素子1のゲート端子側およびドレイン
端子側の信号伝送線路2、3には、マイクロストリップ
線路11、12の一端が接続されており、その他端はビ
アホール4の上に形成されたMIMキャパシタ9、10
の上部電極となる電極層に接続されている。また、MI
Mキャパシタ9、10の上部電極となる電極層には、能
動素子1のゲートおよびドレインに電源を供給するため
の電源ライン7、8が接続されている。
One end of the microstrip lines 11 and 12 is connected to the signal transmission lines 2 and 3 on the gate terminal side and the drain terminal side of the active element 1, and the other ends thereof are formed on the via holes 4. Capacitors 9, 10
Is connected to the electrode layer that will be the upper electrode of. Also, MI
Power supply lines 7 and 8 for supplying power to the gate and drain of the active element 1 are connected to the electrode layer serving as the upper electrodes of the M capacitors 9 and 10.

【0013】上記の構成によれば、マイクロストリップ
線路11、12は入力および出力の整合用のショートス
タブを形成し、かつ電源を供給するためのバイアス回路
を形成することになる。
According to the above structure, the microstrip lines 11 and 12 form a short stub for matching the input and output, and form a bias circuit for supplying power.

【0014】図2は図1のA−A矢視断面図である。こ
の図において、半導体基板13の表面には能動素子1の
ソース端子に相当する第1の電極層101が形成されて
いる。この第1の電極層101は半導体基板13に穿設
されたビアホール4を介して半導体基板13の裏面に形
成された第2の電極層102と電気的に接続されてい
る。
FIG. 2 is a sectional view taken along the line AA of FIG. In this figure, a first electrode layer 101 corresponding to the source terminal of the active element 1 is formed on the surface of the semiconductor substrate 13. The first electrode layer 101 is electrically connected to the second electrode layer 102 formed on the back surface of the semiconductor substrate 13 via the via hole 4 formed in the semiconductor substrate 13.

【0015】第1の電極層101の表面には薄い絶縁層
103が形成され、さらにその上に第3の電極層104
が形成されている。これにより、第1の電極層101を
下部電極、絶縁層103をコンデンサの誘電体、そして
第3の電極層104を上部電極とするMIMキャパシタ
10が構成される。
A thin insulating layer 103 is formed on the surface of the first electrode layer 101, and a third electrode layer 104 is further formed thereon.
Are formed. As a result, the MIM capacitor 10 having the first electrode layer 101 as the lower electrode, the insulating layer 103 as the capacitor dielectric, and the third electrode layer 104 as the upper electrode is formed.

【0016】さらに、整合用のマイクロストリップ線路
12が半導体基板13の表面に形成されていて、このマ
イクロストリップ線路12とMIMキャパシタ10との
間はマイクロストリップ線路12の端部と第3の電極層
104とを結ぶエアブリッジ14によって電気的に接続
されている。これにより、ショートスタブが形成される
とともに、マイクロストリップ線路12を第3の電極層
104を中継して供給される電源のラインとして使用す
ることができることになる。
Further, a matching microstrip line 12 is formed on the surface of the semiconductor substrate 13, and between the microstrip line 12 and the MIM capacitor 10, the end of the microstrip line 12 and the third electrode layer are formed. It is electrically connected by an air bridge 14 that connects the air conditioner 104. As a result, the short stub is formed, and the microstrip line 12 can be used as a power supply line which is supplied by relaying the third electrode layer 104.

【0017】図3は本発明の別の実施例を示す図であ
る。この図によれば、図1で示した能動素子1の回路、
すなわち、能動素子1のソース端子が信号伝送線路2、
3に対して両側で接地されているような回路が2つあ
り、これらが直流成分カット用のMIMキャパシタ15
によって直列に接続されて2段構成になっている。
FIG. 3 is a diagram showing another embodiment of the present invention. According to this figure, the circuit of the active element 1 shown in FIG.
That is, the source terminal of the active element 1 is the signal transmission line 2,
There are two circuits that are grounded on both sides with respect to 3, and these are MIM capacitors 15 for cutting the DC component.
Are connected in series to form a two-stage configuration.

【0018】この構成によれば、1段目の整合用のマイ
クロストリップ線路12と2段目の整合用のマイクロス
トリップ線路11とは信号伝送線路2、3に対して両側
に配置され、つまり信号伝送線路2、3によって空間的
に分離されているため、マイクロストリップ線路相互の
電磁的結合を小さくすることができ、したがって、段間
の距離を小さくすることができる。また、整合回路がマ
イクロストリップ線路11、12およびMIMキャパシ
タ9、10によるショートスタブを形成しており、この
ショートスタブ自体がオープンスタブ同士が接近したと
きに比べて電磁的影響を受けにくいので、段間距離を一
層接近させて配置することができるようになり、回路の
小型化が容易になる。これは、図示の例のように2段に
限られるものではなく、多段接続構造にも適用すること
ができる。
According to this configuration, the first-stage matching microstrip line 12 and the second-stage matching microstrip line 11 are arranged on both sides of the signal transmission lines 2 and 3, that is, the signal transmission lines 2 and 3. Since they are spatially separated by the transmission lines 2 and 3, the electromagnetic coupling between the microstrip lines can be reduced, and thus the distance between the stages can be reduced. Further, the matching circuit forms a short stub by the microstrip lines 11 and 12 and the MIM capacitors 9 and 10, and the short stub itself is less susceptible to electromagnetic influence than when the open stubs are close to each other. It becomes possible to arrange the devices closer to each other, which facilitates miniaturization of the circuit. This is not limited to two stages as in the illustrated example, but can be applied to a multistage connection structure.

【0019】図4は本発明のさらに別の実施例を示す図
である。図において、半導体基板上に設けられた能動素
子1はI形のゲート構造を有し、したがってソース端子
は1つであり、ビアホール4を介して半導体基板の裏面
に形成された接地電極の電極層に電気的に接続されてい
る。
FIG. 4 is a diagram showing still another embodiment of the present invention. In the figure, the active element 1 provided on the semiconductor substrate has an I-shaped gate structure, and therefore has only one source terminal, and the electrode layer of the ground electrode formed on the back surface of the semiconductor substrate through the via hole 4. Electrically connected to.

【0020】ビアホール4の上に形成された第1の電極
層には、絶縁層を介して第3の電極層が2つに分割され
て形成されている。つまり、下部電極および誘電体を共
用した2つのMIMキャパシタ9、10がビアホール4
の上に形成されていることになる。これらのMIMキャ
パシタ9、10の上部電極である第3の電極層には整合
用のマイクロストリップ線路11、12がエアブリッジ
によってそれぞれ接続され、整合回路を構成している。
この第3の電極層にはまた、電源ライン7、8が接続さ
れており、マイクロストリップ線路11、12を介して
能動素子1に電源を供給するようにしている。
On the first electrode layer formed on the via hole 4, a third electrode layer is divided into two via an insulating layer. That is, the two MIM capacitors 9 and 10 sharing the lower electrode and the dielectric are connected to the via hole 4.
Will be formed on top of. Matching microstrip lines 11 and 12 are connected to the third electrode layers, which are the upper electrodes of the MIM capacitors 9 and 10, by air bridges to form a matching circuit.
Power supply lines 7 and 8 are also connected to the third electrode layer so that power is supplied to the active element 1 through the microstrip lines 11 and 12.

【0021】[0021]

【発明の効果】以上説明したように本発明では、整合回
路をショートスタブの構成にし、このショートスタブの
短絡部をなすMIMキャパシタをビアホール4の上に形
成するとともにそのMIMキャパシタの上部電極をバイ
アス回路の中継端子とするように構成した。このため、
整合回路とバイアス回路とを共通のマイクロストリップ
線路によって形成することができ、しかもビアホール4
の上に形成されるMIMキャパシタの数を減らすことが
できるため、回路の小型化を容易にすることができる。
また、回路を小型化することによって発生する回路素子
間の電磁結合を小さくすることができるため、マイクロ
波集積回路の一層の小型化を計ることができる。
As described above, according to the present invention, the matching circuit has a short stub structure, the MIM capacitor forming the short circuit portion of the short stub is formed on the via hole 4, and the upper electrode of the MIM capacitor is biased. The circuit is configured as a relay terminal. For this reason,
The matching circuit and the bias circuit can be formed by a common microstrip line, and the via hole 4
Since it is possible to reduce the number of MIM capacitors formed on the upper part, it is possible to easily miniaturize the circuit.
Moreover, since electromagnetic coupling between circuit elements generated by miniaturizing the circuit can be reduced, the microwave integrated circuit can be further miniaturized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】図1のA−A矢視断面図である。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】本発明の別の実施例を示す図である。FIG. 3 is a diagram showing another embodiment of the present invention.

【図4】本発明のさらに別の実施例を示す図である。FIG. 4 is a diagram showing yet another embodiment of the present invention.

【図5】従来のマイクロ波集積回路の典型的な増幅回路
の一実施例を示す図である。
FIG. 5 is a diagram showing an example of a typical amplifier circuit of a conventional microwave integrated circuit.

【符号の説明】[Explanation of symbols]

1 能動素子 2,3 信号伝送線路 4 ビアホール 7,8 電源ライン 9,10 MIMキャパシタ 11,12 マイクロストリップ線路 13 半導体基板 14 エアブリッジ 101 第1の電極層 102 第2の電極層 104 第3の電極層 DESCRIPTION OF SYMBOLS 1 active element 2 and 3 signal transmission line 4 via hole 7 and 8 power supply line 9 and 10 MIM capacitor 11 and 12 microstrip line 13 semiconductor substrate 14 air bridge 101 1st electrode layer 102 2nd electrode layer 104 3rd electrode layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01P 1/00 Z 3/08 H03H 7/38 (72)発明者 齊藤 民雄 神奈川県横浜市保土ヶ谷区神戸町134番地 株式会社ミリウェイブ内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical display location H01P 1/00 Z 3/08 H03H 7/38 (72) Inventor Tamio Saito Hodogaya Ward, Yokohama City, Kanagawa Prefecture Kobe-cho 134 Milliwave Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に設けられる能動素子
(1)と、前記半導体基板の表面に形成され前記能動素
子のソース端子が接続されている第1の電極層を前記半
導体基板の裏面に形成された第2の電極層に電気的に接
続するビアホール(4)と、前記第1の電極層と前記第
1の電極層の上に形成された薄い絶縁層と前記絶縁層の
上に形成された第3の電極層とによって構成されて前記
ビアホール上に一体に形成されるMIMキャパシタ
(9,10)とを少なくとも備えたマイクロ波集積回路
において、 一端が前記能動素子の信号伝送線路に接続され、他端が
前記MIMキャパシタの前記第3の電極層に接続されて
整合用のショートスタブを形成し、前記第3の電極層に
は前記能動素子の電源を加える電源ラインが接続され
て、入力および出力の整合回路とバイアス回路とを兼用
するマイクロストリップ線路(11,12)を備えてい
ることを特徴とするマイクロ波集積回路。
1. An active element (1) provided on a semiconductor substrate and a first electrode layer formed on the front surface of the semiconductor substrate and connected to a source terminal of the active element are formed on the back surface of the semiconductor substrate. A via hole (4) electrically connected to the formed second electrode layer, a thin insulating layer formed on the first electrode layer and the first electrode layer, and a thin insulating layer formed on the insulating layer. A third integrated electrode layer and at least one MIM capacitor (9, 10) integrally formed on the via hole, wherein one end is connected to the signal transmission line of the active element. , The other end is connected to the third electrode layer of the MIM capacitor to form a short stub for matching, and a power line for applying power to the active element is connected to the third electrode layer for input. And out Microwave integrated circuit, characterized in that it comprises a microstrip line (11, 12) which also serves as a matching circuit and a bias circuit.
【請求項2】 前記能動素子(1)はそのソース端子が
前記信号伝送線路に対して両側に配置された構成を有
し、入力および出力の整合回路のための前記マイクロス
トリップ線路(11,12)はその他端が前記信号伝送
線路に対して両側に配置された前記MIMキャパシタの
第3の電極層にそれぞれ接続された構成を有することを
特徴とする請求項1記載のマイクロ波集積回路。
2. The active element (1) has a structure in which the source terminals are arranged on both sides of the signal transmission line, and the microstrip line (11, 12) for an input and output matching circuit. 3. The microwave integrated circuit according to claim 1, wherein the other end is connected to the third electrode layer of the MIM capacitor arranged on both sides of the signal transmission line.
【請求項3】 前記能動素子(1)はそのソース端子が
1つの構成を有し、入力および出力の整合回路のための
前記マイクロストリップ線路(11,12)はその他端
が1つの前記ビアホール上に配置された2つの前記MI
Mキャパシタの第3の電極層にそれぞれ接続された構成
を有することを特徴とする請求項1記載のマイクロ波集
積回路。
3. The active element (1) has a structure having one source terminal thereof, and the microstrip lines (11, 12) for an input and output matching circuit are provided on the via hole having one other end. The two MIs located in
2. The microwave integrated circuit according to claim 1, wherein the microwave integrated circuit is configured to be connected to each of the third electrode layers of the M capacitors.
JP6031436A 1994-03-01 1994-03-01 Microwave integrated circuit Pending JPH07240645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6031436A JPH07240645A (en) 1994-03-01 1994-03-01 Microwave integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6031436A JPH07240645A (en) 1994-03-01 1994-03-01 Microwave integrated circuit

Publications (1)

Publication Number Publication Date
JPH07240645A true JPH07240645A (en) 1995-09-12

Family

ID=12331190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6031436A Pending JPH07240645A (en) 1994-03-01 1994-03-01 Microwave integrated circuit

Country Status (1)

Country Link
JP (1) JPH07240645A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524995A (en) * 2002-05-09 2005-08-18 メイコム インコーポレイテッド Integrated circuit having internal impedance matching circuit
US7095114B2 (en) * 2001-05-30 2006-08-22 Sharp Kabushiki Kaisha Semiconductor device with via hole group generating high frequency electromagnetic bonding, manufacturing method thereof, and monolithic microwave integrated circuit
WO2019012691A1 (en) * 2017-07-14 2019-01-17 三菱電機株式会社 High-frequency amplifier
WO2019186881A1 (en) * 2018-03-29 2019-10-03 三菱電機株式会社 Monolithic microwave integrated circuit and high frequency amplifier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095114B2 (en) * 2001-05-30 2006-08-22 Sharp Kabushiki Kaisha Semiconductor device with via hole group generating high frequency electromagnetic bonding, manufacturing method thereof, and monolithic microwave integrated circuit
JP2005524995A (en) * 2002-05-09 2005-08-18 メイコム インコーポレイテッド Integrated circuit having internal impedance matching circuit
WO2019012691A1 (en) * 2017-07-14 2019-01-17 三菱電機株式会社 High-frequency amplifier
EP3648344A4 (en) * 2017-07-14 2020-07-08 Mitsubishi Electric Corporation High-frequency amplifier
WO2019186881A1 (en) * 2018-03-29 2019-10-03 三菱電機株式会社 Monolithic microwave integrated circuit and high frequency amplifier

Similar Documents

Publication Publication Date Title
JP2002043813A (en) Directional coupler, high-frequency circuit module, and radio communication equipment
US6876258B2 (en) High-frequency amplifier and radio transmission device with circuit scale and current consumption reduced to achieve high efficiency
US5166639A (en) High gain mololithic microwave integrated circuit amplifier
JP3515811B2 (en) Impedance matching circuit
KR100335681B1 (en) Semiconductor device
US6710426B2 (en) Semiconductor device and transceiver apparatus
JPH07240645A (en) Microwave integrated circuit
JPH11220337A (en) Power amplifier
JP3005416B2 (en) Microwave and millimeter wave monolithic integrated circuits
JP3438953B2 (en) Bias circuit
JPH08116028A (en) Microstrip line, spiral inductor, microwave amplifying circuit and microwave amplifying device
JPS63279608A (en) Integrated amplifier circuit
JP3062358B2 (en) Microwave integrated circuit device
JPH03218102A (en) Interdigital filter
JPH0918255A (en) Semiconductor device
JPH07321130A (en) Semiconductor device
JPH0766659A (en) Microwave amplifier
JPH04261206A (en) Amplifier
JPH0821803B2 (en) High frequency transistor matching circuit
JP2001352204A (en) Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same
JPH04287507A (en) Field effect transistor amplifier
JPH0366205A (en) Matching circuit for high frequency transistor
JPH06276038A (en) High frequency low noise amplifier
JP2002171144A (en) High frequency amplifier
JP2002111392A (en) High-frequency low-noise amplifier

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990119