JPH07240609A - Mounting structure for fet chip in microwave hybrid integrated circuit - Google Patents

Mounting structure for fet chip in microwave hybrid integrated circuit

Info

Publication number
JPH07240609A
JPH07240609A JP5456094A JP5456094A JPH07240609A JP H07240609 A JPH07240609 A JP H07240609A JP 5456094 A JP5456094 A JP 5456094A JP 5456094 A JP5456094 A JP 5456094A JP H07240609 A JPH07240609 A JP H07240609A
Authority
JP
Japan
Prior art keywords
chip
fet chip
mounting structure
fet
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5456094A
Other languages
Japanese (ja)
Inventor
Iwao Tanaka
五輪男 田中
Kenji Nakajima
健児 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5456094A priority Critical patent/JPH07240609A/en
Publication of JPH07240609A publication Critical patent/JPH07240609A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To provide the mounting structure of an FET chip with less insertion loss and reflection loss and reduced in manufacturing man-hours. CONSTITUTION:The FET chip 1 is mounted and fixed on a transmission conductor 5, the source electrode 4 of the FET chip 1 is connected to the transmission conductor 5 by a wire 6 and a drain electrode 3 is connected to a ground conductor 9 in terms of a high frequency by connecting the drain electrode 3 to a 1/4 wavelength open stub 7 attached on the dielectric substrate 8 of a strip line by the wire 13. Also, by connecting the transmission conductor 5 to the ground conductor 9 by using a high impedance line 10, the DC round of the FET chip 1 is provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマイクロ波ハイブリッド
集積回路におけるFETチップの実装構造およびその実
装構造を用いて構成した並列型高周波スイッチに関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of an FET chip in a microwave hybrid integrated circuit and a parallel type high frequency switch constructed by using the mounting structure.

【0002】マイクロ波ハイブリッド集積回路において
は、FET(電界効果トランジスタ)チップを実装する
にあたり、そのFETチップの実装構造に基づく挿入損
失や反射損失の増大、あるいは製造工数の増加を抑える
ことが必要とされる。
In a microwave hybrid integrated circuit, when mounting an FET (Field Effect Transistor) chip, it is necessary to suppress an increase in insertion loss and reflection loss or an increase in the number of manufacturing steps due to the mounting structure of the FET chip. To be done.

【0003】[0003]

【従来の技術】図6にはマイクロ波ハイブリッド集積回
路によるFETチップを用いた並列型高周波スイッチ回
路の従来例が示される。このマイクロ波ハイブリッド集
積回路では、マイクロストリップ線路を構成する誘電体
基板上にFETチップやキャパシタ等の部品を実装して
回路を構成する。このマイクロ波ハイブリッド集積回路
で並列型高周波スイッチ回路を作る場合、図6の(b)
に示されるように、伝送線路(伝送導体)5にFETチ
ップ1のドレイン電極3を接続し、ソース電極4は接地
導体9に地絡するよう回路接続している。このように接
続した場合、FETチップ1をオンにすると、等価回路
的には図6(c)に示すような直列共振回路が伝送線路
に並列に挿入された形となって伝送線路を伝搬してきた
信号がA点にて反射され、一方、FETチップ1をオフ
にするとその信号がA点を通過して伝搬していく。な
お、図6(c)中のキャパシタCやインダクタLは後述
する接続用ワイヤのインダクタンスやキャパシタンス等
で形成されるものである。
2. Description of the Related Art FIG. 6 shows a conventional example of a parallel type high frequency switch circuit using an FET chip formed by a microwave hybrid integrated circuit. In this microwave hybrid integrated circuit, components such as an FET chip and a capacitor are mounted on a dielectric substrate forming a microstrip line to form a circuit. When making a parallel type high frequency switch circuit with this microwave hybrid integrated circuit, FIG.
As shown in, the drain electrode 3 of the FET chip 1 is connected to the transmission line (transmission conductor) 5, and the source electrode 4 is connected to the ground conductor 9 so as to be grounded. In such a connection, when the FET chip 1 is turned on, a series resonance circuit as shown in FIG. 6 (c) is propagated through the transmission line in the form of being inserted in parallel with the transmission line as an equivalent circuit. The reflected signal is reflected at the point A, while when the FET chip 1 is turned off, the signal propagates through the point A. The capacitor C and the inductor L in FIG. 6C are formed by the inductance and capacitance of a connecting wire, which will be described later.

【0004】上述の高周波スイッチ回路を形成するため
のFETチップ1の実装構造が図6(a)に示される。
FETチップ1はその表面側にゲート電極2、ドレイン
電極3、ソース電極4を有し、ソース電極4はチップ表
面からバイアホール12を介してチップ裏面に接続(導
通)した構造となっている。マイクロストリップ線路は
FETチップ1を取り付ける位置において誘電体基板8
と伝送線路5が二つに分断されており、FETチップ1
はその分断部分における接地導体9上に載置され、その
ソース電極4はバイアホール12を通してこの接地導体
9に電気接続されている。またそのドレイン電極3はワ
イヤ6’により、二つに分割されたマイクロストリップ
線路の各伝送線路5にそれぞれ接続されている。
A mounting structure of the FET chip 1 for forming the above-mentioned high frequency switch circuit is shown in FIG. 6 (a).
The FET chip 1 has a gate electrode 2, a drain electrode 3, and a source electrode 4 on its front surface side, and the source electrode 4 is connected (conducted) from the front surface of the chip to the back surface of the chip through a via hole 12. The microstrip line has a dielectric substrate 8 at a position where the FET chip 1 is attached.
And the transmission line 5 are divided into two, and the FET chip 1
Is placed on the ground conductor 9 in the divided portion, and the source electrode 4 thereof is electrically connected to the ground conductor 9 through the via hole 12. The drain electrode 3 is connected to each transmission line 5 of the microstrip line divided into two by a wire 6 '.

【0005】なお、この従来例ではFETチップ1のソ
ース電極4と接地導体9間の接続はバイアホール12に
より行っているが、これに代えてチップ表面のソース電
極4と接地導体9間をワイヤで直接に接続するものであ
ってもよい。
In this conventional example, the source electrode 4 of the FET chip 1 and the ground conductor 9 are connected by the via hole 12, but instead of this, a wire is provided between the source electrode 4 and the ground conductor 9 on the chip surface. It may be connected directly with.

【0006】[0006]

【発明が解決しようとする課題】従来のマイクロ波ハイ
ブリッド集積回路では、FETチップ1を実装するため
には、マイクロストリップ線路の伝送線路5を分断して
FETチップ1をその分断部分に挿入しているため、そ
のドレイン電極3と伝送線路5間の接続にワイヤ6’を
使用する必要がある。このため、特に高周波数帯ではこ
のワイヤ6’のインダクタンス成分などにより信号の挿
入損失や反射損失の悪化を生じている。さらに、FET
をソース接地で使用するために、誘電体基板8を2分断
したりバイアホールを形成する構造とすることが必要で
あり、このため製造工数が増える。
In the conventional microwave hybrid integrated circuit, in order to mount the FET chip 1, the transmission line 5 of the microstrip line is divided and the FET chip 1 is inserted into the divided portion. Therefore, it is necessary to use the wire 6 ′ for the connection between the drain electrode 3 and the transmission line 5. For this reason, particularly in a high frequency band, signal insertion loss and reflection loss are deteriorated due to the inductance component of the wire 6 '. In addition, FET
In order to use the substrate with the source grounded, it is necessary to divide the dielectric substrate 8 into two and form a via hole, which increases the number of manufacturing steps.

【0007】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、挿入損失や反射損
失の少ない、また製造工数のかからないFETチップの
実装構造を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a mounting structure of an FET chip which has less insertion loss and reflection loss and requires less manufacturing steps.

【0008】[0008]

【課題を解決するための手段】以下、図1を参照して本
発明の原理説明をする。上述の課題を解決するために、
本発明においては、誘電体基板(8)の裏面に接地導体
(9)、表面に伝送導体(5)を取り付けたストリップ
線路を用いて構成したマイクロ波ハイブリッド集積回路
におけるFETチップ(1)の実装構造であって、伝送
導体(5)上にFETチップ(1)を載置して固定し、
このFETチップ(1)のソース電極(4)をワイヤ
(6)で伝送導体(5)に接続し、ドレイン電極(3)
をストリップ線路の誘電体基板(8)上に取り付けられ
た1/4波長オープンスタブ(7)にワイヤ(13)で
接続することでドレイン電極(3)を接地導体(9)に
高周波的に接続し、また伝送導体(5)を高インピーダ
ンス線路(10)を用いて接地導体(9)に接続するこ
とで、FETチップ(1)の直流的なグラウンドを設け
たことを特徴とするマイクロ波ハイブリッド集積回路に
おけるFETチップの実装構造が提供される。
The principle of the present invention will be described below with reference to FIG. In order to solve the above problems,
In the present invention, the mounting of the FET chip (1) in the microwave hybrid integrated circuit configured by using the strip line in which the ground conductor (9) is attached to the rear surface of the dielectric substrate (8) and the transmission conductor (5) is attached to the front surface. The structure is such that the FET chip (1) is mounted and fixed on the transmission conductor (5),
The source electrode (4) of this FET chip (1) is connected to the transmission conductor (5) by a wire (6), and the drain electrode (3)
Connect the drain electrode (3) to the ground conductor (9) at high frequency by connecting the wire electrode (13) to the quarter-wave open stub (7) mounted on the stripline dielectric substrate (8). In addition, the transmission conductor (5) is connected to the ground conductor (9) by using the high impedance line (10) to provide a DC ground of the FET chip (1). A mounting structure for a FET chip in an integrated circuit is provided.

【0009】また本発明においては、上述の実装構造に
おいて、FETチップのソース電極をワイヤで該伝送導
体に接続することに代えて、FETチップのソース電極
をチップ表面からバイアホールでチップ裏面に導いて伝
送導体に接続する構造としてもよい。
Further, in the present invention, in the above mounting structure, instead of connecting the source electrode of the FET chip to the transmission conductor with a wire, the source electrode of the FET chip is guided from the front surface of the chip to the back surface of the chip by a via hole. The structure may be such that it is connected to the transmission conductor.

【0010】また本発明においては、上述の実装構造に
おいて、ドレイン電極を1/4波長オープンスタブで接
地導体に接続することに代えて、ドレイン電極を該誘電
体基板上に設けたバイアホールを介して接地導体に接続
する構造としてもよい。またこの構造においては、高イ
ンピーダンス線路を除く構成としてもよい。
In the present invention, instead of connecting the drain electrode to the ground conductor with a quarter wavelength open stub in the above mounting structure, the drain electrode is provided via a via hole provided on the dielectric substrate. The structure may be such that it is connected to the ground conductor. Further, in this structure, the high impedance line may be excluded.

【0011】[0011]

【作用】本発明の実装構造によれば、伝送導体とFET
チップ間の接続はソース電極と接地導体間のワイヤある
いはバイアホールで行われるため、従来の伝送導体を分
断してFETチップを配置し、その間をワイヤで接続し
た場合に比べて、上記ワイヤを用いる場合でもワイヤ庁
が短くなり、よってワイヤの影響を小さく抑えることが
できる。
According to the mounting structure of the present invention, the transmission conductor and the FET
Since the connection between the chips is made by a wire or via hole between the source electrode and the ground conductor, the above wire is used as compared with the case where the FET chip is arranged by dividing the conventional transmission conductor and the wire is connected between them. Even in this case, the wire agency is shortened, so that the influence of the wire can be suppressed to a small level.

【0012】[0012]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1には本発明のマイクロ波ハイブリッド集積回
路におけるFETチップの実装構造を用いた並列型高周
波スイッチ回路の一実施例が示される。FETチップ1
は前述同様そのチップ表面にゲート電極2、ドレイン電
極3、ソース電極4を有している。この実施例では、マ
イクロストリップ線路を2分断することはせず、その伝
送線路5上にFETチップ1を載置して固定し、そのソ
ース電極4をワイヤ6によって伝送線路5に電気接続す
る。これと共に、、誘電体基板8上に1/4波長オープ
ンスタブ7を設けてFETチップ1のドレイン電極3を
ワイヤ13でこの1/4波長オープンスタブ7に電気接
続し、これによりドレイン電極3を高周波(RF)的に
接地導体9に地絡させている。またゲート電極2はワイ
ヤ14でゲート電圧制御のためにDC電源用線路11に
接続する。さらに、伝送線路5を高周波に対する高イン
ピーダンス線路10を介して接地導体9に接続すること
で、FETチップ1のソース電極4の直流的なグランウ
トGNDをとっている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of a parallel type high frequency switch circuit using a mounting structure of an FET chip in a microwave hybrid integrated circuit of the present invention. FET chip 1
Has a gate electrode 2, a drain electrode 3, and a source electrode 4 on the surface of the chip as described above. In this embodiment, the microstrip line is not divided into two, the FET chip 1 is mounted and fixed on the transmission line 5, and the source electrode 4 is electrically connected to the transmission line 5 by the wire 6. Along with this, a quarter wavelength open stub 7 is provided on the dielectric substrate 8 and the drain electrode 3 of the FET chip 1 is electrically connected to the quarter wavelength open stub 7 by the wire 13, whereby the drain electrode 3 is formed. The ground conductor 9 is grounded in a high frequency (RF) manner. The gate electrode 2 is connected to the DC power supply line 11 for controlling the gate voltage with a wire 14. Further, the transmission line 5 is connected to the ground conductor 9 via the high impedance line 10 for high frequency, thereby obtaining a direct ground GND of the source electrode 4 of the FET chip 1.

【0013】このように接続すると、図2に示されるよ
うに、電気回路的には高周波成分に対してFETのソー
ス電極4を伝送線路5に接続し、ドレイン電極3を接地
したことになり、ドレイン電極3のワイヤ6や1/4波
長オープンスタブ7のインダクタンスやキャパシタンス
による直列共振回路を利用した高周波スイッチ回路を実
現できる。
With this connection, as shown in FIG. 2, the source electrode 4 of the FET is connected to the transmission line 5 and the drain electrode 3 is grounded in terms of high frequency components in terms of electric circuit. It is possible to realize a high frequency switch circuit using a series resonance circuit formed by the inductance and capacitance of the wire 6 of the drain electrode 3 and the quarter wavelength open stub 7.

【0014】このような実装構造とすることで、ソース
電極4と伝送線路5間を接続するワイヤ6あるいはドレ
イン電極3と1/4波長オープンスタブ7間を接続する
ワイヤ13の長さを、従来のソース電極4と伝送線路5
間を接続するワイヤ6’よりも短くできるので、それら
のインダクタンス成分を少なくすることができ、したが
って、挿入損失や反射損失の悪化を抑えることができ
る。
With such a mounting structure, the length of the wire 6 connecting the source electrode 4 and the transmission line 5 or the wire 13 connecting the drain electrode 3 and the quarter-wave open stub 7 can be reduced to the conventional length. Source electrode 4 and transmission line 5
Since it is possible to make the wire 6'shorter than the wire connecting it, it is possible to reduce the inductance components thereof, and thus it is possible to suppress deterioration of insertion loss and reflection loss.

【0015】本発明の実施にあたっては種々の変形形態
が可能である。例えば、上述の実施例ではFETチップ
1のソース電極4と伝送線路5間をワイヤ6で電気接続
したが、本発明はこれに限られるものではなく、図3に
示されるように、FETチップ1として、そのチップ表
面のソース電極4をバイアホール12でチップ裏面に導
くような構造のものを使用し、チップ裏面において伝送
線路5と直接に電気接続するようにすれば、ワイヤ6を
除去することができ、それにより挿入損失や反射損失を
さらに低減することが可能になる。
Various modifications are possible in carrying out the present invention. For example, in the above-described embodiment, the source electrode 4 of the FET chip 1 and the transmission line 5 are electrically connected by the wire 6, but the present invention is not limited to this, and as shown in FIG. If the source electrode 4 on the front surface of the chip is structured to be guided to the back surface of the chip by the via hole 12 and is directly electrically connected to the transmission line 5 on the back surface of the chip, the wire 6 can be removed. Therefore, it becomes possible to further reduce the insertion loss and the reflection loss.

【0016】また、ドレイン電極3と接地導体9間の接
続は1/4波長オープンスタブ7によるだけではなく、
バイアホールによるものであってもよい。図4はこの実
施例であり、誘電体基板8上にインダクタンス素子15
を取り付け、ドレイン電極3をこのインダクタンス素子
15にワイヤ13で電気接続し、さらにこのインダクタ
ンス素子7をバイアホール15を介して接地導体9に接
地するよう構成している。
The connection between the drain electrode 3 and the ground conductor 9 is not limited to the quarter wavelength open stub 7,
It may be a via hole. FIG. 4 shows this embodiment, in which the inductance element 15 is formed on the dielectric substrate 8.
Is attached, the drain electrode 3 is electrically connected to the inductance element 15 by the wire 13, and the inductance element 7 is grounded to the ground conductor 9 through the via hole 15.

【0017】もちろん、図5に示されるように、FET
チップ1のソース電極4をバイアホール12で伝送線路
5に電気接続する共に、ドレイン電極3もインダクタン
ス素子15とバイアホール16で接地導体9に接地する
よう構成してもよい。
Of course, as shown in FIG.
The source electrode 4 of the chip 1 may be electrically connected to the transmission line 5 through the via hole 12, and the drain electrode 3 may be grounded to the ground conductor 9 through the inductance element 15 and the via hole 16.

【0018】なお、上記の図4と図5の構成において
は、FETチップ1の直流的なグラウントはドレイン電
極3を接地導体9に接地したことにより得られているの
で、ソース電極4側において直流的なグラウンドをとる
ための高インピーダンス線路10を除いてしまう構成も
可能である。
In the structures shown in FIGS. 4 and 5, the direct current ground of the FET chip 1 is obtained by grounding the drain electrode 3 to the ground conductor 9, so that the direct current on the source electrode 4 side is reduced. It is also possible to omit the high impedance line 10 for taking a proper ground.

【0019】以上の実施例は本発明のFETチップの実
装構造を並列型高周波スイッチ回路に用いた場合のもの
であるが、本発明はこれに限られるものではなく、マイ
クロ波ハイブリッド集積回路において、同じ実装構造で
ゲート電極を制御する構成とすることにより、フィルタ
回路や可変減衰器などにも用いることができる。
Although the above-mentioned embodiment is a case where the mounting structure of the FET chip of the present invention is used in a parallel type high frequency switch circuit, the present invention is not limited to this, and in a microwave hybrid integrated circuit, By adopting a configuration in which the gate electrode is controlled by the same mounting structure, it can be used in a filter circuit, a variable attenuator, or the like.

【0020】[0020]

【発明の効果】以上に説明したように、本発明によれ
ば、FETチップを実装するために伝送線路を途中で分
断してワイヤで接続する必要がなくなり、同ワイヤによ
る挿入損失や反射損失の増加を抑えることができる。ま
た、FETチップの接地を得るために誘電体基板を分割
したりバイアホール等を形成する必要がなくなるので、
そのぶん製造工数を削減することができる。
As described above, according to the present invention, it is not necessary to divide the transmission line on the way to connect it with a wire in order to mount the FET chip, and the insertion loss and the reflection loss due to the wire are eliminated. The increase can be suppressed. Further, since it is not necessary to divide the dielectric substrate or form a via hole to obtain the ground of the FET chip,
Therefore, the number of manufacturing steps can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例としてのマイクロ波ハイブリ
ッド集積回路におけるFETチップの実装構造を用いて
構成した並列型高周波スイッチ回路を示す図である。
FIG. 1 is a diagram showing a parallel type high frequency switch circuit configured by using a mounting structure of an FET chip in a microwave hybrid integrated circuit as an embodiment of the present invention.

【図2】実施例の並列型高周波スイッチ回路の電気回路
を示す図である。
FIG. 2 is a diagram showing an electric circuit of a parallel type high frequency switch circuit according to an embodiment.

【図3】本発明の他の実施例を示す図である。FIG. 3 is a diagram showing another embodiment of the present invention.

【図4】本発明のまた他の実施例を示す図である。FIG. 4 is a diagram showing another embodiment of the present invention.

【図5】本発明のさらに他の実施例を示す図である。FIG. 5 is a diagram showing still another embodiment of the present invention.

【図6】従来例を示す図である。FIG. 6 is a diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 FETチップ 2 ゲート電極 3 ドレイン電極 4 ソース電極 5 伝送線路 6、6’、13、14 ワイヤ 7 1/4波長オープンスタブ 8 誘電体基板 9 接地導体 10 高インピーダンス線路(直流のグラウンド用) 11 直流電源用線路 12、16 バイアホール 15 インダクタンス素子 1 FET Chip 2 Gate Electrode 3 Drain Electrode 4 Source Electrode 5 Transmission Line 6, 6 ', 13, 14 Wire 7 1/4 Wave Open Stub 8 Dielectric Substrate 9 Grounding Conductor 10 High Impedance Line (for DC Ground) 11 DC Power line 12, 16 Via hole 15 Inductance element

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8232 21/338 29/812 H01P 1/15 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 21/8232 21/338 29/812 H01P 1/15

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 誘電体基板(8)の裏面に接地導体
(9)、表面に伝送導体(5)を取り付けたストリップ
線路を用いて構成したマイクロ波ハイブリッド集積回路
におけるFETチップの実装構造であって、 該伝送導体上に該FETチップ(1)を載置して固定
し、該FETチップのソース電極(4)をワイヤ(6)
で該伝送導体(5)に接続し、ドレイン電極(3)を該
ストリップ線路の誘電体基板上に取り付けられた1/4
波長オープンスタブ(7)にワイヤ(13)で接続する
ことで該ドレイン電極を該接地導体に高周波的に接続
し、また該伝送導体を高インピーダンス線路(10)を
用いて該接地導体に接続することで該チップFETの直
流的なグラウンドを設けたことを特徴とするマイクロ波
ハイブリッド集積回路におけるFETチップの実装構
造。
1. A mounting structure of an FET chip in a microwave hybrid integrated circuit, which is configured by using a strip line in which a ground conductor (9) is attached to the back surface of a dielectric substrate (8) and a transmission conductor (5) is attached to the front surface. Then, the FET chip (1) is mounted and fixed on the transmission conductor, and the source electrode (4) of the FET chip is connected to the wire (6).
Connected to the transmission conductor (5) with the drain electrode (3) mounted on the dielectric substrate of the strip line by 1/4.
By connecting the wavelength open stub (7) with the wire (13), the drain electrode is connected to the ground conductor at high frequency, and the transmission conductor is connected to the ground conductor by using the high impedance line (10). Thus, the mounting structure of the FET chip in the microwave hybrid integrated circuit is characterized in that the direct current ground of the chip FET is provided.
【請求項2】 該FETチップのソース電極をワイヤで
該伝送導体に接続することに代えて、該FETチップの
ソース電極をチップ表面からバイアホールでチップ裏面
に導いて該伝送導体に接続する構造としたことを特徴と
する請求項1記載のマイクロ波ハイブリッド集積回路に
おけるFETチップの実装構造。
2. A structure in which the source electrode of the FET chip is connected to the transmission conductor by a wire, instead of being connected to the transmission conductor by a wire, the source electrode of the FET chip is led from the chip surface to the back surface of the chip by a via hole and connected to the transmission conductor. The mounting structure of the FET chip in the microwave hybrid integrated circuit according to claim 1, wherein.
【請求項3】 該ドレイン電極を該1/4波長オープン
スタブで接地導体に接続することに代えて、該ドレイン
電極を該誘電体基板上に設けたバイアホールを介して該
接地導体に接続する構造としたことを特徴とする請求項
1または2記載のマイクロ波ハイブリッド集積回路にお
けるFETチップの実装構造。
3. The drain electrode is connected to the ground conductor via a via hole provided on the dielectric substrate, instead of connecting the drain electrode to the ground conductor with the quarter-wave open stub. 3. The mounting structure of the FET chip in the microwave hybrid integrated circuit according to claim 1, wherein the mounting structure is a structure.
【請求項4】 該高インピーダンス線路を除いたことを
特徴とする請求項3記載のマイクロ波ハイブリッド集積
回路におけるFETチップの実装構造。
4. The mounting structure of the FET chip in the microwave hybrid integrated circuit according to claim 3, wherein the high impedance line is removed.
【請求項5】 請求項1〜4のいずれかに記載のFET
チップの実装構造を用いてFETチップをマイクロ波ハ
イブリッド集積回路に実装して構成したことを特徴とす
る並列型高周波スイッチ。
5. The FET according to any one of claims 1 to 4.
A parallel type high frequency switch characterized in that an FET chip is mounted on a microwave hybrid integrated circuit by using a chip mounting structure.
JP5456094A 1994-02-28 1994-02-28 Mounting structure for fet chip in microwave hybrid integrated circuit Withdrawn JPH07240609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5456094A JPH07240609A (en) 1994-02-28 1994-02-28 Mounting structure for fet chip in microwave hybrid integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5456094A JPH07240609A (en) 1994-02-28 1994-02-28 Mounting structure for fet chip in microwave hybrid integrated circuit

Publications (1)

Publication Number Publication Date
JPH07240609A true JPH07240609A (en) 1995-09-12

Family

ID=12974078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5456094A Withdrawn JPH07240609A (en) 1994-02-28 1994-02-28 Mounting structure for fet chip in microwave hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JPH07240609A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161312A (en) * 2021-01-25 2021-07-23 博微太赫兹信息科技有限公司 Gradual-change gold belt interconnection structure between chip and transmission line and assembling method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161312A (en) * 2021-01-25 2021-07-23 博微太赫兹信息科技有限公司 Gradual-change gold belt interconnection structure between chip and transmission line and assembling method thereof
CN113161312B (en) * 2021-01-25 2023-07-18 博微太赫兹信息科技有限公司 Gradual-change gold-strip interconnection structure between chip and transmission line and assembly method thereof

Similar Documents

Publication Publication Date Title
JP2944403B2 (en) Semiconductor device
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US7619496B2 (en) Monoblock RF resonator/filter having a conductive transmission line connecting regions of conductive material
US7463111B2 (en) Semiconductor device
EP0411919B1 (en) Matching circuit for high frequency transistor
JP2788838B2 (en) High frequency integrated circuit
JPH07240609A (en) Mounting structure for fet chip in microwave hybrid integrated circuit
JPH04125903A (en) Termination resistor for high frequency
JP3430060B2 (en) High frequency semiconductor device
JPH07263901A (en) High frequency parts
JPH0115226Y2 (en)
JPS5811746B2 (en) Ultra high frequency transistor amplifier
JP2590686B2 (en) Hybrid integrated circuit
JP2001345606A (en) Mmic amplifier
JPH07226489A (en) Microwave semiconductor device
JPS5924162Y2 (en) Microwave integrated circuit with improved power supply structure
JP3398527B2 (en) Crossing structure of transmission line
JPH07235740A (en) Grounding circuit for high-frequency active element
JPS63274202A (en) Field effect transistor
JPS6211018Y2 (en)
JPH06112706A (en) Impedance converter circuit
JPS622819Y2 (en)
JPH10224107A (en) Microwave integrating circuit
JPH02107001A (en) High frequency circuit device
JPH06310662A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508