JPH07240488A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07240488A JPH07240488A JP6030681A JP3068194A JPH07240488A JP H07240488 A JPH07240488 A JP H07240488A JP 6030681 A JP6030681 A JP 6030681A JP 3068194 A JP3068194 A JP 3068194A JP H07240488 A JPH07240488 A JP H07240488A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating layer
- semiconductor device
- solder
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】半導体装置の外部リード成形工程における半田
めっき屑の発生を減少させることにより、半導体装置へ
の転写を防止し、かつリード成形金型への堆積を防止で
きる。 【構成】半導体装置の外部リード部１０において、表面
処理として半田めっき層９ａを形成した後に、すずめっ
き層又はパラジュームめっき層９ｂを形成する。これに
より、外部リード最表面の硬度が上昇するため、表面実
装形にリード成形する際に、外部リード表面のめっき層
のけずれを減少させることができるため、半田めっき屑
の半導体装置への転写による品質、劣化を防止し、かつ
リード成形金型への半田めっき屑の堆積を防止できる。
めっき屑の発生を減少させることにより、半導体装置へ
の転写を防止し、かつリード成形金型への堆積を防止で
きる。 【構成】半導体装置の外部リード部１０において、表面
処理として半田めっき層９ａを形成した後に、すずめっ
き層又はパラジュームめっき層９ｂを形成する。これに
より、外部リード最表面の硬度が上昇するため、表面実
装形にリード成形する際に、外部リード表面のめっき層
のけずれを減少させることができるため、半田めっき屑
の半導体装置への転写による品質、劣化を防止し、かつ
リード成形金型への半田めっき屑の堆積を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に外部リードのめっき構造に関す
る。
製造方法に関し、特に外部リードのめっき構造に関す
る。
【０００２】
【従来の技術】従来の半導体装置は、図２（ａ）に示す
様な半導体装置用リードフレーム１における半導体素子
搭載部２に導電性接着剤３を塗布し、半導体素子４を搭
載した後に導電性接着剤３をベーク炉で硬化させる（図
２（ｂ））。次に、ボンディング線５で半導体素子４上
の電極部とリードフレーム１における内部リード部６を
接続する（図２（ｃ））。次にエポキシ樹脂等の封止用
樹脂８で封止する（図２（ｄ））。次に外部リード部１
０に半田めっき等の外装めっき９を施す（図２
（ｅ））。その後図３に示すようにダムバー１１を切断
した後、半導体装置個片に分離し、所定のリード長に切
断する（図２（ｆ））。そして最後に外部リード部１０
をガルウィング形等の所定の形状にリード成形して半導
体装置は完成する（図２（ｇ））。
様な半導体装置用リードフレーム１における半導体素子
搭載部２に導電性接着剤３を塗布し、半導体素子４を搭
載した後に導電性接着剤３をベーク炉で硬化させる（図
２（ｂ））。次に、ボンディング線５で半導体素子４上
の電極部とリードフレーム１における内部リード部６を
接続する（図２（ｃ））。次にエポキシ樹脂等の封止用
樹脂８で封止する（図２（ｄ））。次に外部リード部１
０に半田めっき等の外装めっき９を施す（図２
（ｅ））。その後図３に示すようにダムバー１１を切断
した後、半導体装置個片に分離し、所定のリード長に切
断する（図２（ｆ））。そして最後に外部リード部１０
をガルウィング形等の所定の形状にリード成形して半導
体装置は完成する（図２（ｇ））。
【０００３】ここで上記半導体装置の製造工程のうち外
装めっき工程では、単に電解メッキ装置を用いてＳｎ−
Ｐｂ二元素からなる金属めっきと施すか、または溶融半
田ディップ装置を用いてＳｎ−Ｐｂ二元素の金属めっき
を単層で施すのが一般的である。特に半導体装置の外部
リード表面処理技術として最も一般的に行なわれている
のは、上述の電解メッキ方法であり図４に示す様に所定
の厚さで外部リード表面に均一にＳｎ−Ｐｂめっき層を
析出することができ、同時にＳｎ結晶とＰｂ結晶が均一
に析出することができる。
装めっき工程では、単に電解メッキ装置を用いてＳｎ−
Ｐｂ二元素からなる金属めっきと施すか、または溶融半
田ディップ装置を用いてＳｎ−Ｐｂ二元素の金属めっき
を単層で施すのが一般的である。特に半導体装置の外部
リード表面処理技術として最も一般的に行なわれている
のは、上述の電解メッキ方法であり図４に示す様に所定
の厚さで外部リード表面に均一にＳｎ−Ｐｂめっき層を
析出することができ、同時にＳｎ結晶とＰｂ結晶が均一
に析出することができる。
【０００４】また、従来よりリード成形工程は、リード
成形金型の下型と上型とで固定し、押圧部の上下運動に
よって外部リード部１０を折り曲げ成形する。この時、
従来のリード挿入タイプの半導体装置ではリードが挿入
する一方向に折り曲げられるのに対して、表面実装タイ
プのパッケージの外部リードはその先端部とほぼ直角に
折り曲げてガルウィング形状とする必要があるため、垂
直方向と水平方向の２方向に折り曲げる。一般に、下型
部のリード曲げ型部の断面構造がＬ字型となっているリ
ード成形装置が用いられている。このリード成形方法を
理解しやすくするために図５（ａ），（ｂ）を参照して
従来のリード成形装置を用いたリード成形工程を説明す
る。図５（ａ）において半導体装置本体部１６及びその
本体から導出する外部リード部１０をリード成形下型部
１３に設置し、リード成形上型部１２でリードの根元部
を固定する。次に上下動する押圧部１４の下降動作によ
り、図５（ｂ）に示すようにリード成形下型部のＬ字形
に沿って外部リード部１０がガルウィング形に成形され
る。その際、外部リード部１０の先端部分は、リード成
形下型部１３の上面部であるリード曲げ型底部１上をそ
の側壁方向へ移動するような成形構造となっている。
成形金型の下型と上型とで固定し、押圧部の上下運動に
よって外部リード部１０を折り曲げ成形する。この時、
従来のリード挿入タイプの半導体装置ではリードが挿入
する一方向に折り曲げられるのに対して、表面実装タイ
プのパッケージの外部リードはその先端部とほぼ直角に
折り曲げてガルウィング形状とする必要があるため、垂
直方向と水平方向の２方向に折り曲げる。一般に、下型
部のリード曲げ型部の断面構造がＬ字型となっているリ
ード成形装置が用いられている。このリード成形方法を
理解しやすくするために図５（ａ），（ｂ）を参照して
従来のリード成形装置を用いたリード成形工程を説明す
る。図５（ａ）において半導体装置本体部１６及びその
本体から導出する外部リード部１０をリード成形下型部
１３に設置し、リード成形上型部１２でリードの根元部
を固定する。次に上下動する押圧部１４の下降動作によ
り、図５（ｂ）に示すようにリード成形下型部のＬ字形
に沿って外部リード部１０がガルウィング形に成形され
る。その際、外部リード部１０の先端部分は、リード成
形下型部１３の上面部であるリード曲げ型底部１上をそ
の側壁方向へ移動するような成形構造となっている。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
では、半導体装置本体部の外部リードの表面には、配線
基板に実装する際に半田付けを良好にするために、比較
的軟質である半田めっき層がリード成形前に施される。
特にこの半田めっきは、すず（Ｓｎ）と鉛（Ｐｂ）の組
成比が９５：５ｗｔ％から６３：３７ｗｔ％程度が一般
に使用されている。このため、上述した従来のリード成
形技術を用いる場合、押圧部が下降し成形下型部のリー
ド曲げ型部に沿ってリードが成形される際に、リード先
端がリード成形下型部のリード曲げ型底部上をこすりな
がら移動するので、外部リード表面のめっき層がけずら
れて半田めっき層となり、リード先端部分やリード成形
下型部上に付着するという欠点がある。
では、半導体装置本体部の外部リードの表面には、配線
基板に実装する際に半田付けを良好にするために、比較
的軟質である半田めっき層がリード成形前に施される。
特にこの半田めっきは、すず（Ｓｎ）と鉛（Ｐｂ）の組
成比が９５：５ｗｔ％から６３：３７ｗｔ％程度が一般
に使用されている。このため、上述した従来のリード成
形技術を用いる場合、押圧部が下降し成形下型部のリー
ド曲げ型部に沿ってリードが成形される際に、リード先
端がリード成形下型部のリード曲げ型底部上をこすりな
がら移動するので、外部リード表面のめっき層がけずら
れて半田めっき層となり、リード先端部分やリード成形
下型部上に付着するという欠点がある。
【０００６】特に高密度実装用表面実装形半導体装置で
は、外部リード間のピッチが微小寸法となるため、半田
めっき層がリード間に入り込み電気的に不所望な短縮回
路を形成し、製品の誤動作や電気的短絡により製品破壊
等の問題を生じる。また、リード成形下型部上に付着し
た半田めっき層を取り除くためのメンテナンスが煩雑と
なり、稼働率が低下するという問題を生じる。
は、外部リード間のピッチが微小寸法となるため、半田
めっき層がリード間に入り込み電気的に不所望な短縮回
路を形成し、製品の誤動作や電気的短絡により製品破壊
等の問題を生じる。また、リード成形下型部上に付着し
た半田めっき層を取り除くためのメンテナンスが煩雑と
なり、稼働率が低下するという問題を生じる。
【０００７】
【課題を解決するための手段】本発明は、リードフレー
ムに半導体素子を搭載し樹脂封止する構造の半導体装置
において、外部リード部表面に半田めっき層を設け、さ
らにその外表面に半田めっき層よりも硬度の高いめっき
層を設けたことを特徴とする。半田めっき層よりも硬度
の高いめっき層としては、すずめっき、またはパタジュ
ームめっきが適しており、厚さは０．３〜２μｍがよ
い。
ムに半導体素子を搭載し樹脂封止する構造の半導体装置
において、外部リード部表面に半田めっき層を設け、さ
らにその外表面に半田めっき層よりも硬度の高いめっき
層を設けたことを特徴とする。半田めっき層よりも硬度
の高いめっき層としては、すずめっき、またはパタジュ
ームめっきが適しており、厚さは０．３〜２μｍがよ
い。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の半導体装置に用いる
半導体装置用リードフレーム１の外部リード部１０の外
装めっき後の断面図である。このめっき層を形成するに
は、通常の外装めっき工程において半田（Ｓｎ−Ｐｂ）
めっき層９ａを電解めっき等で所定の厚さ（例えば、１
０μｍ）に形成した後、この上面にすず（Ｓｎ）めっき
層９ｂを同様に電解めっき等で所定の厚さ（例えば、１
μｍ厚）に形成する。半田めっき層９ａは、プリント基
板上の電極部と半田接続がし易い様に設けられており、
また一定の接続強度を得るために設けている。又、すず
めっき層９ｂは、Ｓｎ１００％のめっき層であり、硬質
であるためリード全体のめっき硬度を向上させている。
このすず（Ｓｎ）めっき層の厚さは０．３〜２μｍが適
当である。０．３μｍ以下の厚さでは硬度を期待でき
ず、また２μｍ以上になると実装する際の半田の接続特
性が悪くなる。
る。図１は本発明の第１の実施例の半導体装置に用いる
半導体装置用リードフレーム１の外部リード部１０の外
装めっき後の断面図である。このめっき層を形成するに
は、通常の外装めっき工程において半田（Ｓｎ−Ｐｂ）
めっき層９ａを電解めっき等で所定の厚さ（例えば、１
０μｍ）に形成した後、この上面にすず（Ｓｎ）めっき
層９ｂを同様に電解めっき等で所定の厚さ（例えば、１
μｍ厚）に形成する。半田めっき層９ａは、プリント基
板上の電極部と半田接続がし易い様に設けられており、
また一定の接続強度を得るために設けている。又、すず
めっき層９ｂは、Ｓｎ１００％のめっき層であり、硬質
であるためリード全体のめっき硬度を向上させている。
このすず（Ｓｎ）めっき層の厚さは０．３〜２μｍが適
当である。０．３μｍ以下の厚さでは硬度を期待でき
ず、また２μｍ以上になると実装する際の半田の接続特
性が悪くなる。
【０００９】図２（ａ）〜（ｇ）は、図１に示す様な外
装めっき層を有する半導体装置の製造工程の一例であ
り、外装めっき工程以外は従来の製造方法と同様であ
る。まず、図２（ａ）に示すような半導体装置用リード
フレーム１における半導体素子搭載部２にＡｇペースト
等の導電性接着剤３を塗布した後、半導体素子搭載部２
に半導体素子４が搭載される（図２（ｂ））。その後、
半導体素子４の電極部とＡｇめっき等が施された内装め
っき層７とがＡｕ線等のボンディング線５で接続される
（図２（ｃ））。しかる後、エポキシ樹脂等の封止用樹
脂８によって半導体装置本体部を形成する（図２
（ｄ））。次に図３の平面図に示すように半導体装置用
リードフレーム１のダムバー１１を切断する。その後、
外部リード部１０の表面に図１の断面図に示すように電
解めっき方法等により半田めっき層９ａおよびすずめっ
き層９ｂを連続的に施した（図２（ｅ））後、図２
（ｆ）に示す様に外部リード部１０を所定の寸法だけ残
して切断する。この後、図５（ａ）に示す様に半導体装
置とリード成形下型部１３に設置し、リード成形上形部
１２で外部リード部１０の根元を固定し、押圧部１４に
より外部リード部１０をリード曲げ型底部１５上をすべ
らせて、図５（ｂ）の様にガルウィング形に成形するこ
とにより半導体装置は完成する（図２（ｇ））。
装めっき層を有する半導体装置の製造工程の一例であ
り、外装めっき工程以外は従来の製造方法と同様であ
る。まず、図２（ａ）に示すような半導体装置用リード
フレーム１における半導体素子搭載部２にＡｇペースト
等の導電性接着剤３を塗布した後、半導体素子搭載部２
に半導体素子４が搭載される（図２（ｂ））。その後、
半導体素子４の電極部とＡｇめっき等が施された内装め
っき層７とがＡｕ線等のボンディング線５で接続される
（図２（ｃ））。しかる後、エポキシ樹脂等の封止用樹
脂８によって半導体装置本体部を形成する（図２
（ｄ））。次に図３の平面図に示すように半導体装置用
リードフレーム１のダムバー１１を切断する。その後、
外部リード部１０の表面に図１の断面図に示すように電
解めっき方法等により半田めっき層９ａおよびすずめっ
き層９ｂを連続的に施した（図２（ｅ））後、図２
（ｆ）に示す様に外部リード部１０を所定の寸法だけ残
して切断する。この後、図５（ａ）に示す様に半導体装
置とリード成形下型部１３に設置し、リード成形上形部
１２で外部リード部１０の根元を固定し、押圧部１４に
より外部リード部１０をリード曲げ型底部１５上をすべ
らせて、図５（ｂ）の様にガルウィング形に成形するこ
とにより半導体装置は完成する（図２（ｇ））。
【００１０】ここで半田めっき層９ａは軟質であるが、
最表面に硬質のすずめっき層９ｂを有しているためリー
ド曲げ型底部１５上の外部リード部１０がこすられても
めっき層の発生が低減できるため、リード曲げ型底部１
５へのめっき層の堆積や外部リード部１０への転写がな
く、半導体装置の品質向上およびリード成形金型のメン
テナンスが容易となる。また、同時に外部リード部１０
の表面には半田めっき層９ａが厚くめっきされているた
め、組立工程で熱履歴を受けても良好な半田付け性を確
保することができる。
最表面に硬質のすずめっき層９ｂを有しているためリー
ド曲げ型底部１５上の外部リード部１０がこすられても
めっき層の発生が低減できるため、リード曲げ型底部１
５へのめっき層の堆積や外部リード部１０への転写がな
く、半導体装置の品質向上およびリード成形金型のメン
テナンスが容易となる。また、同時に外部リード部１０
の表面には半田めっき層９ａが厚くめっきされているた
め、組立工程で熱履歴を受けても良好な半田付け性を確
保することができる。
【００１１】図６は本発明における第２の実施例の半導
体装置の外部リード部１０の断面図である。この実施例
では、最外層にパラジュームめっきを施してある。この
ため、めっき層の薄肉化が可能で、かつ高硬度であるた
め、めっき層のけずれが皆無となる利点を有する。パラ
ジュームめっきの厚さは、すずの場合と同様０．３〜２
μｍが適当である。
体装置の外部リード部１０の断面図である。この実施例
では、最外層にパラジュームめっきを施してある。この
ため、めっき層の薄肉化が可能で、かつ高硬度であるた
め、めっき層のけずれが皆無となる利点を有する。パラ
ジュームめっきの厚さは、すずの場合と同様０．３〜２
μｍが適当である。
【００１２】表１は以上の実施例および従来例の特性検
査の結果を示す。従来例は、従来から使用している半導
体装置用リードフレームの外部リード部表面に電解半田
めっき層を１０μｍの厚さで形成したものである。実施
例１は電解半田めっき層１０μｍに電解すずめっきを１
μｍの厚さで形成したものであり、実施例２は電解半田
めっき層１０μｍに電解パラジュームめっきを０．３μ
ｍの厚さで形成したものである。ここで半田付け性検査
１は、フラックス塗布後２３０℃の半田浸漬後にぬれ面
積を調査したものであり、○印は９５％以上ぬれたも
の、×印は９５％未満のぬれであったものである。ま
た、半田付け性検査２はフラックス塗布後２３０℃の半
田層を用いてメニスコグラフ特性を調査したものであ
り、○印はゼロクロス時間が３秒以下のもの、×印はゼ
ロクロス時間が３秒を越えるものである。さらに、めっ
き硬度検査は荷重１０ｇ、保持時間２０秒の条件でビッ
カース硬度を測定したものであり、○印はビッカース硬
度１０Ｈｖ以上、×印はビッカース硬度１０Ｈｖ未満の
ものである。さらに、めっき屑発生率検査は、リード成
形２０００ショット時のめっき屑発生率を調査したもの
であり、○印は発生率が１％以下のもの、×印は１％を
越えるものである。この表から本発明によれば、従来例
に比べてめっき硬度とめっき屑発生率が相当改善されて
いることが明らかである。
査の結果を示す。従来例は、従来から使用している半導
体装置用リードフレームの外部リード部表面に電解半田
めっき層を１０μｍの厚さで形成したものである。実施
例１は電解半田めっき層１０μｍに電解すずめっきを１
μｍの厚さで形成したものであり、実施例２は電解半田
めっき層１０μｍに電解パラジュームめっきを０．３μ
ｍの厚さで形成したものである。ここで半田付け性検査
１は、フラックス塗布後２３０℃の半田浸漬後にぬれ面
積を調査したものであり、○印は９５％以上ぬれたも
の、×印は９５％未満のぬれであったものである。ま
た、半田付け性検査２はフラックス塗布後２３０℃の半
田層を用いてメニスコグラフ特性を調査したものであ
り、○印はゼロクロス時間が３秒以下のもの、×印はゼ
ロクロス時間が３秒を越えるものである。さらに、めっ
き硬度検査は荷重１０ｇ、保持時間２０秒の条件でビッ
カース硬度を測定したものであり、○印はビッカース硬
度１０Ｈｖ以上、×印はビッカース硬度１０Ｈｖ未満の
ものである。さらに、めっき屑発生率検査は、リード成
形２０００ショット時のめっき屑発生率を調査したもの
であり、○印は発生率が１％以下のもの、×印は１％を
越えるものである。この表から本発明によれば、従来例
に比べてめっき硬度とめっき屑発生率が相当改善されて
いることが明らかである。
【００１３】
【表１】
【００１４】
【発明の効果】以上説明した様に本発明は、外部リード
の表面処理として半田めっき層の上面にすずめっき層を
有するため、リード表面が硬質となり、半田めっき屑の
発生が低減できるため、製品へのめっき屑付着がなくな
り、基板実装時に半田ブリッジ等のリード間短絡を防止
することができる。さらに、リード成形金型へ半田めっ
き屑の付着・堆積がなくなるため、めっき屑除去等の保
守頻度が減少するため、メンテナンスを容易にすること
ができる。
の表面処理として半田めっき層の上面にすずめっき層を
有するため、リード表面が硬質となり、半田めっき屑の
発生が低減できるため、製品へのめっき屑付着がなくな
り、基板実装時に半田ブリッジ等のリード間短絡を防止
することができる。さらに、リード成形金型へ半田めっ
き屑の付着・堆積がなくなるため、めっき屑除去等の保
守頻度が減少するため、メンテナンスを容易にすること
ができる。
【図１】本発明の第１の実施例の半導体装置における外
部リード部の断面図である。
部リード部の断面図である。
【図２】（ａ）〜（ｇ）は、本発明の第１の実施例の半
導体装置の製造工程を示す図である。
導体装置の製造工程を示す図である。
【図３】本発明の第１の実施例の半導体装置用リードフ
レームの平面図である。
レームの平面図である。
【図４】従来の半導体装置における外部リード部の断面
図である。
図である。
【図５】（ａ），（ｂ）は、本発明の実施例に用いるリ
ード成形金型の構造図である。
ード成形金型の構造図である。
【図６】本発明の第２の実施例の半導体装置における外
部リード部の断面図である。
部リード部の断面図である。
【符号の説明】 １ 半導体装置用リードフレーム ２ 半導体素子搭載部 ３ 導電性接着剤 ４ 半導体素子 ５ ボンディング線 ６ 内部リード部 ７ 内装めっき装 ８ 封止用樹脂 ９ 外装めっき層 ９ａ 半田（Ｓｎ−Ｐｂ）めっき層 ９ｂ すず（Ｓｎ）めっき層 ９ｂ′ パラジューム（Ｐｄ）めっき層 １０ 外部リード部 １１ ダムバー １２ リード成形上型部 １３ リード成形下型部 １４ 押圧部 １５ リード曲げ型底部 １６ 半導体装置本体部
Claims (4)
- 【請求項１】 リードフレームに半導体素子を搭載し樹
脂封止する構造の半導体装置において、外部リード部表
面に半田めっき層を有し、最外層に半田めっき層よりも
硬度の高いめっき層を有することを特徴とする半導体装
置。 - 【請求項２】 前記半田めっき層より硬度の高いめっき
層は、すずまたはパラジュームめっき層である請求項１
記載の半導体装置。 - 【請求項３】 前記すずめっき層またはパラジュームめ
っき層は０．３〜２．０μｍの厚さを有することを特徴
とする請求項２記載の半導体装置。 - 【請求項４】 リードフレームに半導体素子を搭載し樹
脂封止する構造の半導体装置の製造方法において、外部
リード部表面にめっき層を形成する工程が、半田めっき
層を形成し、その表面にさらにすず又はパラジュームめ
っき層を形成する２段階の工程からなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6030681A JPH07240488A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6030681A JPH07240488A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240488A true JPH07240488A (ja) | 1995-09-12 |
Family
ID=12310445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6030681A Pending JPH07240488A (ja) | 1994-02-28 | 1994-02-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240488A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0967649A3 (en) * | 1998-06-10 | 2003-01-15 | Lucent Technologies Inc. | Palladium surface coatings suitable for wirebonding and process for forming palladium surface coatings |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164552A (en) * | 1981-04-01 | 1982-10-09 | Hitachi Cable Ltd | Lead-frame for semiconductor device |
| JPS63187655A (ja) * | 1987-01-30 | 1988-08-03 | Furukawa Electric Co Ltd:The | 電子部品用リ−ドフレ−ム |
| JPH03280565A (ja) * | 1990-03-29 | 1991-12-11 | Nec Corp | 半導体装置 |
-
1994
- 1994-02-28 JP JP6030681A patent/JPH07240488A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57164552A (en) * | 1981-04-01 | 1982-10-09 | Hitachi Cable Ltd | Lead-frame for semiconductor device |
| JPS63187655A (ja) * | 1987-01-30 | 1988-08-03 | Furukawa Electric Co Ltd:The | 電子部品用リ−ドフレ−ム |
| JPH03280565A (ja) * | 1990-03-29 | 1991-12-11 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0967649A3 (en) * | 1998-06-10 | 2003-01-15 | Lucent Technologies Inc. | Palladium surface coatings suitable for wirebonding and process for forming palladium surface coatings |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| KR100720607B1 (ko) | 반도체장치 | |
| US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
| US6713852B2 (en) | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin | |
| US20020153596A1 (en) | Lead frame and semiconductor package formed using it | |
| US7256481B2 (en) | Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices | |
| US6469386B1 (en) | Lead frame and method for plating the same | |
| US20060001132A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| TWI322493B (en) | Leadframe strip, semiconductor device, and the method of fabricating a leadframe | |
| KR101224935B1 (ko) | 반도체 장치용 리드프레임 | |
| JPH11354705A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6376901B1 (en) | Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication | |
| US6545344B2 (en) | Semiconductor leadframes plated with lead-free solder and minimum palladium | |
| EP1037277B1 (en) | Lead frame and method of fabricating a lead frame | |
| KR100275381B1 (ko) | 반도체 패키지용 리드프레임 및 리드프레임도금방법 | |
| US20030107112A1 (en) | Aluminum leadframes for semiconductor devices and method of fabrication | |
| US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
| JPH07240488A (ja) | 半導体装置およびその製造方法 | |
| CN220358084U (zh) | 电子器件和引线框 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR100503038B1 (ko) | 반도체 팩키지용 리드 프레임 | |
| JPH04212443A (ja) | リードフレーム | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| KR100962305B1 (ko) | 반도체 팩키지용 리드프레임의 선도금 방법 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970722 |