JPH07240362A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07240362A JPH07240362A JP6031698A JP3169894A JPH07240362A JP H07240362 A JPH07240362 A JP H07240362A JP 6031698 A JP6031698 A JP 6031698A JP 3169894 A JP3169894 A JP 3169894A JP H07240362 A JPH07240362 A JP H07240362A
- Authority
- JP
- Japan
- Prior art keywords
- line width
- base film
- thickness
- resist pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 レジストパターンの形成に関し, 露光条件と
下地膜厚との最適化を行い，レジストパターンの線幅の
バラツキを抑える。 【構成】 １）基板表面に成膜された下地膜上にレジス
ト膜を被着し，該基板を焦点位置での露光と, 適焦点位
置からずらした位置での露光を行い, 現像してレジスト
パターンを形成し，下地膜の厚さに対する該レジストパ
ターンの線幅の関係を求め, 所定の下地膜厚に対し, 該
線幅のバラツキが最小となるような焦点位置からのずれ
量を求めて，基板を焦点位置から該ずれ量を移動させた
位置で露光を行う, ２）基板表面に成膜された下地膜上にレジスト膜を被着
し，同一条件で露光，現像してレジストパターンを形成
し，下地膜の厚さに対する該レジストパターンの線幅の
関係を求め, 該線幅のバラツキが最小となる下地膜の厚
さを選ぶ。
下地膜厚との最適化を行い，レジストパターンの線幅の
バラツキを抑える。 【構成】 １）基板表面に成膜された下地膜上にレジス
ト膜を被着し，該基板を焦点位置での露光と, 適焦点位
置からずらした位置での露光を行い, 現像してレジスト
パターンを形成し，下地膜の厚さに対する該レジストパ
ターンの線幅の関係を求め, 所定の下地膜厚に対し, 該
線幅のバラツキが最小となるような焦点位置からのずれ
量を求めて，基板を焦点位置から該ずれ量を移動させた
位置で露光を行う, ２）基板表面に成膜された下地膜上にレジスト膜を被着
し，同一条件で露光，現像してレジストパターンを形成
し，下地膜の厚さに対する該レジストパターンの線幅の
関係を求め, 該線幅のバラツキが最小となる下地膜の厚
さを選ぶ。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特に, フォトリソグラフィ技術の露光工程に関す
る。
係り, 特に, フォトリソグラフィ技術の露光工程に関す
る。
【０００２】近年, 半導体装置は微細化および複雑化が
進み, 下地膜厚の抑えきれないバラツキに起因する下地
の反射率の不揃いの影響が生じても，安定したレジスト
パターンを得ることが必要である。
進み, 下地膜厚の抑えきれないバラツキに起因する下地
の反射率の不揃いの影響が生じても，安定したレジスト
パターンを得ることが必要である。
【０００３】
【従来の技術】従来の技術では，下地膜厚の影響を考慮
しないで，フォトリソグラフィプロセスにおいては最適
条件で露光していた。
しないで，フォトリソグラフィプロセスにおいては最適
条件で露光していた。
【０００４】特に, 露光はフォトマスクと被露光基板間
の距離は焦点が合うように設定して行っている。また，
レジスト膜の下地膜の種類や膜厚によって，露光条件を
変えることはなかった。
の距離は焦点が合うように設定して行っている。また，
レジスト膜の下地膜の種類や膜厚によって，露光条件を
変えることはなかった。
【０００５】
【発明が解決しようとする課題】ところが, 下地膜上に
被着されたレジストパターンの線幅のバラツキは, フォ
トリソグラフィのプロセスでの最適条件で露光しても，
下地膜厚のバラツキにも依存することが分かってきた。
被着されたレジストパターンの線幅のバラツキは, フォ
トリソグラフィのプロセスでの最適条件で露光しても，
下地膜厚のバラツキにも依存することが分かってきた。
【０００６】すなわち, パターンの微細化に伴い, フォ
トリソグラフィプロセスでの最適条件と下地膜厚との間
に整合性がとれない場合があると, レジストパターンの
線幅への影響 (下地膜に起因する影響) が大きくなって
きた。
トリソグラフィプロセスでの最適条件と下地膜厚との間
に整合性がとれない場合があると, レジストパターンの
線幅への影響 (下地膜に起因する影響) が大きくなって
きた。
【０００７】本発明は露光条件と下地膜厚との最適化を
行い，レジストパターンの線幅のバラツキを抑えること
目的とする。
行い，レジストパターンの線幅のバラツキを抑えること
目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は， １）基板表面に成膜された下地膜上にレジスト膜を被着
し，該基板を焦点位置での露光と, 焦点位置からずらし
た位置での露光を行い, 現像してレジストパターンを形
成し，下地膜の厚さに対する該レジストパターンの線幅
の関係を求め, 所定の下地膜厚に対し, 該線幅のバラツ
キが最小となるような焦点位置からのずれ量を求めて，
基板を焦点位置から該ずれ量を移動させた位置で露光を
行う半導体装置の製造方法，あるいは ２）基板表面に成膜された下地膜上にレジスト膜を被着
し，同一条件で露光，現像してレジストパターンを形成
し，下地膜の厚さに対する該レジストパターンの線幅の
関係を求め, 該線幅のバラツキが最小となる下地膜の厚
さを選ぶ半導体装置の製造方法により達成される。
し，該基板を焦点位置での露光と, 焦点位置からずらし
た位置での露光を行い, 現像してレジストパターンを形
成し，下地膜の厚さに対する該レジストパターンの線幅
の関係を求め, 所定の下地膜厚に対し, 該線幅のバラツ
キが最小となるような焦点位置からのずれ量を求めて，
基板を焦点位置から該ずれ量を移動させた位置で露光を
行う半導体装置の製造方法，あるいは ２）基板表面に成膜された下地膜上にレジスト膜を被着
し，同一条件で露光，現像してレジストパターンを形成
し，下地膜の厚さに対する該レジストパターンの線幅の
関係を求め, 該線幅のバラツキが最小となる下地膜の厚
さを選ぶ半導体装置の製造方法により達成される。
【０００９】
【作用】本発明では， (1) 最適焦点位置での露光と, 焦点位置からわずかにず
らした露光を行い, 下地膜の厚さに対するレジストパタ
ーンの線幅の関係を求め, 所定の下地膜厚に対し, 線幅
のバラツキが最小となるような焦点位置からのずれ量を
求める。 (2) 同一露光条件で下地膜の厚さに対するレジストパタ
ーンの線幅の関係を求め, 線幅のバラツキが最小となる
下地膜の厚さを選ぶ。
らした露光を行い, 下地膜の厚さに対するレジストパタ
ーンの線幅の関係を求め, 所定の下地膜厚に対し, 線幅
のバラツキが最小となるような焦点位置からのずれ量を
求める。 (2) 同一露光条件で下地膜の厚さに対するレジストパタ
ーンの線幅の関係を求め, 線幅のバラツキが最小となる
下地膜の厚さを選ぶ。
【００１０】本発明者は上記の条件で露光した実験結果
より, 下地膜厚の条件と露光条件の組み合わせによる最
適条件を選ぶことにより, レジストパターンの線幅のバ
ラツキを抑えられることを発見した。
より, 下地膜厚の条件と露光条件の組み合わせによる最
適条件を選ぶことにより, レジストパターンの線幅のバ
ラツキを抑えられることを発見した。
【００１１】
【実施例】図１は本発明の実施例１の説明図である。図
は下地膜厚に対する露光，現像後のレジストパターンの
線幅の関係を示す図である。
は下地膜厚に対する露光，現像後のレジストパターンの
線幅の関係を示す図である。
【００１２】図で，白丸は従来例で焦点位置での露光，
黒丸は実施例で焦点位置よりフォトマスクを被露光基板
に0.3 μｍ近づけた（遠ざけた）焦点位置での露光であ
る。いずれの場合も同一露光エネルギーで露光した。下
地膜厚が 500±100 Åに対して, 実施例では線幅が0.42
〜0.44μｍとなり，バラツキの幅は0.02μｍとなる。
黒丸は実施例で焦点位置よりフォトマスクを被露光基板
に0.3 μｍ近づけた（遠ざけた）焦点位置での露光であ
る。いずれの場合も同一露光エネルギーで露光した。下
地膜厚が 500±100 Åに対して, 実施例では線幅が0.42
〜0.44μｍとなり，バラツキの幅は0.02μｍとなる。
【００１３】これに対し, 従来例では線幅が0.38〜0.42
μｍとなり，バラツキの幅は0.04μｍとなる。露光は縮
小投影露光装置を用い，露光エネルギー 150mJ/cm2で行
い，レジストは TSMR CR 27i (東京応化製) を用い，回
転塗布後ベーキングして厚さ 1.2μｍの被膜とした。
μｍとなり，バラツキの幅は0.04μｍとなる。露光は縮
小投影露光装置を用い，露光エネルギー 150mJ/cm2で行
い，レジストは TSMR CR 27i (東京応化製) を用い，回
転塗布後ベーキングして厚さ 1.2μｍの被膜とした。
【００１４】図２は本発明の実施例２の説明図である。
この図は，焦点位置での露光したときの, 下地膜厚に対
する露光，現像後のレジストパターンの線幅の関係を示
す図である。
この図は，焦点位置での露光したときの, 下地膜厚に対
する露光，現像後のレジストパターンの線幅の関係を示
す図である。
【００１５】図より，下地膜厚を 500±100 Åに設定す
ると，線幅が0.38〜0.42μｍとなり，バラツキの幅は0.
04μｍとなる。これに対して, 下地膜厚を 700±100 Å
に設定すると，線幅が0.37〜0.39μｍとなり，バラツキ
の幅は0.02μｍとなる。
ると，線幅が0.38〜0.42μｍとなり，バラツキの幅は0.
04μｍとなる。これに対して, 下地膜厚を 700±100 Å
に設定すると，線幅が0.37〜0.39μｍとなり，バラツキ
の幅は0.02μｍとなる。
【００１６】この結果, 下地膜厚を 700Åに選ぶことに
よりレジストパターンの線幅のバラツキを抑制すること
ができる。この実施例は下地膜厚を素子形成上変更でき
る場合に使用できるが，下地膜厚を所定値より変更でき
ない場合は実施例１によって露光すればよい。
よりレジストパターンの線幅のバラツキを抑制すること
ができる。この実施例は下地膜厚を素子形成上変更でき
る場合に使用できるが，下地膜厚を所定値より変更でき
ない場合は実施例１によって露光すればよい。
【００１７】実施例では下地膜を二酸化シリコン(SiO2)
膜を用いたが，ポリシリコン膜, 窒化シリコン膜等の被
膜に対しても本発明は適用可能である。
膜を用いたが，ポリシリコン膜, 窒化シリコン膜等の被
膜に対しても本発明は適用可能である。
【００１８】
【発明の効果】本発明によれば，露光条件と下地膜厚と
の最適化が可能となり，レジストパターンの線幅のバラ
ツキを抑えることができる。この結果，サブミクロンパ
ターンの精度向上に寄与することができた。
の最適化が可能となり，レジストパターンの線幅のバラ
ツキを抑えることができる。この結果，サブミクロンパ
ターンの精度向上に寄与することができた。
【図１】 本発明の実施例１の説明図
【図２】 本発明の実施例２の説明図
Claims (2)
- 【請求項１】 基板表面に成膜された下地膜上にレジス
ト膜を被着し，該基板を焦点位置での露光と, 焦点位置
からずらした位置での露光を行い, 現像してレジストパ
ターンを形成し，下地膜の厚さに対する該レジストパタ
ーンの線幅の関係を求め, 所定の下地膜厚に対し, 該線
幅のバラツキが最小となるような焦点位置からのずれ量
を求めて，基板を焦点位置から該ずれ量を移動させた位
置で露光を行うことを特徴とする半導体装置の製造方
法。 - 【請求項２】 基板表面に成膜された下地膜上にレジス
ト膜を被着し，同一条件で露光，現像してレジストパタ
ーンを形成し，下地膜の厚さに対する該レジストパター
ンの線幅の関係を求め, 該線幅のバラツキが最小となる
下地膜の厚さを選ぶことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031698A JPH07240362A (ja) | 1994-03-02 | 1994-03-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031698A JPH07240362A (ja) | 1994-03-02 | 1994-03-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240362A true JPH07240362A (ja) | 1995-09-12 |
Family
ID=12338298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6031698A Withdrawn JPH07240362A (ja) | 1994-03-02 | 1994-03-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410194B1 (en) * | 1999-02-04 | 2002-06-25 | Tokyo Electron Limited | Resist film forming method and resist coating apparatus |
-
1994
- 1994-03-02 JP JP6031698A patent/JPH07240362A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410194B1 (en) * | 1999-02-04 | 2002-06-25 | Tokyo Electron Limited | Resist film forming method and resist coating apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| TW200539311A (en) | Method utilizing compensation features in semiconductor processing | |
| US5948598A (en) | Anti-reflective silicon nitride film using in-situ deposition | |
| JPH07240362A (ja) | 半導体装置の製造方法 | |
| JP2003005344A (ja) | ハーフトーン位相シフトマスク及びその製造方法 | |
| KR20000006152A (ko) | 반도체장치의제조방법 | |
| JPH10256149A (ja) | レジストパターンの形成方法 | |
| JPH06224118A (ja) | 微細パターン形成方法 | |
| JPH0844040A (ja) | 露光マスク | |
| JP2000066367A (ja) | フォトマスクおよびレジストパターン形成方法 | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| JP3021549B2 (ja) | レジストパターン形成方法 | |
| JPH0778747A (ja) | パターン形成方法 | |
| JPH04306828A (ja) | パターニング方法 | |
| JPH0419697B2 (ja) | ||
| JPH0513325A (ja) | パターン形成方法 | |
| KR100234182B1 (ko) | 박막 자기 헤드의 코일 제조방법 | |
| JPS603620A (ja) | 微細パタ−ンの形成方法 | |
| JPH05267253A (ja) | 半導体装置の製造方法 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH0744139B2 (ja) | パタ−ン形成方法 | |
| JPH04155813A (ja) | アライメントマーク | |
| JPS5867028A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |