JPH07231019A - Probe card and its manufacture - Google Patents
Probe card and its manufactureInfo
- Publication number
- JPH07231019A JPH07231019A JP6315027A JP31502794A JPH07231019A JP H07231019 A JPH07231019 A JP H07231019A JP 6315027 A JP6315027 A JP 6315027A JP 31502794 A JP31502794 A JP 31502794A JP H07231019 A JPH07231019 A JP H07231019A
- Authority
- JP
- Japan
- Prior art keywords
- flexible substrate
- terminal
- probe card
- semiconductor wafer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】本発明は、半導体ウェハ上に形成されたチ
ップの複数の集積回路をウェハ状態で同時に検査するた
めに高温で用いられるプローブカード及びその製造方法
に関する。The present invention relates to a probe card used at a high temperature for simultaneously inspecting a plurality of integrated circuits of chips formed on a semiconductor wafer in a wafer state, and a manufacturing method thereof.
【０００２】近年、半導体集積回路装置を搭載した電子
機器の小型化及び低価格化の進歩は目ざましく、これに
伴って、半導体集積回路装置に対する小型化及び低価格
化の要求が強くなっている。In recent years, there have been remarkable advances in miniaturization and cost reduction of electronic equipment equipped with a semiconductor integrated circuit device, and accordingly, demands for miniaturization and cost reduction of the semiconductor integrated circuit device have become strong. .
【０００３】通常、半導体集積回路装置は、半導体チッ
プとリードフレームとがボンディングワイヤによって電
気的に接続された後、半導体チップが樹脂又はセラミク
スにより封止された状態で供給され、プリント基板に実
装される。ところが、電子機器の小型化の要求から、半
導体集積回路装置を半導体ウエハから切り出したままの
状態（以後、この状態の半導体集積回路装置をベアチッ
プ又は単にチップと称する。）で直接回路基板に実装す
る方法が開発され、品質が保証されたベアチップを低価
格で供給することが望まれている。Usually, in a semiconductor integrated circuit device, after a semiconductor chip and a lead frame are electrically connected by a bonding wire, the semiconductor chip is supplied in a state of being sealed with resin or ceramics and mounted on a printed board. It However, due to the demand for miniaturization of electronic devices, the semiconductor integrated circuit device is directly mounted on a circuit board in a state where the semiconductor integrated circuit device is cut out from the semiconductor wafer (hereinafter, the semiconductor integrated circuit device in this state is referred to as a bare chip or simply a chip). It is desired to supply bare chips with developed methods and guaranteed quality at low prices.
【０００４】ベアチップに対して品質保証を行なうため
には、半導体集積回路装置をウェハ状態でバーンインス
クリーニングする必要がある。In order to guarantee the quality of the bare chip, it is necessary to perform a burn-in screening on the semiconductor integrated circuit device in a wafer state.
【０００５】しかしながら、半導体ウェハに対するバー
ンインスクリーニングは、半導体ウェハの取扱が非常に
複雑になるので、低価格化の要求に答えられない。ま
た、一の半導体ウエハ上に形成されている複数のベアチ
ップを１個又は数個ずつ何度にも分けてバーンインスク
リーニングを行なうのは、多くの時間を要するので、時
間的にもコスト的にも現実的ではない。However, in the burn-in screening for a semiconductor wafer, the handling of the semiconductor wafer becomes very complicated, so that the demand for cost reduction cannot be met. In addition, it takes a lot of time to carry out burn-in screening by dividing a plurality of bare chips formed on one semiconductor wafer into one or several bare chips many times. Not realistic.
【０００６】そこで、全てのベアチップをウェハ状態で
一括して同時にバーンインスクリーニングすることが要
求される。Therefore, it is required to perform burn-in screening for all bare chips at once in a wafer state.
【０００７】ベアチップに対してウェハ状態で一括して
バーンインスクリーニングを行なうには、同一のウェハ
上に形成された複数のチップに電源電圧や信号を同時に
印加し、該複数のチップを動作させる必要がある。この
ためには、非常に多く（通常、数千個以上）のプローブ
針を持つプローブカードを用意する必要があるが、この
ようにするには、従来のニードル型プローブカードでは
ピン数の点からも価格の点からも対応できないという問
題がある。In order to collectively perform burn-in screening on bare chips in a wafer state, it is necessary to simultaneously apply a power supply voltage and a signal to a plurality of chips formed on the same wafer to operate the plurality of chips. is there. To do this, it is necessary to prepare a probe card with an extremely large number of probe needles (usually several thousand or more). Also, there is a problem that it is not possible to deal with it in terms of price.
【０００８】そこで、フレキシブル基板上にバンプが設
けられた薄膜型プローブカードが提案されている（日東
技報 Vol.28,No.2(Oct. 1990 PP.57-62 を参照）。Therefore, a thin film type probe card in which bumps are provided on a flexible substrate has been proposed (see Nitto Giho Vol.28, No.2 (Oct. 1990 PP.57-62)).
【０００９】以下、前記バンプ付フレキシブル基板を用
いたバーンインスクリーニングについて説明する。The burn-in screening using the flexible board with bumps will be described below.
【００１０】図１２（ａ），（ｂ）はバンプ付フレキシ
ブル基板を用いたプロービングの状態を示す断面図であ
る。図１２（ａ），（ｂ）において、２１１はプローブ
カードであって、該プローブカードは、ポリイミド基板
２１８と、ポリイミド基板２１８上に形成された配線層
２１７及びバンプ電極２１６と、配線層２１７とバンプ
電極２１６とを接続するスルーホール配線２１９とを有
している。FIGS. 12A and 12B are sectional views showing a state of probing using a flexible substrate with bumps. In FIGS. 12A and 12B, reference numeral 211 denotes a probe card, which includes a polyimide substrate 218, a wiring layer 217 and bump electrodes 216 formed on the polyimide substrate 218, and a wiring layer 217. It has a through hole wiring 219 for connecting to the bump electrode 216.
【００１１】図１２（ａ）に示すように、プローブカー
ド２１１を被検査基板である半導体ウェハ２１２に押し
付けて、半導体ウェハ２１２上の検査用端子としてのパ
ッド２１５とプローブカード２１１のバンプ２１６とを
電気的に接続する。室温状態での検査であれば、この状
態で電圧電源又は信号を配線層２１７を介してバンプ２
１６に印加することにより検査が可能となる。As shown in FIG. 12A, the probe card 211 is pressed against the semiconductor wafer 212, which is the substrate to be inspected, and the pads 215 as inspection terminals on the semiconductor wafer 212 and the bumps 216 of the probe card 211 are attached. Connect electrically. If the inspection is performed at room temperature, the voltage source or signal is applied to the bump 2 via the wiring layer 217 in this state.
Application to 16 enables inspection.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、バーン
インスクリーニングでは、温度加速を行なうために半導
体ウェハ２１２を昇温する必要がある。図１２（ｂ）
は、室温２５℃から１２５℃まで半導体ウェハ２１２を
加熱した際の断面構造を示している。図１２（ｂ）にお
いて、左側部分は半導体ウェハ２１２の中心の状態を、
右側部分は半導体ウェハ２１２の周縁部の状態を示して
いる。However, in the burn-in screening, it is necessary to raise the temperature of the semiconductor wafer 212 in order to accelerate the temperature. Figure 12 (b)
Shows a cross-sectional structure when the semiconductor wafer 212 is heated from room temperature 25 ° C. to 125 ° C. In FIG. 12B, the left side portion shows the central state of the semiconductor wafer 212.
The right side portion shows the state of the peripheral portion of the semiconductor wafer 212.
【００１３】ポリイミド基板２１８を構成するポリイミ
ドの熱膨張率が半導体ウェハ２１２を構成するシリコン
の熱膨張率に比べて大きいため（シリコンの熱膨張率が
３．５×１０-6／℃であるのに対して、ポリイミドの熱
膨張率は１６×１０-6／℃である。）、半導体ウェハ２
１２の周縁部においてはバンプ２１６とパッド２１５と
の間にズレが生じてしまう。つまり、常温において半導
体ウェハ２１２とプローブカード２１１とをアライメン
トした後、これらを１００℃に昇温すると、６インチの
半導体ウェハ２１２の場合、プローブカード２１１が１
６０μｍ延びるのに対して半導体ウェハ２１２は３５μ
ｍ延びるので、半導体ウェハ２１２の周縁部において
は、パッド２１５とバンプ２１６とがおよそ１２５μｍ
ずれる。このため、半導体ウェハ２１２の周縁部におい
ては、パッド２１５とバンプ２１６との電気的接続がで
きなくなる。Since the coefficient of thermal expansion of the polyimide forming the polyimide substrate 218 is higher than that of the silicon forming the semiconductor wafer 212 (the coefficient of thermal expansion of silicon is 3.5 × 10 −6 / ° C.). On the other hand, the coefficient of thermal expansion of polyimide is 16 × 10 −6 / ° C.), and the semiconductor wafer 2
At the peripheral portion of 12, the gap is generated between the bump 216 and the pad 215. That is, when the semiconductor wafer 212 and the probe card 211 are aligned at room temperature and then they are heated to 100 ° C., in the case of the 6-inch semiconductor wafer 212, the probe card 211 is 1
The semiconductor wafer 212 extends 35 μm, while it extends 60 μm.
m, the pad 215 and the bump 216 are approximately 125 μm in the peripheral portion of the semiconductor wafer 212.
It shifts. Therefore, in the peripheral portion of the semiconductor wafer 212, the electrical connection between the pads 215 and the bumps 216 becomes impossible.
【００１４】以上、説明したように、従来のバーンイン
スクリーニングによると、バーンインスクリーニングの
際に半導体ウェハが加熱されるため、半導体ウェハに接
するプローブカードも加熱され、半導体ウェハとプロー
ブカードとの熱膨張係数の差により、半導体ウェハの周
縁部においては、パッドとバンプとがずれてしまい、パ
ッドとバンプとが電気的に接続されないという問題があ
る。As described above, according to the conventional burn-in screening, since the semiconductor wafer is heated during the burn-in screening, the probe card in contact with the semiconductor wafer is also heated, and the thermal expansion coefficient between the semiconductor wafer and the probe card is increased. There is a problem that the pad and the bump are displaced from each other in the peripheral portion of the semiconductor wafer due to the difference between the two, and the pad and the bump are not electrically connected.
【００１５】前記に鑑み、本発明は、バーンインスクリ
ーニングをする際に、半導体ウェハの周縁部において
も、バンプが半導体ウェハの検査用端子に確実に接触す
るようなプローブカード及びその製造方法を提供するこ
とを目的とする。In view of the above, the present invention provides a probe card and a method of manufacturing the same in which the bumps are surely brought into contact with the inspection terminals of the semiconductor wafer even in the peripheral portion of the semiconductor wafer during the burn-in screening. The purpose is to
【００１６】[0016]
【課題を解決するための手段】請求項１の発明が講じた
解決手段は、半導体ウェハ上に形成されたチップの電気
特性を検査するためのプローブカードを対象とし、一の
主面上にプローブ端子を有する弾性体からなるフレキシ
ブル基板と、前記フレキシブル基板の周縁部を固持する
剛性体とを備え、前記フレキシブル基板は、常温から検
査時の温度までの温度範囲内において常に張力歪みを持
った状態で前記剛性体に固持されている構成とするもの
である。The means for solving the problems according to the first aspect of the present invention is directed to a probe card for inspecting the electrical characteristics of a chip formed on a semiconductor wafer, and a probe on one main surface. A flexible substrate made of an elastic body having terminals, and a rigid body that holds the peripheral portion of the flexible substrate, and the flexible substrate always has tension strain in a temperature range from room temperature to the temperature at the time of inspection. And is fixed to the rigid body.
【００１７】請求項２の発明は、請求項１の構成に、前
記剛性体は、その一の主面上に形成された第１の端子
と、該第１の端子と電気的に接続された配線層とを有
し、前記フレキシブル基板は、該フレキシブル基板の他
の主面上に形成され前記プローブ端子と電気的に接続さ
れた第２の端子を有し、前記フレキシブル基板は前記剛
性体に、前記第１の端子と前記第２の端子とが対向し且
つ電気的に接続されるように固持されているという構成
を付加するものである。According to a second aspect of the present invention, in the structure of the first aspect, the rigid body is electrically connected to a first terminal formed on one main surface of the rigid body and the first terminal. A wiring layer, the flexible substrate has a second terminal formed on the other main surface of the flexible substrate and electrically connected to the probe terminal, and the flexible substrate is the rigid body. A configuration is added in which the first terminal and the second terminal are fixed so as to face each other and be electrically connected.
【００１８】請求項３の発明は、請求項１の構成に、前
記半導体ウェハの熱膨張率と前記剛性体の熱膨張率との
差をＮ１、前記半導体ウェハの径をＬ１、前記半導体ウ
ェハに設けられた検査用電極端子の短径をＬ２、検査時
の温度とアライメント時の温度との差をＴ１としたと
き、Ｎ１＜Ｌ２／（Ｌ１×Ｔ１）の関係が成り立ってい
るという構成を付加するものである。According to a third aspect of the present invention, in the structure of the first aspect, the difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the rigid body is N1, the diameter of the semiconductor wafer is L1, and When the minor axis of the provided inspection electrode terminal is L2 and the difference between the temperature at the time of inspection and the temperature at the time of alignment is T1, the configuration that the relationship of N1 <L2 / (L1 × T1) is established is added. To do.
【００１９】請求項４の発明は、請求項１の構成に、前
記フレキシブル基板の熱膨張率は前記剛性体の熱膨張率
よりも大きく、且つ前記フレキシブル基板の熱膨張率と
前記剛性体の熱膨張率との差をＮ、前記半導体ウェハと
プローブカードとをアライメントするときの温度と前記
半導体ウェハの検査をするときの温度との差をＴとした
とき、前記フレキシブル基板の張力歪みはアライメント
時の温度において面内でほぼ均一ありで且つＴ×Ｎ以上
であるという構成を付加するものである。According to a fourth aspect of the present invention, in the structure of the first aspect, the coefficient of thermal expansion of the flexible substrate is larger than the coefficient of thermal expansion of the rigid body, and the coefficient of thermal expansion of the flexible substrate and the heat of the rigid body are equal to each other. When the difference between the expansion coefficient is N and the difference between the temperature at which the semiconductor wafer and the probe card are aligned and the temperature at which the semiconductor wafer is inspected is T, the tensile strain of the flexible substrate is at the time of alignment. A configuration is added that is substantially uniform in the plane at the temperature of, and is T × N or more.
【００２０】請求項５の発明は、請求項１の構成に、前
記フレキシブル基板は前記剛性体に環状の接着領域にお
いて接着されることにより固持されており、且つ前記接
着領域の内周は円形であるという構成を付加するもので
ある。According to a fifth aspect of the present invention, in the structure of the first aspect, the flexible substrate is fixed by being adhered to the rigid body in an annular adhesive area, and the inner periphery of the adhesive area is circular. This is to add the structure that there is.
【００２１】請求項６の発明が講じた解決手段は、半導
体ウェハ上に形成されたチップの電気特性を検査するた
めのプローブカードを対象とし、一の主面上にプローブ
端子を有する弾性体からなるフレキシブル基板と、前記
フレキシブル基板の周縁部を固持する剛性体と、前記剛
性体の温度を均一に上昇させる温度制御手段とを備え、
前記剛性体の熱膨張率は前記フレキシブル基板の熱膨張
率と等しいか又は大きいという構成を付加するものであ
る。According to a sixth aspect of the present invention, there is provided a solving means for a probe card for inspecting electric characteristics of a chip formed on a semiconductor wafer, wherein an elastic body having a probe terminal on one main surface is used. A flexible substrate, a rigid body that holds the peripheral portion of the flexible substrate, and a temperature control unit that uniformly raises the temperature of the rigid body,
The thermal expansion coefficient of the rigid body is equal to or larger than the thermal expansion coefficient of the flexible substrate.
【００２２】請求項７の発明は、請求項６の構成に、前
記温度制御手段は、前記剛性体の温度を検出する熱電対
と前記剛性体を加熱するヒータとを有しているという構
成を付加するものである。According to the invention of claim 7, in the structure of claim 6, the temperature control means has a thermocouple for detecting the temperature of the rigid body and a heater for heating the rigid body. It is something to add.
【００２３】請求項８の発明が講じた解決手段は、半導
体ウェハ上に形成されたチップの電気特性を検査するた
めのプローブカードを対象とし、一の主面上に形成され
た第１の端子と、前記第１の端子と電気的に接続された
配線とを有する剛性の絶縁性基板と、一の主面上に形成
された第２の端子と、他の主面上に形成され前記第２の
端子と電気的に接続されたプローブ端子とを有し、一の
主面が前記絶縁性基板の一の主面と対向するように設け
られたフレキシブル基板と、前記絶縁性基板と前記フレ
キシブル基板との間に設けられ、主面と垂直な方向にの
み導電性を有する弾性体よりなる異方性導電膜とを備
え、前記フレキシブル基板は前記異方性導電膜を介して
前記絶縁性基板に固定されており、前記第１の端子と前
記第２の端子とは前記異方性導電膜を介して電気的に接
続されているという構成とするものである。A solution means taken by the invention of claim 8 is directed to a probe card for inspecting electrical characteristics of a chip formed on a semiconductor wafer, and a first terminal formed on one main surface. A rigid insulating substrate having a wiring electrically connected to the first terminal, a second terminal formed on one main surface, and a second terminal formed on the other main surface. A flexible substrate having two terminals and probe terminals electrically connected to each other, one main surface of the flexible substrate facing the one main surface of the insulating substrate; and the insulating substrate and the flexible substrate. An anisotropic conductive film which is provided between the flexible substrate and an elastic body having conductivity only in a direction perpendicular to the main surface, and the flexible substrate is the insulating substrate through the anisotropic conductive film. Is fixed to the first terminal and the second terminal It is an arrangement that is electrically connected through an anisotropic conductive film.
【００２４】請求項９の発明は、請求項８の構成に、前
記異方性導電膜における前記フレキシブル基板の第２の
端子と接している領域は前記フレキシブル基板側に突出
しているという構成を付加するものである。According to a ninth aspect of the present invention, in addition to the structure of the eighth aspect, a region of the anisotropic conductive film in contact with the second terminal of the flexible substrate projects toward the flexible substrate. To do.
【００２５】請求項１０の発明は、請求項８の構成に、
前記異方性導電膜における前記第１の端子と前記第２の
端子とを導通させる領域は他の領域よりも膜厚が大きい
という構成を付加するものである。According to a tenth aspect of the invention, there is provided the structure of the eighth aspect.
The region in which the first terminal and the second terminal are electrically connected to each other in the anisotropic conductive film has a larger film thickness than other regions.
【００２６】請求項１１の発明は、請求項８の構成に、
前記異方性導電膜における前記第１の端子と前記第２の
端子との間の第１の導通領域の許容電流密度よりも、前
記フレキシブル基板における前記第２の端子と前記プロ
ーブ端子との間の第２の導通領域の許容電流密度が高
く、これにより、前記第１の導通領域の導通断面積は前
記第２の導通領域の導通断面積よりも大きいという構成
を付加するものである。The invention of claim 11 is based on the structure of claim 8.
Between the second terminal and the probe terminal of the flexible substrate, which is higher than the allowable current density of the first conductive region between the first terminal and the second terminal of the anisotropic conductive film. The second embodiment has a high permissible current density, so that the first conduction area has a larger conduction cross-sectional area than the second conduction area.
【００２７】請求項１２の発明が講じた解決手段は、半
導体ウェハ上に形成されたチップの電気特性を検査する
ためのプローブカードを対象とし、一の主面上に形成さ
れた端子と、該端子と電気的に接続された配線とを有す
る剛性の絶縁性基板と、一の主面が前記絶縁性基板の前
記一の主面に接した状態で前記絶縁性基板に固定され、
他の主面における前記端子と対応する部位にプローブ端
子を有し、主面と垂直な方向にのみ導電性を有する弾性
体からなる異方性導電膜とを備え、前記端子と前記プロ
ーブ端子とは前記異方性導電膜を介して電気的に接続さ
れているという構成とするものである。According to a twelfth aspect of the present invention, a solution means is intended for a probe card for inspecting electrical characteristics of a chip formed on a semiconductor wafer, and a terminal formed on one main surface, A rigid insulating substrate having a terminal and a wiring electrically connected to the terminal, and is fixed to the insulating substrate in a state where one main surface is in contact with the one main surface of the insulating substrate,
A probe terminal is provided at a portion corresponding to the terminal on the other main surface, and an anisotropic conductive film made of an elastic body having conductivity only in a direction perpendicular to the main surface is provided, and the terminal and the probe terminal are provided. Is configured to be electrically connected through the anisotropic conductive film.
【００２８】請求項１３の発明は、請求項８又は１２の
構成に、前記半導体ウェハの熱膨張率と前記絶縁性基板
の熱膨張率との差をＮ１、前記半導体ウェハの径をＬ
１、前記半導体ウェハに設けられた検査用電極端子の短
径をＬ２、検査時の温度とアライメント時の温度との差
をＴ１としたとき、Ｎ１＜Ｌ２／（Ｌ１×Ｔ１）の関係
が成り立っているという構成を付加するものである。According to a thirteenth aspect of the present invention, in the structure of the eighth or twelfth aspect, the difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the insulating substrate is N1, and the diameter of the semiconductor wafer is L.
1. When L2 is the minor axis of the inspection electrode terminal provided on the semiconductor wafer and T1 is the difference between the temperature at the time of inspection and the temperature at the time of alignment, the relationship of N1 <L2 / (L1 × T1) is established. It adds a configuration that is.
【００２９】請求項１４の発明が講じた解決手段は、半
導体ウェハ上に形成されたチップの電気特性を検査する
ためのプローブカードの製造方法を対象とし、一の主面
上にプローブ端子を有する弾性体からなるフレキシブル
基板を加熱して熱膨張させる工程と、前記フレキシブル
基板が熱膨張している状態でその周縁部を剛性体によっ
て固持する工程とを備えているという構成とするもので
ある。The solution provided by the invention of claim 14 is directed to a method of manufacturing a probe card for inspecting the electrical characteristics of a chip formed on a semiconductor wafer, and has a probe terminal on one main surface. The configuration includes a step of heating a flexible substrate made of an elastic body to thermally expand it, and a step of holding a peripheral portion of the flexible substrate in a thermally expanded state by a rigid body.
【００３０】請求項１５の発明が講じた解決手段は、半
導体ウェハ上に形成された半導体チップの電気特性を検
査するためのプローブカードの製造方法を対象とし、一
の主面上にプローブ端子を有する弾性体からなるフレキ
シブル基板の周縁部を常温において剛性体によって固持
する工程と、前記剛性体に固持されたフレキシブル基板
を加熱した後に常温に戻すことにより前記フレキシブル
基板に加熱収縮を起こさせて、前記フレキシブル基板に
張力を発生させる工程とを備えているという構成を付加
するものである。According to a fifteenth aspect of the present invention, a solving means is directed to a method of manufacturing a probe card for inspecting the electrical characteristics of a semiconductor chip formed on a semiconductor wafer, wherein a probe terminal is provided on one main surface. A step of holding the peripheral portion of the flexible substrate made of an elastic body by a rigid body at room temperature, and heating the flexible substrate held by the rigid body and then returning to room temperature to cause heat shrinkage of the flexible substrate, And a step of generating tension on the flexible substrate.
【００３１】[0031]
【作用】請求項１の構成により、フレキシブル基板は常
温から検査時の温度までの温度範囲内において常に張力
歪みを持った状態で剛性体に固持されているため、検査
時にプローブカードが加熱されても、フレキシブル基板
の張力歪みが緩和されるだけであって、フレキシブル基
板は剛性体と同一の熱膨張率に制御される。According to the first aspect of the invention, the flexible substrate is fixed to the rigid body in a temperature range from room temperature to the temperature at the time of inspection with tension strain, so that the probe card is heated at the time of inspection. However, tension strain of the flexible substrate is only relaxed, and the flexible substrate is controlled to have the same coefficient of thermal expansion as the rigid body.
【００３２】請求項２の構成により、剛性体の配線層に
電源電圧又は信号を入力すると、入力された電源電圧又
は信号は、剛性体の第１の端子及びフレキシブル基板の
第２の端子を介してプローブ端子に伝わるので、検査の
対象となる半導体ウェハの集積回路端子に確実に入力さ
れる。According to the structure of claim 2, when the power source voltage or signal is input to the wiring layer of the rigid body, the input power source voltage or signal is passed through the first terminal of the rigid body and the second terminal of the flexible substrate. Are transmitted to the probe terminals, and are reliably input to the integrated circuit terminals of the semiconductor wafer to be inspected.
【００３３】請求項３の構成により、半導体ウェハの熱
膨張率と剛性体の熱膨張率との差が小さくなるので、半
導体ウェハの最も外側の集積回路端子とプローブカード
の最も外側のプローブ端子との間に位置ずれが生じな
い。According to the structure of claim 3, since the difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the rigid body is reduced, the outermost integrated circuit terminal of the semiconductor wafer and the outermost probe terminal of the probe card are connected. There is no misalignment between the two.
【００３４】請求項４の構成により、フレキシブル基板
がバーンインスクリーニング時の温度まで加熱されて
も、フレキシブル基板は常に張力歪みを持った状態であ
り、フレキシブル基板の熱膨張が剛性体の熱膨張率と一
致するように抑制される。According to the structure of claim 4, even if the flexible substrate is heated to the temperature at the time of burn-in screening, the flexible substrate is always in a state of having tensile strain, and the thermal expansion of the flexible substrate is equal to the thermal expansion coefficient of the rigid body. Suppressed to match.
【００３５】請求項５の構成により、剛性体及び接着領
域面に加わる力は円周状の各点で一定となる。According to the structure of claim 5, the force applied to the rigid body and the bonding area surface is constant at each point on the circumference.
【００３６】請求項６の構成により、剛性体の熱膨張率
がフレキシブル基板の熱膨張率以上であるため、検査時
に温度制御手段によって剛性体の温度を制御することに
よりフレキシブル基板を剛性体の熱膨張に合わせて拡げ
ることができる。According to the structure of claim 6, the thermal expansion coefficient of the rigid body is equal to or higher than the thermal expansion coefficient of the flexible substrate. Therefore, the temperature of the rigid body is controlled by the temperature control means at the time of inspection so that the flexible board is heated to the thermal expansion coefficient of the rigid body. Can be expanded according to expansion.
【００３７】請求項７の構成により、温度制御手段は剛
性体の温度を検出する熱電対と剛性体を加熱するヒータ
とを有してため、剛性体の温度制御を確実に行なうこと
ができる。Since the temperature control means has the thermocouple for detecting the temperature of the rigid body and the heater for heating the rigid body, the temperature control of the rigid body can be surely performed.
【００３８】請求項８の構成により、絶縁性基板の配線
に電源電圧又は信号を入力すると、入力された電源電圧
又は信号は、絶縁性基板の第１の端子からフレキシブル
基板の第２の端子を介してプローブ端子に伝わるので、
検査の対象となる半導体ウェハの集積回路端子に確実に
入力される。According to the structure of claim 8, when the power source voltage or signal is input to the wiring of the insulating substrate, the input power source voltage or signal is transferred from the first terminal of the insulating substrate to the second terminal of the flexible substrate. Since it is transmitted to the probe terminal via
It is surely input to the integrated circuit terminal of the semiconductor wafer to be inspected.
【００３９】検査時に半導体ウェハが熱膨張すると共に
フレキシブル基板と半導体ウェハとの間に熱膨張率差が
存在しても、フレキシブル基板のバンプは半導体ウェハ
に当接しているので、前記熱膨張率差はフレキシブル基
板におけるバンプ同士の間の撓みによって吸収される。
また、異方性導電膜は剛性を有する絶縁性基板に固定さ
れているので、異方性導電膜の熱膨張による変形は絶縁
性基板によって抑制される。このため、半導体ウェハの
周縁部においても、プローブ端子と半導体ウェハの検査
用端子との間の位置ずれは生じない。Even if the semiconductor wafer thermally expands at the time of inspection and there is a difference in coefficient of thermal expansion between the flexible substrate and the semiconductor wafer, the bumps of the flexible substrate are in contact with the semiconductor wafer. Are absorbed by the bending between the bumps on the flexible substrate.
Further, since the anisotropic conductive film is fixed to the rigid insulating substrate, the anisotropic conductive film suppresses deformation due to thermal expansion. Therefore, even in the peripheral portion of the semiconductor wafer, there is no displacement between the probe terminal and the inspection terminal of the semiconductor wafer.
【００４０】さらに、絶縁性基板とフレキシブル基板と
の間に弾性体からなる異方性導電膜が介在しているの
で、半導体ウェハの凹凸及びフレキシブル基板のプロー
ブ端子の高さのバラツキを吸収することができる。Further, since the anisotropic conductive film made of an elastic material is interposed between the insulating substrate and the flexible substrate, it is possible to absorb unevenness of the semiconductor wafer and variations in the height of the probe terminals of the flexible substrate. You can
【００４１】請求項９の構成により、異方性導電膜にお
けるフレキシブル基板の第２の端子と接している領域は
フレキシブル基板側に突出しているため、フレキシブル
基板を半導体ウェハに押し付ける力を効率良くプローブ
端子に集中させることが可能となる。According to the ninth aspect of the present invention, the region of the anisotropic conductive film which is in contact with the second terminal of the flexible substrate projects toward the flexible substrate. Therefore, the force for pressing the flexible substrate against the semiconductor wafer is efficiently probed. It is possible to concentrate on the terminals.
【００４２】請求項１０の構成により、異方性導電膜に
おける第１の端子と第２の端子とを導通させる領域は他
の領域よりも膜厚が大きいため、フレキシブル基板を半
導体ウェハに押し付ける力を効率良くプローブ端子に集
中させることができる。According to the structure of the tenth aspect, since the region of the anisotropic conductive film which electrically connects the first terminal and the second terminal is thicker than the other regions, the force for pressing the flexible substrate against the semiconductor wafer is exerted. Can be efficiently concentrated on the probe terminals.
【００４３】請求項１１の構成により、異方性導電膜に
おける第１の端子と第２の端子との間の第１の導通領域
の導通断面積は、フレキシブル基板における第２の端子
とプローブ端子との間の第２の導通領域の導通断面積よ
りも大きいため、異方性導電膜における電気抵抗を下げ
ることができる。According to the eleventh aspect, the conduction cross-sectional area of the first conduction region between the first terminal and the second terminal of the anisotropic conductive film is the second terminal of the flexible substrate and the probe terminal. Since it is larger than the conduction cross-sectional area of the second conduction region between and, the electrical resistance of the anisotropic conductive film can be reduced.
【００４４】請求項１２の構成により、絶縁性基板の配
線に電源電圧又は信号を入力すると、入力された電源電
圧又は信号は、絶縁性基板の端子から異方性導電膜のプ
ローブ端子に伝わるので、検査の対象となる半導体ウェ
ハの検査用端子に確実に入力される。According to the twelfth aspect, when a power supply voltage or signal is input to the wiring of the insulating substrate, the input power supply voltage or signal is transmitted from the terminal of the insulating substrate to the probe terminal of the anisotropic conductive film. , Is surely input to the inspection terminal of the semiconductor wafer to be inspected.
【００４５】異方性導電膜は剛性を有する絶縁性基板に
固定されているので、異方性導電膜の熱膨張は絶縁性基
板によって抑制される。このため、半導体ウェハの周縁
部においても、プローブ端子と半導体ウェハの検査用端
子との間の位置ずれは生じない。Since the anisotropic conductive film is fixed on the rigid insulating substrate, thermal expansion of the anisotropic conductive film is suppressed by the insulating substrate. Therefore, even in the peripheral portion of the semiconductor wafer, there is no displacement between the probe terminal and the inspection terminal of the semiconductor wafer.
【００４６】また、異方性導電膜は弾性体からなるの
で、半導体ウェハの凹凸及びフレキシブル基板のプロー
ブ端子の高さのバラツキを吸収することができ、また、
異方性導電膜に直接設けられたプローブ端子は半導体ウ
ェハの検査用端子に形成された表面保護膜を破り易いの
で、プローブ端子と検査用端子との接続が確実になる。Further, since the anisotropic conductive film is made of an elastic material, it is possible to absorb the unevenness of the semiconductor wafer and the height variations of the probe terminals of the flexible substrate, and
Since the probe terminal directly provided on the anisotropic conductive film easily breaks the surface protective film formed on the inspection terminal of the semiconductor wafer, the connection between the probe terminal and the inspection terminal becomes reliable.
【００４７】請求項１３の構成により、半導体ウェハの
熱膨張率と絶縁性基板の熱膨張率との差が大きくならな
いので、半導体ウェハの最も外側の検査用端子とプロー
ブカードの最も外側のプローブ端子との間の位置ずれを
確実に防止できる。According to the thirteenth aspect, since the difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the insulating substrate does not become large, the outermost inspection terminal of the semiconductor wafer and the outermost probe terminal of the probe card. It is possible to surely prevent the positional deviation between and.
【００４８】請求項１４の構成により、フレキシブル基
板が熱膨張している状態でその周縁部を剛性体によって
固持するため、フレキシブル基板に一様な張力歪みを簡
易且つ確実に保持させることができる。According to the structure of the fourteenth aspect, since the peripheral portion of the flexible substrate is firmly held by the rigid body in the state where the flexible substrate is thermally expanded, it is possible to easily and surely hold uniform tension strain in the flexible substrate.
【００４９】請求項１５の構成により、剛性体に固持さ
れたフレキシブル基板を加熱した後に常温に戻すことに
よりフレキシブル基板に加熱収縮を起こさせるので、寸
法シフトを発生させることなく、フレキシブル基板に張
力歪みを保持させることができる。According to the structure of the fifteenth aspect, since the flexible substrate fixed to the rigid body is heated and then returned to room temperature to cause heat shrinkage of the flexible substrate, tension strain is generated in the flexible substrate without causing dimensional shift. Can be held.
【００５０】[0050]
【実施例】図１（ａ）及び（ｂ）は本発明の第１実施例
に係るプローブカードを示しており、（ａ）は斜視図、
（ｂ）は（ａ）におけるＡ−Ａ線の断面図である。1 (a) and 1 (b) show a probe card according to a first embodiment of the present invention, wherein (a) is a perspective view.
(B) is sectional drawing of the AA line in (a).
【００５１】図１において、１０１は貫通孔１０１ａを
有するフレキシブル基板、１０２はセラミクスからなり
螺子孔１０２ａを有する配線基板、１０３はセラミクス
からなり貫通孔１０３ａを有する剛性リング、１０４は
フレキシブル基板１０１上に形成されたプローブ端子と
してのバンプ、１０６は貫通孔１０３ａ，１０１ａを貫
通して螺子孔１０２ａに螺合することにより、フレキシ
ブル基板１０１を介在させて剛性リング１０３と配線基
板１０２とを固定する螺子、１０７は配線基板１０２に
形成された凹状溝、１０８は剛性リング１０３に形成さ
れたリング状の凸条部であって、これら凹状溝１０７と
凸条部１０８によって、フレキシブル基板１０１は配線
基板１０２及び剛性リング１０３に確実に固定される。
また、１０９は配線基板１０２に形成された外部電極で
ある。In FIG. 1, 101 is a flexible substrate having through holes 101a, 102 is a wiring substrate made of ceramics and having screw holes 102a, 103 is a rigid ring made of ceramics and having through holes 103a, and 104 is on the flexible substrate 101. The formed bump as a probe terminal 106 is a screw that penetrates the through holes 103a and 101a and is screwed into the screw hole 102a to fix the rigid ring 103 and the wiring substrate 102 with the flexible substrate 101 interposed therebetween. Reference numeral 107 denotes a concave groove formed on the wiring board 102, and 108 denotes a ring-shaped convex stripe formed on the rigid ring 103. The flexible groove 101 and the convex stripe 108 form the flexible substrate 101 on the wiring board 102 and It is securely fixed to the rigid ring 103.
Reference numeral 109 is an external electrode formed on the wiring board 102.
【００５２】フレキシブル基板１０１としては、従来例
に示した２層フレキシブルプリント基材を用いる。以
下、図４に基づいてフレキシブル基板１０１上にバンプ
１０４を形成する方法について説明する。２層フレキシ
ブルプリント基材はポリイミド層１１１と銅箔１１２と
からなる。As the flexible substrate 101, the two-layer flexible printed base material shown in the conventional example is used. Hereinafter, a method of forming the bumps 104 on the flexible substrate 101 will be described with reference to FIG. The two-layer flexible print substrate is composed of a polyimide layer 111 and a copper foil 112.
【００５３】まず、図４（ａ）に示すように、厚さ約１
８μｍの銅箔１１２にポリイミド（又はポリイミド前駆
体）をキャスティングした後、ポリイミドを加熱して乾
燥及び硬化させてポリイミド層１１１を形成する。硬化
後のポリイミド層１１１の厚さは約２５μｍである。ポ
リイミドの熱膨張率は銅の熱膨張率（１６×１０-6／
℃）と略同じであるので、熱履歴による２層フレキシブ
ルプリント基材の反りは殆ど発生しない。First, as shown in FIG. 4A, the thickness is about 1
After the polyimide (or the polyimide precursor) is cast on the 8 μm copper foil 112, the polyimide is heated to be dried and cured to form the polyimide layer 111. The cured polyimide layer 111 has a thickness of about 25 μm. The coefficient of thermal expansion of polyimide is the coefficient of thermal expansion of copper (16 × 10 −6 /
C.), the warpage of the two-layer flexible print substrate due to heat history hardly occurs.
【００５４】次に、図４（ｂ）に示すように、ポリイミ
ド層１１１に直径約３０μｍのスルーホール１１３を形
成する。その後、銅箔１１２の表面（ポリイミド層１１
１が形成されていない面）にレジストを塗布した後、銅
箔１１２にメッキ用電極の一方を接続してＮｉの電気メ
ッキを行なう。銅箔１１２の表面はレジストに覆われて
いるためＮｉはメッキされない。メッキはスルーホール
１１３を埋めるようにして進んだ後、ポリイミド層１１
１の表面に達すると、等方的に拡がって半球状に進みバ
ンプ１０４が形成される。この場合、バンプ１０４の高
さが約２５μｍになるまでメッキを行なう。その後、バ
ンプ１０４と半導体チップのパッドとの間のコンタクト
抵抗を安定させるため、バンプ１０４の表面に約２μｍ
のＡｕからなる電気メッキ層１１５を形成する（図４
（ｃ）を参照）。Next, as shown in FIG. 4B, a through hole 113 having a diameter of about 30 μm is formed in the polyimide layer 111. Then, the surface of the copper foil 112 (polyimide layer 11
After a resist is applied to the surface where 1 is not formed), one of the plating electrodes is connected to the copper foil 112 and Ni electroplating is performed. Since the surface of the copper foil 112 is covered with the resist, Ni is not plated. After the plating proceeds so as to fill the through hole 113, the polyimide layer 11
When it reaches the surface of No. 1, it spreads isotropically and goes into a hemispherical shape to form the bump 104. In this case, plating is performed until the height of the bump 104 becomes about 25 μm. After that, in order to stabilize the contact resistance between the bump 104 and the pad of the semiconductor chip, the surface of the bump 104 has a thickness of about 2 μm.
An electroplating layer 115 made of Au is formed (see FIG. 4).
(See (c)).
【００５５】次に、銅箔１１２の表面に塗布されたレジ
ストを除去した後、図４（ｃ）に示すように、周知の方
法により銅箔１１２に対してエッチングを行なって回路
パターン１１６を形成する。この際、回路パターン１１
６は、余り引き回すことなくバンプ１０４の近傍に止め
ておく。その理由は、ポリイミド基材に引張力を加えて
フレキシブル回路基板に均一に張力歪みを発生させる際
に、回路パターン１１６が張力歪みの均一化を阻止する
事態を避けるためである。Next, after removing the resist applied to the surface of the copper foil 112, the copper foil 112 is etched by a known method to form a circuit pattern 116, as shown in FIG. 4C. To do. At this time, the circuit pattern 11
6 is stopped in the vicinity of the bump 104 without being drawn around too much. The reason for this is to avoid a situation in which the circuit pattern 116 prevents the tension strain from becoming uniform when a tension force is applied to the polyimide base material to uniformly generate tension strain in the flexible circuit board.
【００５６】第１実施例で用いたポリイミド基材の特性
を（表１）に記載する。The characteristics of the polyimide base material used in the first embodiment are listed in (Table 1).
【００５７】[0057]
【表１】 [Table 1]
【００５８】バーンイン温度を１２５℃、アライメント
時の温度を２５℃とすると、バーンイン温度とアライメ
ント時の温度との間の温度差Ｔ１は１００℃となる。Ｓ
ｉからなる半導体ウエハの直径Ｌ１を２００ｍｍ、検査
の対象となるチップに設けられた検査用電極（パッド）
の一辺の長さＬ２を１００μｍとすると、Ｌ２／（Ｌ１
×Ｔ１）は５×１０-6／℃となるため、配線基板１０２
と半導体ウエハとの熱膨張率差Ｎ１が５×１０-6／℃以
下となるように、配線基板１０２の熱膨張率を選択す
る。また、剛性のリング１０３の熱膨張率は配線基板１
０２の熱膨張率と一致させる。半導体ウエハの熱膨張率
が３．５×１０-6／℃であるので、剛性リング１０３及
び配線基板１０２の熱膨張率は−１．５〜＋８．５×１
０-6／℃の範囲とする。If the burn-in temperature is 125 ° C. and the alignment temperature is 25 ° C., the temperature difference T1 between the burn-in temperature and the alignment temperature is 100 ° C. S
The diameter L1 of the semiconductor wafer made of i is 200 mm, and the inspection electrode (pad) provided on the chip to be inspected
If the length L2 of one side is 100 μm, then L2 / (L1
× T1) is 5 × 10 −6 / ° C., so the wiring board 102
The coefficient of thermal expansion of the wiring board 102 is selected such that the difference N1 in coefficient of thermal expansion between the semiconductor wafer and the semiconductor wafer is 5 × 10 −6 / ° C. or less. The coefficient of thermal expansion of the rigid ring 103 is determined by the wiring board 1
Match the coefficient of thermal expansion of 02. Since the coefficient of thermal expansion of the semiconductor wafer is 3.5 × 10 −6 / ° C., the coefficient of thermal expansion of the rigid ring 103 and the wiring board 102 is −1.5 to + 8.5 × 1.
The range is 0 -6 / ° C.
【００５９】第１実施例においては、パッドとバンプと
の位置ずれを最小限に抑制するため、配線基板１０２と
しては、熱膨張率がシリコンと同じく３．５×１０-6／
℃であるムライト系セラミクス（アルミナＡｌ2 Ｏ3 と
酸化シリコンＳｉ０2 を主成分とするセラミクス）を用
い、該配線基板１０２の上に図１（ａ）に示すような配
線層を形成する。剛性リング１０３も熱膨張率を一致さ
せるためにムライト系セラミクスを用いる。In the first embodiment, in order to minimize the positional deviation between the pad and the bump, the wiring board 102 has a coefficient of thermal expansion of 3.5 × 10 −6 / same as that of silicon.
A wiring layer as shown in FIG. 1A is formed on the wiring substrate 102 by using mullite ceramics (ceramics containing alumina Al 2 O 3 and silicon oxide SiO 2 as main components) at a temperature of ° C. The rigid ring 103 also uses mullite ceramics to match the thermal expansion coefficient.
【００６０】尚、第１実施例においては、配線基板１０
２及び剛性リング１０３を構成する材料としてムライト
系セラミクス（熱膨張率：３．５×１０-6／℃）を用い
たが、被検査半導体基板がＳｉよりなる半導体ウエハで
ある場合には、配線基板１０２及び剛性リング１０３を
構成する材料として、シリコン（熱膨張率：３．５×１
０-6／℃）、ガラスセラミクス（熱膨張率：３．０〜
４．２×１０-6／℃）、窒化アルミニウム（熱膨張率：
４．３〜４．５×１０-6／℃）、アルミナ（熱膨張率：
７．３×１０-6／℃）等を用いてもよい。In the first embodiment, the wiring board 10
2 and the mullite ceramics (coefficient of thermal expansion: 3.5 × 10 −6 / ° C.) were used as the material forming the rigid ring 103, but when the semiconductor substrate to be inspected is a semiconductor wafer made of Si, wiring As a material for forming the substrate 102 and the rigid ring 103, silicon (coefficient of thermal expansion: 3.5 × 1)
0 -6 / ℃), glass ceramics (thermal expansion coefficient: 3.0
4.2 × 10 −6 / ° C.), aluminum nitride (coefficient of thermal expansion:
4.3-4.5 × 10 −6 / ° C.), alumina (coefficient of thermal expansion:
7.3 × 10 −6 / ° C.) or the like may be used.
【００６１】被検査半導体基板を構成する材料と、フレ
キシブル基板１０１を固持する剛性体（配線基板１０２
及び剛性リング１０３）を構成する材料とは、次の条件
を満足するものであればよい。すなわち、被検査半導体
基板の熱膨張率とフレキシブル基板を固持する剛性体の
熱膨張率との差をＮ１、被検査半導体基板の径（円形の
場合は直径であり、矩形の場合には対角線長である）を
Ｌ１、被検査半導体基板に設けられた検査用端子の短辺
（矩形のときは短い方の辺であり、正方形の場合は一辺
である）の長さをＬ２、検査時の温度とアライメント時
の温度との差をＴ１としたとき、Ｎ１＜Ｌ２／（Ｌ１×
Ｔ１）の条件を満足することである。A rigid body (wiring board 102) that holds the flexible board 101 and the material constituting the semiconductor substrate to be inspected
The material forming the rigid ring 103) may be any material that satisfies the following conditions. That is, the difference between the coefficient of thermal expansion of the semiconductor substrate to be inspected and the coefficient of thermal expansion of the rigid body that holds the flexible substrate is N1, the diameter of the semiconductor substrate to be inspected (diameter in the case of a circle, diagonal length in the case of a rectangle). Is L1 and L2 is the length of the short side (the shorter side is a rectangular side and the one side is a square side) of the inspection terminal provided on the semiconductor substrate to be inspected. And the temperature at the time of alignment is T1, N1 <L2 / (L1 ×
That is, the condition of T1) is satisfied.
【００６２】次に、フレキシブル基板１０１を配線基板
１０２に張り付けてプローブカードを作成する。フレキ
シブル基板１０１を配線基板１０２に張り付ける固定方
法としては次の３つの方法のうちのいずれかの方法を用
いる。Next, the flexible board 101 is attached to the wiring board 102 to form a probe card. As a method of fixing the flexible substrate 101 to the wiring substrate 102, any one of the following three methods is used.
【００６３】以下、第１の固定方法について説明する。The first fixing method will be described below.
【００６４】フレキシブル基板１０１をその周縁部から
外方に均等に引っ張り、張力歪みが０．１５％になるよ
うにした状態で、フレキシブル基板１０１を配線基板１
０２と剛性リング１０３とによって挟持する。ここで、
張力歪みとして０．１５％を採用した理由は次の通りで
ある。すなわち、フレキシブル基板１０１と配線基板１
０２との間の熱膨張率差Ｎ＝１２．５×１０-6／℃、バ
ーイン温度とアライメント温度との温度差Ｔ＝１００℃
であるため、Ｔ×Ｎ＝０．１２５％となり、張力歪みの
値をＴ×Ｎの値以上にするためである。図５（ａ）は引
張応力と張力歪みとの関係を示し、図５（ｂ）は温度と
弾性率との関係を示している。The flexible substrate 101 is evenly pulled outward from the peripheral edge thereof so that the strain of tension is 0.15%.
02 and the rigid ring 103. here,
The reason for adopting 0.15% as the tensile strain is as follows. That is, the flexible substrate 101 and the wiring substrate 1
02 difference in thermal expansion coefficient N = 12.5 × 10 −6 / ° C., temperature difference between burn-in temperature and alignment temperature T = 100 ° C.
Therefore, T × N = 0.125%, and the value of the tension strain is set to be equal to or larger than the value of T × N. FIG. 5A shows the relationship between tensile stress and tension strain, and FIG. 5B shows the relationship between temperature and elastic modulus.
【００６５】フレキシブル基板１０１上の配線パターン
及びバンプ位置は引っ張りにより生成される張力歪みを
考慮して予め０．１５％程度縮小して形成しておく。フ
レキシブル基板１０１、配線基板１０２及び剛性リング
１０３の固定は、接着剤又は図１に示すような螺子１０
６によって行なう。The wiring pattern and bump positions on the flexible substrate 101 are reduced in size by about 0.15% in advance in consideration of the strain of tension generated by pulling. The flexible board 101, the wiring board 102, and the rigid ring 103 are fixed by an adhesive or a screw 10 as shown in FIG.
6.
【００６６】以下、第２の固定方法について説明する。The second fixing method will be described below.
【００６７】フレキシブル基板１０１、配線基板１０２
及び剛性リング１０３を１７５℃に加熱した状態で、こ
れらを接着剤又は螺子１０６によって固定する。この
際、ポリイミドを基材とするフレキシブル基板１０１は
常温（２５℃）の時に比べて０．２４％、配線基板１０
２及び剛性リング１０３は０．０５％それぞれ膨張して
いる。従って、この状態でフレキシブル基板１０１、配
線基板１０２及び剛性リング１０３を固定した後に、こ
れらを常温に冷却すると、フレキシブル基板１０１の収
縮は剛性の強い配線基板１０２及び剛性リング１０３に
支配され、フレキシブル基板１０１は剛性リング１０３
に周囲から引っ張られ、０．１９％の張力歪みを内在し
た状態になる。図６はフレキシブル基板１０１を構成す
るポリイミドと配線基板１０２及び剛性リング１０３を
構成するセラミックとにおける熱膨張率の温度依存性を
示している。Flexible board 101, wiring board 102
While the rigid ring 103 is heated to 175 ° C., they are fixed by the adhesive or the screw 106. At this time, the flexible substrate 101 made of polyimide is 0.24% of the wiring substrate 10 compared with the room temperature (25 ° C.).
2 and the rigid ring 103 are respectively expanded by 0.05%. Therefore, when the flexible board 101, the wiring board 102, and the rigid ring 103 are fixed in this state and then cooled to room temperature, the shrinkage of the flexible board 101 is dominated by the highly rigid wiring board 102 and the rigid ring 103, and the flexible board 101 is a rigid ring 103
Is pulled from the surroundings, and a state in which 0.19% of tension strain is inherently present. FIG. 6 shows the temperature dependence of the coefficient of thermal expansion of the polyimide forming the flexible substrate 101 and the ceramic forming the wiring substrate 102 and the rigid ring 103.
【００６８】第２の固定方法においても、フレキシブル
基板１０１上の配線パターン及びバンプ位置は引っ張り
により生成される張力歪みを考慮して予め０．１９％縮
小して形成しておく。また、加熱による収縮を最小限に
抑えるために、短時間の間に固定及び冷却を行なうこと
が好ましい。第２の固定方法は第１の固定方法に比べ
て、フレキシブル基板１０１を周囲から均等に引っ張っ
てフレキシブル基板１０１に均一な張力歪みを発生させ
る難しさがない。Also in the second fixing method, the wiring pattern and the bump position on the flexible substrate 101 are reduced in size by 0.19% in advance in consideration of the tensile strain generated by the tension. Further, in order to minimize shrinkage due to heating, it is preferable to perform fixing and cooling within a short time. Compared to the first fixing method, the second fixing method has less difficulty in uniformly pulling the flexible substrate 101 from the surroundings to generate uniform tension strain in the flexible substrate 101.
【００６９】尚、フレキシブル基板１０１、配線基板１
０２及び剛性リング１０３を１７５℃に加熱してフレキ
シブル基板１０１を固定したが、加熱温度はこれに限ら
れず、次のものでもよい。すなわち、常温におけるフレ
キシブル基板１０１と配線基板１０２及び剛性リング１
０３との熱膨張率の差をＮとし、プローブカードと半導
体ウェハとをアライメントするときの温度と半導体ウェ
ハに対して検査をするときの温度との温度差をＴとした
とき、フレキシブル基板１０１の張力歪みがアライメン
ト時の温度において面内でほぼ均一にＴ×Ｎ以上になる
ようにする。従って、本実施例においては、１２５℃以
上の温度に加熱しておけば十分である。加熱温度の上限
については、ポリイミド基材のガラス転移温度２９９℃
以下の温度が好ましく、加熱による収縮がポリイミド基
材に発生し難い２００℃以下の温度がより好ましい。The flexible substrate 101 and the wiring substrate 1
02 and the rigid ring 103 were heated to 175 ° C. to fix the flexible substrate 101, but the heating temperature is not limited to this and may be the following. That is, the flexible substrate 101, the wiring substrate 102, and the rigid ring 1 at room temperature
When the difference in the coefficient of thermal expansion with respect to 03 is N and the temperature difference between the temperature when the probe card and the semiconductor wafer are aligned and the temperature when the semiconductor wafer is inspected is T, the flexible substrate 101 The tension strain is set to be T × N or more almost uniformly in the plane at the temperature at the time of alignment. Therefore, in the present embodiment, it is sufficient to heat to a temperature of 125 ° C. or higher. Regarding the upper limit of the heating temperature, the glass transition temperature of the polyimide base material is 299 ° C.
The following temperature is preferable, and a temperature of 200 ° C. or lower at which shrinkage due to heating hardly occurs in the polyimide substrate is more preferable.
【００７０】以下、第３の固定方法について説明する。The third fixing method will be described below.
【００７１】まず、常温においてフレキシブル基板１０
１を配線基板１０２及び剛性リング１０３に張り合わせ
た後、これらを３００℃まで加熱し、加熱状態で３０分
放置した後、常温に冷却する。これによりフレキシブル
基板１０１を構成するポリイミド基板は０．１３％の加
熱収縮を起こす。この加熱収縮は、ポリイミド基板の周
縁部が配線基板１０２及び剛性リング１０３に固定され
た状態で起きるため、常温に冷却した際にも面内におけ
る寸法収縮は発生せず、ポリイミド基板は０．１３％の
張力歪みを内在した状態となる。図７はポリイミド基材
の加熱温度と加熱収縮率との関係を示している。First, at room temperature, the flexible substrate 10
After laminating 1 to the wiring board 102 and the rigid ring 103, these are heated to 300 ° C., left for 30 minutes in a heated state, and then cooled to room temperature. As a result, the polyimide substrate forming the flexible substrate 101 undergoes heat shrinkage of 0.13%. This heat shrinkage occurs in the state where the peripheral edge of the polyimide substrate is fixed to the wiring substrate 102 and the rigid ring 103, so that dimensional shrinkage does not occur in the plane even when the polyimide substrate is cooled to room temperature. % Tension strain is inherent. FIG. 7 shows the relationship between the heating temperature and the heat shrinkage rate of the polyimide base material.
【００７２】第３の固定方法は、フレキシブル基板１０
１を配線基板１０２及び剛性リング１０３に張り合わせ
た後に、フレキシブル基板１０１に加熱収縮を起こさせ
るため、第１及び第２の固定方法に比べて寸法シフトが
ないので、フレキシブル基板１０１の伸び縮みを考慮し
て配線パターン及びバンプの位置を予め縮小したり拡大
したりする必要はない。The third fixing method is the flexible substrate 10.
Since the flexible substrate 101 undergoes heat shrinkage after the wiring substrate 102 and the rigid ring 103 are bonded to each other, there is no dimensional shift as compared with the first and second fixing methods. Therefore, it is not necessary to reduce or enlarge the positions of the wiring pattern and the bumps in advance.
【００７３】また、フレキシブル基板１０１の固定に接
着剤を用いる場合には、剛性リング１０３を省略して、
フレキシブル基板１０１を配線基板１０１に直接接着し
てもよい。When an adhesive is used to fix the flexible substrate 101, the rigid ring 103 is omitted and
The flexible board 101 may be directly bonded to the wiring board 101.
【００７４】以下、前記のように構成されたプローブカ
ードを用いて行なう検査方法について説明する。The inspection method performed using the probe card constructed as described above will be described below.
【００７５】図２（ａ），（ｂ）はプローブカード１２
０と半導体ウエハ１２４とのアライメントを行なうアラ
イメント装置を示しており、（ａ）は平面図、（ｂ）は
側面図である。2A and 2B show the probe card 12
0 shows the alignment device for performing alignment between 0 and the semiconductor wafer 124, (a) is a plan view and (b) is a side view.
【００７６】図２において、１２１は半導体ウエハ１２
４が載置される真空チャックであって、真空チャック１
２１は、その上面に設けられた複数の穴より真空引きを
して半導体ウエハ１２４を固定する。また、真空チャッ
ク１２１は、その内部にヒーター１２１ａ及び温度感知
装置（図示せず）を有しており、半導体ウエハ１２４の
温度をコントロールできる。また、図２において、１２
２はチャック１２１と同じくウェハステージ１２３上に
固定されたプローブカードアライメント用カメラであっ
て、該カメラ１２２はプローブカード１２０のバンプ１
２５面を捕らえる。また、１２６はプローブカード１２
０と同じくプローブカードステージ１２７に取り付けら
れたウエハアライメント用カメラであって、該カメラ１
２６は半導体ウエハ１２４のアライメント及びパッド位
置の検出を行なう。In FIG. 2, 121 is the semiconductor wafer 12.
4 is a vacuum chuck on which a vacuum chuck 1 is mounted.
21 fixes the semiconductor wafer 124 by evacuating through a plurality of holes provided on its upper surface. Further, the vacuum chuck 121 has a heater 121a and a temperature sensing device (not shown) therein, and can control the temperature of the semiconductor wafer 124. In addition, in FIG.
Reference numeral 2 denotes a probe card alignment camera, which is fixed on the wafer stage 123 like the chuck 121. The camera 122 is a bump 1 of the probe card 120.
Catch 25 sides. Further, 126 is the probe card 12
0 is a wafer alignment camera attached to the probe card stage 127 like the camera 0.
26 performs alignment of the semiconductor wafer 124 and detection of pad positions.
【００７７】まず、真空チャック１２１上に取り付けら
れたプローブカードアライメント用カメラ１２２及び画
像認識装置（図示せず）によってプローブカード１２０
のバンプ１２５の位置及び高さを認識する。プローブカ
ード１２０が真空チャック１２１の上面と平行でない場
合には、プローブカード１２０は真空チャック１２１の
上面と平行になるように自動調整される。First, the probe card 120 is mounted on the vacuum chuck 121 by the probe card alignment camera 122 and an image recognition device (not shown).
The position and height of the bump 125 are recognized. When the probe card 120 is not parallel to the upper surface of the vacuum chuck 121, the probe card 120 is automatically adjusted to be parallel to the upper surface of the vacuum chuck 121.
【００７８】真空チャック１２１上に運ばれてきた半導
体ウエハ１２４のＸ軸，Ｙ軸及びθの３軸は、ウエハア
ライメント用カメラ１２６を用いてＸ軸制御モータ１２
９、Ｙ軸制御モータ１２８及びθ制御モータ１３０によ
ってアライメントされ、半導体ウェハ１２４がプローブ
カード１２０の真下に移動すると、Ｚ軸制御機構１３１
により真空チャック１２１が上昇し、半導体ウェハ１２
４はプローブカード１２０とコンタクトする。通常はこ
の状態で半導体ウェハ１２４に対して電気特性の測定を
行なう。高温下で半導体ウェハ１２４に対して電気特性
の測定を行なう場合には、真空チャック１２１のヒータ
１２１ａに通電して真空チャック１２１及び半導体ウェ
ハ１１４を加熱する。プローブカード１２０も半導体ウ
エハ１２４から伝わる熱によって加熱される。しかし、
前述したようにプローブカード１２０を構成するフレキ
シブル回路基板１０１は常温で張力歪みを持った状態で
剛性リング１０３に固定されているため、フレキシブル
回路基板１０１の張力歪みが緩和されるだけであって、
フレキシブル回路基板１０１が膨張して弛むことはな
い。従って、従来のプローブカードのように、バンプが
パッド上で滑ったりバンプがパッドからずれてしまうよ
うな事態は起きない。The three axes of X-axis, Y-axis and θ of the semiconductor wafer 124 carried on the vacuum chuck 121 are controlled by the X-axis control motor 12 using the wafer alignment camera 126.
9, the Y-axis control motor 128 and the θ-control motor 130 are aligned, and when the semiconductor wafer 124 moves directly under the probe card 120, the Z-axis control mechanism 131.
The vacuum chuck 121 is raised by the
4 contacts the probe card 120. Normally, the electrical characteristics of the semiconductor wafer 124 are measured in this state. When measuring the electrical characteristics of the semiconductor wafer 124 at a high temperature, the heater 121a of the vacuum chuck 121 is energized to heat the vacuum chuck 121 and the semiconductor wafer 114. The probe card 120 is also heated by the heat transferred from the semiconductor wafer 124. But,
As described above, since the flexible circuit board 101 that constitutes the probe card 120 is fixed to the rigid ring 103 in a state where the flexible circuit board 101 has tensile strain at room temperature, only the tensile strain of the flexible circuit substrate 101 is relieved.
The flexible circuit board 101 does not expand and loosen. Therefore, unlike the conventional probe card, the situation in which the bump slips on the pad or the bump is displaced from the pad does not occur.
【００７９】第１実施例に係るプローブカード１２０に
よると、熱膨張率の比較的大きいフレキシブル基板１０
１は、熱膨張率が半導体ウェハと比較的近い配線基板１
０２及び剛性リング１０３に常温において一様な張力歪
みを持った状態で固定されているので、プローブカード
１２０が加熱された状態においてもプローブカード１２
０における弛み及びバンプとパッドとのズレが生じな
い。According to the probe card 120 of the first embodiment, the flexible substrate 10 having a relatively large coefficient of thermal expansion.
1 is a wiring board 1 having a thermal expansion coefficient relatively close to that of a semiconductor wafer
02 and the rigid ring 103 are fixed with a uniform tension strain at room temperature, so that the probe card 12 can be heated even when the probe card 120 is heated.
There is no slack at 0 and no displacement between the bump and the pad.
【００８０】図３（ａ），（ｂ）は本発明の第２実施例
に係るプローブカードの構造を示している。FIGS. 3A and 3B show the structure of the probe card according to the second embodiment of the present invention.
【００８１】第２実施例においては、フレキシブル基板
１０１は第１実施例と同様である。第２実施例の特徴
は、フレキシブル基板１０１を保持する剛性リング１４
０の熱膨張率がフレキシブル基板１０１の熱膨張率より
も大きい点と、剛性リング１４０にヒータ１４１を設け
た点とである。ヒータ１４１は剛性リング１４０に内蔵
してもよいし、剛性リング１４０の表面に貼着してもよ
い。第２実施例に係るプローブカードにおいては、フレ
キシブル基板１０１は接着剤１４３によって剛性リング
１４０に固定されている。In the second embodiment, the flexible substrate 101 is the same as in the first embodiment. The feature of the second embodiment is that the rigid ring 14 that holds the flexible substrate 101 is used.
The thermal expansion coefficient of 0 is larger than that of the flexible substrate 101, and the rigid ring 140 is provided with the heater 141. The heater 141 may be built in the rigid ring 140 or may be attached to the surface of the rigid ring 140. In the probe card according to the second embodiment, the flexible substrate 101 is fixed to the rigid ring 140 with the adhesive 143.
【００８２】剛性リング１４０を構成する材料としては
アルミニウムを用いる。アルミニウムの熱膨張率は２
３．５×１０-6／℃であって、フレキシブル基板１０１
を構成するポリイミドの１６×１０-6／℃よりも大き
い。Aluminum is used as the material forming the rigid ring 140. The coefficient of thermal expansion of aluminum is 2
Flexible substrate 101 having a temperature of 3.5 × 10 −6 / ° C.
It is larger than 16 × 10 −6 / ° C. of the polyimide constituting the.
【００８３】尚、剛性リング１４０を構成する材料とし
ては、アルミニウムのほかに、銅（熱膨張率：１７．０
×１０-6／℃）等のように、フレキシブル基板１０１よ
りも熱膨張率が大きい剛性の材料を用いることができ
る。As the material for the rigid ring 140, in addition to aluminum, copper (coefficient of thermal expansion: 17.0) was used.
A rigid material having a larger coefficient of thermal expansion than the flexible substrate 101, such as (× 10 −6 / ° C.), can be used.
【００８４】以下、第２実施例に係るプローブカードの
製造方法について説明する。The method of manufacturing the probe card according to the second embodiment will be described below.
【００８５】まず、常温において、フレキシブル基板１
０１を剛性リング１４０に固定した後、ヒータ１４１に
通電することにより剛性リング１４０を所定の温度に加
熱して熱膨張させる。剛性リング１４０の温度は、剛性
リング１４０とフレキシブル基板１０１との間に挟み込
まれた温度センサ１４２によって検出し、該温度センサ
１４２が検出した温度に基づき、温度制御装置１４４が
ヒータ１４１に流す電流を制御することにより剛性リン
グ１４０の温度は制御される。剛性リング１４０の熱膨
張によりフレキシブル基板１０１は外側に引っ張られる
ので、フレキシブル基板１０１は相似形に拡がる。First, at room temperature, the flexible substrate 1
After fixing 01 to the rigid ring 140, the heater 141 is energized to heat the rigid ring 140 to a predetermined temperature and thermally expand it. The temperature of the rigid ring 140 is detected by a temperature sensor 142 sandwiched between the rigid ring 140 and the flexible substrate 101, and based on the temperature detected by the temperature sensor 142, the temperature controller 144 supplies a current to the heater 141. By controlling, the temperature of the rigid ring 140 is controlled. Since the flexible substrate 101 is pulled outward by the thermal expansion of the rigid ring 140, the flexible substrate 101 expands in a similar shape.
【００８６】剛性リング１４０に対して１２５℃の加熱
を行なった場合、常温と加熱温度の間の１００℃の温度
差により剛性リング１４０は０．２３５％膨張し、フレ
キシブル基板１０１も全体に０．２３５％引っ張られ
る。これにより、フレキシブル基板１０１は０．２３５
％の張力歪みを持った状態となる。半導体ウェハに対し
て１２５℃において測定する場合、半導体ウェハは０．
０３５％膨張するので、フレキシブル基板１０１は、予
めフレキシブル基板１０１と半導体ウェハとの間の熱膨
張率の差（０．２３５％−０．０３５％）つまり０．２
％だけ縮小して形成しておく。この状態で第１実施例と
同様にして、プローブカードのバンプ高さのアライメン
トと位置検出とを行なう。When the rigid ring 140 is heated at 125 ° C., the rigid ring 140 expands by 0.235% due to the temperature difference of 100 ° C. between the room temperature and the heating temperature, and the flexible substrate 101 also has a total area of 0. 235% pulled. As a result, the flexible substrate 101 is 0.235
It will be in a state with% strain in tension. When the semiconductor wafer is measured at 125 ° C.
Since the flexible substrate 101 expands by 035%, the flexible substrate 101 previously has a difference in coefficient of thermal expansion between the flexible substrate 101 and the semiconductor wafer (0.235% −0.035%), that is, 0.2.
Form by reducing by%. In this state, similarly to the first embodiment, the bump height alignment and position detection of the probe card are performed.
【００８７】次に、半導体ウエハのアライメントを行な
ってプローブカードと半導体ウェハとの電気的な接続を
行なう。その後、半導体ウエハを１２５℃に加熱して
も、フレキシブル基板１０１は、本来ならばその熱膨張
率のために約０．１６％膨張するが、０．２３５％の張
力歪みを持っているので、熱膨張率がこの値を越えない
限り、張力歪みが緩和されるだけであって、フレキシブ
ル基板１０１の膨張及び弛みは生じない。従って、バン
プとパッドとの間の位置ずれは起きない。Next, the semiconductor wafer is aligned to electrically connect the probe card and the semiconductor wafer. Thereafter, even if the semiconductor wafer is heated to 125 ° C., the flexible substrate 101 originally expands by about 0.16% due to its coefficient of thermal expansion, but has a tensile strain of 0.235%. As long as the coefficient of thermal expansion does not exceed this value, the tensile strain is only relaxed and the flexible substrate 101 does not expand or loosen. Therefore, the displacement between the bump and the pad does not occur.
【００８８】第２実施例に係るプローブカードによる
と、熱膨張率の比較的大きいフレキシブル基板１０１
を、該フレキシブル基板１０１の熱膨張率よりも大きい
熱膨張率を有する剛性リング１４０に固定すると共に、
剛性リング１４０を加熱してフレキシブル基板１０１を
外側に引っ張っておくことにより、プローブカードが加
熱された状態においてもプローブカードに弛みを生じさ
せることなくプロービングすることができる。According to the probe card of the second embodiment, the flexible substrate 101 having a relatively large coefficient of thermal expansion.
Is fixed to the rigid ring 140 having a coefficient of thermal expansion larger than that of the flexible substrate 101, and
By heating the rigid ring 140 and pulling the flexible substrate 101 to the outside, it is possible to perform probing without causing slack in the probe card even when the probe card is heated.
【００８９】尚、フレキシブル基板１０１を保持する剛
性リング１４０としては、充分な剛性があればその形状
は問わないが、薄膜化及び軽量化を考慮すると円形が好
ましい。円形にすることにより剛性リング１４０の各点
に働く力は均一になるので、剛性リング１４０の形状に
歪みが生じない。The rigid ring 140 for holding the flexible substrate 101 may have any shape as long as it has sufficient rigidity, but a circular shape is preferable in consideration of thinning and weight reduction. By making it circular, the force acting on each point of the rigid ring 140 becomes uniform, so that the shape of the rigid ring 140 is not distorted.
【００９０】図８は、本発明の第３実施例に係るプロー
ブカードの断面図である。FIG. 8 is a sectional view of a probe card according to the third embodiment of the present invention.
【００９１】図８において、１５１はフレキシブル基
板、１５２は遍在型の異方性導電ゴムシート、１５３は
セラミクスからなる配線基板、１５４はＳｉからなる半
導体ウエハ、１５５は半導体ウェハ１５４を保持する剛
性の保持板、１５６は異方性導電ゴムシート１５２の撓
み、１５７は半導体ウェハ１５４に形成されたパッド、
１５９はフレキシブル基板１５１に形成されたバンプで
ある。In FIG. 8, 151 is a flexible substrate, 152 is a unidirectional anisotropic conductive rubber sheet, 153 is a wiring substrate made of ceramics, 154 is a semiconductor wafer made of Si, and 155 is a rigidity for holding the semiconductor wafer 154. Holding plate, 156 is bending of the anisotropic conductive rubber sheet 152, 157 is a pad formed on the semiconductor wafer 154,
Reference numeral 159 is a bump formed on the flexible substrate 151.
【００９２】図９（ａ），（ｂ）は第３実施例に係るプ
ローブカードの製造工程を示す断面図である。図９
（ａ），（ｂ）において、１６１は上金型、１６２は下
金型、１６３は上金型１６１に埋め込まれた磁性体、１
６４は下金型１６２に埋め込まれた磁性体、１６５はＡ
ｕ／Ｎｉボール、１６６はＡｕ／Ｎｉボール１６５が充
填されたシリコーンゴム、１６７は上金型１６１に設け
られた位置及び高さを合わせるための突起である。FIGS. 9A and 9B are sectional views showing the manufacturing process of the probe card according to the third embodiment. Figure 9
In (a) and (b), 161 is an upper die, 162 is a lower die, 163 is a magnetic material embedded in the upper die 161, 1
64 is a magnetic material embedded in the lower mold 162, and 165 is A
u / Ni balls, 166 are silicone rubbers filled with Au / Ni balls 165, and 167 is a protrusion provided on the upper die 161 for adjusting the position and height.
【００９３】以下、図８に示した遍在型の異方性導電ゴ
ム１５２の製造方法について説明する。A method of manufacturing the ubiquitous anisotropic conductive rubber 152 shown in FIG. 8 will be described below.
【００９４】まず、図９（ａ）に示すように、ゴムシー
ト形成用の上金型１６１及び下金型１６２を用意する。
金型の材質としては非磁性体材料の樹脂金型を用いる。
上金型１６１及び下金型１６２における互いに対向する
部位に磁性体埋め込み用の穴を形成し、この磁性体埋め
込み用の穴に磁性体１６３，１６４を埋め込む。上金型
１６１における磁性体１６３を埋め込む部分及びその周
辺部は他の部分よりも窪むように形成する。上金型１６
１と下金型１６２との隙間の大きさは、磁性体１６３の
埋め込み部で５００μｍ、その他の部分で２００μｍと
する。First, as shown in FIG. 9A, an upper die 161 and a lower die 162 for forming a rubber sheet are prepared.
A resin mold of a non-magnetic material is used as the material of the mold.
Holes for embedding a magnetic material are formed in portions of the upper die 161 and the lower die 162 that face each other, and the magnetic bodies 163 and 164 are embedded in the holes for embedding the magnetic material. The portion of the upper die 161 in which the magnetic material 163 is embedded and its peripheral portion are formed so as to be recessed more than other portions. Upper mold 16
The size of the gap between 1 and the lower die 162 is 500 μm in the embedded portion of the magnetic body 163 and 200 μm in the other portions.
【００９５】次に、未硬化のシリコーンゴム１６６中に
所定量の導電粒子としてのＡｕ／Ｎｉボール１６５を散
在させたものを上金型１６１と下金型１６２とで挟持す
る。Ａｕ／Ｎｉボール１６５としては、直径１０μｍの
Ｎｉボールの表面に約１μｍの金メッキを施したものを
用いる。この状態で上金型１６１及び下金型１６２の外
側から磁石によって磁場を与える。このようにすると、
シリコーンゴム１６６中に散乱したＡｕ／Ｎｉボール１
６５は、上金型１６１及び下金型１６２に埋め込まれた
磁性体１６３，１６４の磁場により、これら磁性体１６
３，１６４同士を連続させるように鎖状に遍在配置され
る。この際、上金型１６１及び下金型１６２に超音波振
動を与えると、Ａｕ／Ｎｉボール１６５はより効率的に
遍在配置される。Ａｕ／Ｎｉボール１６５が所定の位置
に配置された状態で、シリコーンゴム１６６を熱硬化さ
せると、異方性導電ゴムシート１５２（図９（ｂ）を参
照）が成形される。Next, an uncured silicone rubber 166 having a predetermined amount of Au / Ni balls 165 as conductive particles dispersed therein is sandwiched between an upper die 161 and a lower die 162. As the Au / Ni ball 165, a Ni ball having a diameter of 10 μm and having a surface plated with gold of about 1 μm is used. In this state, a magnetic field is applied by a magnet from the outside of the upper mold 161 and the lower mold 162. This way,
Au / Ni balls 1 scattered in silicone rubber 166
65 is generated by the magnetic fields of the magnetic bodies 163 and 164 embedded in the upper die 161 and the lower die 162.
3,164 are arranged ubiquitously in a chain so as to make them continuous. At this time, when ultrasonic vibration is applied to the upper mold 161 and the lower mold 162, the Au / Ni balls 165 are more efficiently and ubiquitously arranged. When the Au / Ni ball 165 is arranged at a predetermined position, the silicone rubber 166 is thermally cured to form the anisotropic conductive rubber sheet 152 (see FIG. 9B).
【００９６】次に、図９（ｂ）に示すように、下金型１
６２の磁性体１６４を押し上げて、下金型１６２と異方
性導電ゴムシート１５２とを離脱させる。Next, as shown in FIG. 9B, the lower die 1
The magnetic body 164 of 62 is pushed up to separate the lower mold 162 and the anisotropic conductive rubber sheet 152.
【００９７】次に、セラミクスからなる配線基板１５３
に形成された位置合わせ用の凹部に上金型１６１の突起
１６７を嵌合して配線基板１５３を上金型１６１に対し
てアライメントすることにより、配線基板１５３に異方
性導電ゴムシート１５２を張り付ける。その後、磁性体
１６３を押し下げることにより、異方性導電ゴムシート
１５２及び配線基板１５３を上金型１６１から離脱させ
る。Next, the wiring board 153 made of ceramics
The protrusion 167 of the upper mold 161 is fitted in the alignment recess formed in the upper mold 161 to align the wiring board 153 with the upper mold 161, thereby placing the anisotropic conductive rubber sheet 152 on the wiring board 153. Stick. After that, the anisotropic conductive rubber sheet 152 and the wiring board 153 are separated from the upper mold 161 by pushing down the magnetic body 163.
【００９８】次に、従来例に示した方法により作成され
たフレキシブル基板１５１を異方性導電ゴムシート１５
２及び配線基板１５３に対してアライメントと張り付け
とを行なうと、プローブカードが完成する。Next, the flexible substrate 151 prepared by the method shown in the conventional example is used as the anisotropic conductive rubber sheet 15.
The probe card is completed by performing the alignment and the attachment to the wiring board 2 and the wiring board 153.
【００９９】以下、第３実施例に係るプローブカードを
用いた試験方法について図８を参照しながら説明する。A test method using the probe card according to the third embodiment will be described below with reference to FIG.
【０１００】まず、プローブカードの配線基板１５３か
ら外部に取り出された電極（図示せず）に所定の電源
（図示せず）及び信号源（図示せず）を接続する。First, a predetermined power source (not shown) and a signal source (not shown) are connected to electrodes (not shown) taken out from the wiring board 153 of the probe card.
【０１０１】次に、フレキシブル基板１５１と、剛性の
保持板１５５によって保持された半導体ウエハ１５４と
をアライメントして、フレキシブル基板１５１のバンプ
１５９と半導体ウェハ１５４のパッド１５７との接続を
行なう。この際、各バンプ１５９に概ね２０ｇの荷重が
加わるように保持板１５５及び配線基板１５３を押圧す
る。保持板１５５及び配線基板１５３に加えられた押圧
力は、異方性導電ゴムシート１５２の凹凸形状によって
効率良くバンプ１５９部分にのみ作用する。これによ
り、異方性導電ゴムシート１５２はＡｕ／Ｎｉボール１
６５が埋め込まれた凸状部において約２０％の縦方向の
歪みを受ける。バンプ１５９とパッド１５７とのコンタ
クトを確実にするため、半導体ウエハ１５４側又は配線
基板１５３側より超音波振動を与え、バンプ１５９のパ
ッド１５７への食い込みを確実にする。Next, the flexible substrate 151 and the semiconductor wafer 154 held by the rigid holding plate 155 are aligned to connect the bumps 159 of the flexible substrate 151 to the pads 157 of the semiconductor wafer 154. At this time, the holding plate 155 and the wiring board 153 are pressed so that a load of approximately 20 g is applied to each bump 159. The pressing force applied to the holding plate 155 and the wiring board 153 effectively acts only on the bump 159 portion due to the uneven shape of the anisotropic conductive rubber sheet 152. As a result, the anisotropic conductive rubber sheet 152 becomes the Au / Ni ball 1.
The convex portion in which 65 is embedded receives a vertical strain of about 20%. In order to ensure the contact between the bump 159 and the pad 157, ultrasonic vibration is applied from the semiconductor wafer 154 side or the wiring substrate 153 side to ensure that the bump 159 bites into the pad 157.
【０１０２】次に、半導体ウェハ１５４又は系全体を試
験温度の１２５℃まで加熱する。この加熱により、各材
料は熱膨張を起こす。加熱時の室温（２５℃）時に対す
る膨張率は、ポリイミドを基板とするフレキシブル基板
１５１で０．１６％、セラミクスからなる配線基板１５
３及びＳｉからなる半導体ウェハ１５４で０．０３５％
となる。このため、８インチの半導体ウェハ１５４にお
ける中心部と周縁部との間でフレキシブル基板１５１に
対して１２５μｍの熱膨張率差が生じてしまう。Next, the semiconductor wafer 154 or the entire system is heated to a test temperature of 125 ° C. This heating causes each material to thermally expand. The expansion coefficient with respect to room temperature (25 ° C.) at the time of heating is 0.16% for the flexible substrate 151 having a polyimide substrate, and the wiring substrate 15 made of ceramics
0.035% for semiconductor wafer 154 made of 3 and Si
Becomes Therefore, a difference in the coefficient of thermal expansion of 125 μm occurs between the central portion and the peripheral portion of the 8-inch semiconductor wafer 154 with respect to the flexible substrate 151.
【０１０３】しかしながら、フレキシブル基板１５１
は、バンプ１５９によって半導体ウエハ１５４に押し付
けられた状態であるため、フレキシブル基板１５１と半
導体ウェハ１５４との間の熱膨張率差は、フレキシブル
基板１５１におけるバンプ１５９同士の間の撓み１５６
によって吸収される。このため、半導体ウエハ１５４の
周縁部においてもパッド１５７とバンプ１５９との位置
ズレを生じない。However, the flexible substrate 151
Is in a state of being pressed against the semiconductor wafer 154 by the bumps 159, the difference in the coefficient of thermal expansion between the flexible substrate 151 and the semiconductor wafer 154 is due to the bending 156 between the bumps 159 on the flexible substrate 151.
Absorbed by Therefore, the positional deviation between the pad 157 and the bump 159 does not occur even in the peripheral portion of the semiconductor wafer 154.
【０１０４】次に、前記のようにして接続されたプロー
ブカード及び半導体ウエハに、配線基板１５３の配線層
に接続された電源及び信号源より電源電圧及び信号を印
加した状態で高温における試験を行なう。この際、異方
性導電性ゴムシート１５２は１％程度膨張するが、異方
性導電性ゴムシート１５２は引張（圧縮）弾性率が０．
１４ｋｇ／ｍｍ2 であって非常に小さく剛体と見なすこ
とができる配線基板１５３に固定されているため、異方
性導電性ゴムシート１５２の熱膨張による変位は配線基
板１５３により十分に抑制できる。Next, the probe card and the semiconductor wafer connected as described above are subjected to a test at a high temperature in a state where the power supply voltage and the signal are applied from the power supply and the signal source connected to the wiring layer of the wiring board 153. . At this time, the anisotropic conductive rubber sheet 152 expands by about 1%, but the anisotropic conductive rubber sheet 152 has a tensile (compression) elastic modulus of 0.
Since it is 14 kg / mm 2 and is fixed to the wiring board 153, which is extremely small and can be regarded as a rigid body, the wiring board 153 can sufficiently suppress the displacement of the anisotropic conductive rubber sheet 152 due to thermal expansion.
【０１０５】以上説明したように、第３実施例に係るプ
ローブカードは、バンプ１５９を有するフレキシブル基
板１５１と、凹凸形状の異方性導電ゴムシート１５２
と、配線を有する配線基板１５３とからなるので、温度
変化に対してもバンプ１５９とパッド１５７との位置ズ
レを生じないプロービングが可能となる。また、加圧部
分に弾性体であるシリコーンゴムを用いたことにより、
半導体ウエハ１５４表面の凹凸及びバンプ高さのバラツ
キを吸収することができる。さらに、シリコーンゴムに
凹凸を設けたことにより、バンプ１５９とパッド１５７
との間に効率よく押圧力を作用させることができるた
め、全体としての押圧力を低減できるので、プロービン
グ装置全体の構成をより簡単にできる。As described above, in the probe card according to the third embodiment, the flexible substrate 151 having the bumps 159 and the anisotropic conductive rubber sheet 152 having the uneven shape are formed.
And the wiring board 153 having wiring, it is possible to perform probing in which the bumps 159 and the pads 157 are not displaced even when the temperature changes. In addition, by using silicone rubber, which is an elastic body, in the pressure part,
It is possible to absorb unevenness on the surface of the semiconductor wafer 154 and variations in bump height. Further, the bumps 159 and the pads 157 are provided by providing the silicone rubber with unevenness.
Since the pressing force can be efficiently applied between the and, the pressing force as a whole can be reduced, so that the configuration of the entire probing device can be simplified.
【０１０６】尚、第３実施例においては、異方性導電ゴ
ムシート１５２として、遍在型の異方性導電ゴム（所定
箇所にのみ導電粒子を遍在させた異方性導電ゴム）を用
いたが、セラミックスからなる多層の配線基板１５３と
フレキシブル基板１５１とを電気的に接続するためには
遍在型でなくてもよい。多層の配線基板１５３とフレキ
シブル基板１５１の端子電極とが所定箇所以外の箇所で
導通しないよう、少なくともいずれか一方の基板の端子
以外の箇所を絶縁層で覆う等の対策を講じるならば、分
散型の異方性導電ゴムを用いることができる。また、端
子電極の出っ張りを利用すれば、加圧型異方性導電ゴム
（加圧された箇所のみ導通する異方性導電ゴム）を用い
ることもできる。In the third embodiment, as the anisotropic conductive rubber sheet 152, a unidirectional anisotropic conductive rubber (anisotropic conductive rubber in which conductive particles are ubiquitous only at predetermined places) is used. However, in order to electrically connect the multilayer wiring substrate 153 made of ceramics and the flexible substrate 151, the ubiquitous type is not necessary. If measures are taken such that at least one of the boards other than the terminals is covered with an insulating layer so that the multilayer wiring board 153 and the terminal electrode of the flexible board 151 are not electrically connected to each other at a location other than a predetermined location, the distributed type Can be used. Further, if the protrusion of the terminal electrode is used, a pressure type anisotropic conductive rubber (anisotropic conductive rubber that conducts only at a pressed portion) can be used.
【０１０７】また、フレキシブル基板１５１の電流密度
に比べて異方性導電ゴムシート１５２の許容電流密度が
小さい場合でも、図８に示すようなピッチ変換１５８を
すると共にフレキシブル基板１５１上の配線層（図４に
おける回路パターン１１６）の面積を大きくとって、フ
レキシブル基板１５１上の配線層と異方性導電ゴムシー
ト１５２とをより広い面積で導通させることにより、大
きな電流を狭いピッチで半導体ウェハに供給することが
できる。Even if the allowable current density of the anisotropic conductive rubber sheet 152 is smaller than the current density of the flexible substrate 151, the pitch conversion 158 as shown in FIG. A large area is provided for the circuit pattern 116) in FIG. 4 so that the wiring layer on the flexible substrate 151 and the anisotropic conductive rubber sheet 152 are electrically connected in a wider area, thereby supplying a large current to the semiconductor wafer at a narrow pitch. can do.
【０１０８】図１０（ａ）は本発明の第４実施例に係る
プローブカードの断面図である。FIG. 10A is a sectional view of a probe card according to the fourth embodiment of the present invention.
【０１０９】図１０（ａ）において、１５３はセラミク
スからなる配線基板、１５２は異方性導電ゴムシートで
あって、これらは第３実施例と同様である。配線基板１
５３及び異方性導電ゴムシート１５２の製造方法、及び
半導体ウェハと配線基板との接続方法についても第３実
施例と同様である。In FIG. 10A, 153 is a wiring board made of ceramics, and 152 is an anisotropic conductive rubber sheet, which are the same as those in the third embodiment. Wiring board 1
The method of manufacturing 53 and the anisotropic conductive rubber sheet 152, and the method of connecting the semiconductor wafer and the wiring board are the same as those in the third embodiment.
【０１１０】第４実施例の特徴は、異方性導電ゴムシー
ト１５２上にバンプ１７０を直接に設けた点である。異
方性導電ゴムシート１５２のバンプ１７０は、Ａｕ／Ｎ
ｉボールのＡｕメッキ層の上にのみＣｕを無電解メッキ
することにより形成される。このようにして作成された
異方性導電ゴムシート１５２は、パッド表面に形成され
たアルミナ膜よりなる保護膜を破り易いので、良好なコ
ンタクト特性を得ることができる。The feature of the fourth embodiment is that the bumps 170 are directly provided on the anisotropic conductive rubber sheet 152. The bumps 170 of the anisotropic conductive rubber sheet 152 are Au / N
It is formed by electrolessly plating Cu only on the Au plated layer of the i-ball. Since the anisotropic conductive rubber sheet 152 thus formed easily breaks the protective film made of the alumina film formed on the pad surface, good contact characteristics can be obtained.
【０１１１】半導体ウェハに対する試験方法について
は、第３実施例と同様である。The test method for the semiconductor wafer is the same as in the third embodiment.
【０１１２】以上説明したように、第４実施例において
は、異方性導電ゴムシート１５２上にバンプ１７０を設
けたため、簡単な構造によって、ウエハ状態での高温下
でのプロービングが可能となる。As described above, in the fourth embodiment, since the bumps 170 are provided on the anisotropic conductive rubber sheet 152, it is possible to perform probing at a high temperature in a wafer state with a simple structure.
【０１１３】尚、異方性導電ゴムシート１５２上へのバ
ンプ１７０の形成は、前記のような無電解メッキに代え
て、電界メッキでもよい、メッキの材料としては、Ｃｕ
以外に、Ｎｉ、Ａｕ、Ａｇ、Ｐｈ又はこれらの組み合わ
せでもよい。The bumps 170 may be formed on the anisotropic conductive rubber sheet 152 by electrolytic plating instead of electroless plating as described above. The plating material is Cu.
Besides, Ni, Au, Ag, Ph, or a combination thereof may be used.
【０１１４】また、異方性導電ゴムシート１５２上への
バンプ１７０の形成はメッキに代えて、図１０（ｂ）に
示す方法で行なってもよい。すなわち、異方性導電ゴム
シート１５２におけるバンプ１７０形成領域に、比較的
大きな粒径（１０μｍ〜数十μｍ）を有する金属球（又
は表面に金属がメッキされた球）１７１を埋め込んでお
いてもよい。この場合、金属球１７１は、その半分以上
の部分が異方性ゴムシート１５２内に埋めこまれた状態
にすると、金属球１７１が異方性ゴムシート１５２から
脱落し難いので好ましい。The bumps 170 may be formed on the anisotropic conductive rubber sheet 152 by the method shown in FIG. 10B instead of plating. That is, even if the bump 170 forming region of the anisotropic conductive rubber sheet 152 is embedded with a metal sphere (or a sphere whose surface is plated with metal) 171 having a relatively large particle size (10 μm to several tens of μm). Good. In this case, it is preferable that the metal spheres 171 have a half or more portion embedded in the anisotropic rubber sheet 152 because the metal spheres 171 do not easily fall off from the anisotropic rubber sheet 152.
【０１１５】図１１（ａ），（ｂ）は、第１実施例と第
３実施例とが組み合わされた第５実施例に係るプローブ
カードを示している。11 (a) and 11 (b) show a probe card according to a fifth embodiment in which the first embodiment and the third embodiment are combined.
【０１１６】第５実施例（図１１（ａ），（ｂ））にお
いては、第１又は第３実施例と同様の部材については同
一の符号を付すことにより説明は省略する。In the fifth embodiment (FIGS. 11 (a) and 11 (b)), the same members as those in the first or third embodiment are designated by the same reference numerals and the description thereof will be omitted.
【０１１７】第１実施例のフレキシブル基板１０１及び
配線基板１０２との間に、第３実施例の異方性導電ゴム
シート１５２を介在させることによって、フレキシブル
基板１０１の熱膨張によるパッドとバンプとの位置ズレ
を解消できると共に、バンプ高さのばらつきや半導体ウ
エハのそり等によるバンプとパッドのコンタクト抵抗の
ばらつきの軽減及び押圧時におけるバンプへの効率的な
加圧を行なうことができる。By interposing the anisotropic conductive rubber sheet 152 of the third embodiment between the flexible board 101 and the wiring board 102 of the first embodiment, the pads and bumps due to the thermal expansion of the flexible board 101 are formed. It is possible to eliminate the positional deviation, reduce the variation in the contact resistance between the bump and the pad due to the variation in the height of the bump, the warp of the semiconductor wafer, and the like, and efficiently apply pressure to the bump during pressing.
【０１１８】[0118]
【発明の効果】請求項１の発明に係るプローブカードに
よると、フレキシブル基板は常温から検査時の温度まで
の温度範囲内において常に張力歪みを持った状態で剛性
体に固持されているため、検査時にプローブカードが加
熱されても、フレキシブル基板の張力歪みが緩和される
だけであってフレキシブル基板は剛性体と同一の熱膨張
率に制御されるので、剛性体及び半導体ウェハの熱膨張
率を一致させることにより、半導体ウェハの周縁部にお
いても、プローブ端子と検査の対象となる半導体ウェハ
の検査用端子との間の位置ずれは生じない。According to the probe card of the first aspect of the present invention, since the flexible substrate is fixed to the rigid body in a temperature range from room temperature to the temperature at the time of inspection, the flexible substrate is always held in a strained state. Sometimes even if the probe card is heated, the tension strain of the flexible substrate is only relaxed and the flexible substrate is controlled to have the same coefficient of thermal expansion as the rigid body, so the thermal expansion coefficients of the rigid body and the semiconductor wafer match. By doing so, even in the peripheral portion of the semiconductor wafer, there is no displacement between the probe terminals and the inspection terminals of the semiconductor wafer to be inspected.
【０１１９】請求項２の発明に係るプローブカードによ
ると、剛性体の配線層に電源電圧又は信号を入力する
と、電源電圧又は信号は、剛性体の第１の端子及びフレ
キシブル基板の第２の端子を介してプローブ端子に伝わ
るので、検査の対象となる半導体ウェハの検査用端子に
確実に入力される。According to the probe card of the second aspect, when the power source voltage or the signal is input to the wiring layer of the rigid body, the power source voltage or the signal is transmitted to the first terminal of the rigid body and the second terminal of the flexible substrate. Since it is transmitted to the probe terminal via the, it is surely input to the inspection terminal of the semiconductor wafer to be inspected.
【０１２０】請求項３の発明に係るプローブカードによ
ると、半導体ウェハの熱膨張率と剛性体の熱膨張率との
差が小さくなるので、半導体ウェハの最も外側の検査用
端子とプローブカードの最も外側のプローブ端子との間
の位置ずれを確実に防止できる。According to the probe card of the third aspect of the present invention, the difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the rigid body becomes small. It is possible to reliably prevent the positional deviation from the outer probe terminal.
【０１２１】請求項４の発明に係るプローブカードによ
ると、フレキシブル基板がバーンインスクリーニング時
の温度まで加熱されても、フレキシブル基板は常に張力
歪みを持った状態であり、フレキシブル基板の熱膨張が
剛性体の熱膨張率と一致するように抑制されるので、ア
ライメント時と検査時とにおいて、剛性体及び半導体ウ
ェハの熱膨張率を一致させることにより、フレキシブル
基板のプローブ端子と半導体ウェハの集積回路端子との
間の位置ずれは発生しない。According to the probe card of the fourth aspect of the present invention, even if the flexible substrate is heated to the temperature at the time of burn-in screening, the flexible substrate always has a tensile strain, and the thermal expansion of the flexible substrate causes a rigid body. Since it is suppressed so as to match the thermal expansion coefficient of the rigid body and the semiconductor wafer during the alignment and the inspection, the probe terminal of the flexible substrate and the integrated circuit terminal of the semiconductor wafer can be suppressed. There is no displacement between the two.
【０１２２】請求項５の発明に係るプローブカードによ
ると、剛性体及び接着領域面に加わる力は円周状の各点
で一定となり、剛性体の形状に歪みを生じず、また最大
の接着強度を保持できる。According to the probe card of the fifth aspect of the present invention, the force applied to the surface of the rigid body and the bonding area is constant at each circumferential point, the shape of the rigid body is not distorted, and the maximum bonding strength is obtained. Can hold.
【０１２３】請求項６の発明に係るプローブカードによ
ると、剛性体の熱膨張率がフレキシブル基板の熱膨張率
以上であるため、検査時に温度制御手段によって剛性体
の温度を制御してフレキシブル基板を剛性体の熱膨張に
合わせて拡げることができるので、半導体ウェハの周縁
部においても、フレキシブル基板のプローブ端子と半導
体ウェハの検査用端子との間の位置ずれは生じない。According to the probe card of the sixth aspect, since the coefficient of thermal expansion of the rigid body is equal to or higher than the coefficient of thermal expansion of the flexible substrate, the temperature of the rigid body is controlled by the temperature control means during the inspection so that the flexible substrate is formed. Since it can be expanded in accordance with the thermal expansion of the rigid body, no positional deviation occurs between the probe terminal of the flexible substrate and the inspection terminal of the semiconductor wafer even in the peripheral portion of the semiconductor wafer.
【０１２４】請求項７の発明に係るプローブカードによ
ると、温度制御手段は剛性体の温度を検出する熱電対と
剛性体を加熱するヒータとを有しているため、剛性体の
温度制御を確実に行なうことができる。According to the probe card of the seventh aspect of the present invention, since the temperature control means has the thermocouple for detecting the temperature of the rigid body and the heater for heating the rigid body, the temperature control of the rigid body is ensured. Can be done
【０１２５】請求項８の発明に係るプローブカードによ
ると、検査時に半導体ウェハが熱膨張すると共にフレキ
シブル基板と半導体ウェハとの間に熱膨張率の差が存在
しても、前記熱膨張率の差はフレキシブル基板における
バンプ同士の間の撓みによって吸収され、異方性導電膜
の熱膨張による変形は絶縁性基板によって抑制されるの
で、半導体ウェハの周縁部においても、プローブ端子と
半導体ウェハの検査用端子との間の位置ずれは生じな
い。According to the probe card of the eighth aspect of the present invention, even if the semiconductor wafer thermally expands at the time of inspection and there is a difference in the coefficient of thermal expansion between the flexible substrate and the semiconductor wafer, the difference in the coefficient of thermal expansion is also present. Is absorbed by the bending between the bumps on the flexible substrate, and the deformation due to the thermal expansion of the anisotropic conductive film is suppressed by the insulating substrate. There is no misalignment with the terminals.
【０１２６】また、絶縁性基板とフレキシブル基板との
間に弾性体からなる異方性導電膜が介在しているため、
半導体ウェハの凹凸及びフレキシブル基板のプローブ端
子の高さのバラツキを吸収することができるので、半導
体ウェハの検査用端子とフレキシブル基板のプローブ端
子とは確実に接続し、接続抵抗が低減する。Since the anisotropic conductive film made of an elastic material is interposed between the insulating substrate and the flexible substrate,
Since the unevenness of the semiconductor wafer and the variation of the height of the probe terminal of the flexible substrate can be absorbed, the inspection terminal of the semiconductor wafer and the probe terminal of the flexible substrate are surely connected, and the connection resistance is reduced.
【０１２７】請求項９又は１０の発明に係るプローブカ
ードによると、フレキシブル基板を半導体ウェハに押し
付ける力を効率良くプローブ端子に集中させることがで
きるため、加圧に要する全体の力を低減できるので、プ
ロービング装置の構成を簡単にすることができる。According to the probe card of the ninth or tenth aspect of the present invention, since the force for pressing the flexible substrate against the semiconductor wafer can be efficiently concentrated on the probe terminals, the total force required for pressurization can be reduced. The configuration of the probing device can be simplified.
【０１２８】請求項１１の発明に係るプローブカードに
よると、異方性導電膜における第１の端子と第２の端子
との間の第１の導通領域の導通断面積が、フレキシブル
基板における第２の端子とプローブ端子との間の第２の
導通領域の導通断面積よりも大きいため、異方性導電膜
における電気抵抗を下げることができる。According to the probe card of the eleventh aspect of the present invention, the conductive cross-sectional area of the first conductive region between the first terminal and the second terminal of the anisotropic conductive film is the second cross-sectional area of the flexible substrate. Since it is larger than the conduction cross-sectional area of the second conduction region between the terminal and the probe terminal, the electrical resistance of the anisotropic conductive film can be reduced.
【０１２９】請求項１２の発明に係るプローブカードに
よると、異方性導電膜は剛性を有する絶縁性基板に固定
されているため、異方性導電膜の熱膨張は絶縁性基板に
よって抑制されるので、半導体ウェハの周縁部において
も、プローブ端子と半導体ウェハの検査用端子との間の
位置ずれは生じない。また、異方性導電膜は弾性体から
なるので、半導体ウェハの凹凸及びフレキシブル基板の
プローブ端子の高さのバラツキを吸収することができ、
また、異方性導電膜に直接設けられたプローブ端子は半
導体ウェハの検査用端子に形成された表面保護膜を破り
易いので、プローブ端子と検査用端子との接続が確実に
なる。According to the probe card of the twelfth aspect, since the anisotropic conductive film is fixed to the rigid insulating substrate, the thermal expansion of the anisotropic conductive film is suppressed by the insulating substrate. Therefore, even in the peripheral portion of the semiconductor wafer, the positional deviation between the probe terminal and the inspection terminal of the semiconductor wafer does not occur. Further, since the anisotropic conductive film is made of an elastic body, it is possible to absorb unevenness of the semiconductor wafer and variations in the height of the probe terminal of the flexible substrate,
Further, the probe terminal directly provided on the anisotropic conductive film easily breaks the surface protection film formed on the inspection terminal of the semiconductor wafer, so that the connection between the probe terminal and the inspection terminal becomes reliable.
【０１３０】請求項１３の発明に係るプローブカードに
よると、半導体ウェハの熱膨張率と絶縁性基板の熱膨張
率との差が大きくならないので、半導体ウェハの最も外
側の検査用端子とプローブカードの最も外側のプローブ
端子との間の位置ずれを確実に防止できる。According to the probe card of the thirteenth aspect of the present invention, the difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the insulating substrate does not become large. It is possible to reliably prevent positional displacement from the outermost probe terminal.
【０１３１】請求項１４の発明に係るプローブカードの
製造方法によると、フレキシブル基板が熱膨張している
状態でその周縁部を剛性体によって固持するため、フレ
キシブル基板に一様な張力歪みを簡易且つ確実に保持さ
せることができるので、請求項１の発明に係るプローブ
カードを簡易且つ確実に製造することができる。According to the probe card manufacturing method of the fourteenth aspect of the present invention, since the peripheral portion of the flexible substrate is fixed by the rigid body while the flexible substrate is thermally expanded, uniform tension strain can be easily applied to the flexible substrate. Since it can be held securely, the probe card according to the invention of claim 1 can be manufactured easily and surely.
【０１３２】請求項１５の発明に係るプローブカードの
製造方法によると、剛性体に固持されたフレキシブル基
板を加熱した後に常温に戻すことによりフレキシブル基
板に加熱収縮を起こさせるので、寸法シフトを発生させ
ることなく、フレキシブル基板に張力歪みを保持させる
ことができるので、請求項１の発明に係るプローブカー
ドを簡易且つ確実に製造することができる。According to the probe card manufacturing method of the fifteenth aspect of the present invention, the flexible substrate fixed to the rigid body is heated and then returned to room temperature to cause heat shrinkage of the flexible substrate, thereby causing a dimensional shift. Since the tension strain can be retained in the flexible substrate without the need, the probe card according to the first aspect of the invention can be easily and reliably manufactured.
【図１】（ａ）は本発明の第１実施例に係るプローブカ
ードの斜視図であり、（ｂ）は（ａ）におけるＡ−Ａ線
の断面図である。FIG. 1A is a perspective view of a probe card according to a first embodiment of the present invention, and FIG. 1B is a sectional view taken along line AA in FIG.
【図２】（ａ），（ｂ）はプローブカードと半導体ウエ
ハとのアライメントを行なうアライメント装置を示して
おり、（ａ）は平面図、（ｂ）は側面図である。2 (a) and 2 (b) show an alignment apparatus for performing alignment between a probe card and a semiconductor wafer. FIG. 2 (a) is a plan view and FIG. 2 (b) is a side view.
【図３】（ａ），（ｂ）は本発明の第２実施例に係るプ
ローブカードを示し、（ａ）は分解斜視図、（ｂ）は斜
視図である。3A and 3B show a probe card according to a second embodiment of the present invention, FIG. 3A is an exploded perspective view, and FIG. 3B is a perspective view.
【図４】（ａ）〜（ｃ）は前記第１実施例に係るプロー
ブカードのフレキシブル基板の各製造工程を示す断面図
である。4A to 4C are cross-sectional views showing respective manufacturing steps of the flexible board of the probe card according to the first embodiment.
【図５】（ａ）は前記第１実施例に係るプローブカード
のフレキシブル基板における引張応力と張力歪みとの関
係を示す図であり、（ｂ）は前記第１実施例に係るプロ
ーブカードのフレキシブル基板における温度と弾性率と
の関係を示す図である。5A is a diagram showing a relationship between tensile stress and strain in a flexible substrate of the probe card according to the first embodiment, and FIG. 5B is a flexible diagram of the probe card according to the first embodiment. It is a figure which shows the relationship between the temperature and elastic modulus in a board | substrate.
【図６】前記第１実施例に係るプローブカードのフレキ
シブル基板及び剛性リングの熱膨張率の温度依存性を示
す図である。FIG. 6 is a diagram showing temperature dependence of thermal expansion coefficients of a flexible substrate and a rigid ring of the probe card according to the first embodiment.
【図７】前記第１実施例に係るプローブカードのフレキ
シブル基板の温度と熱収縮率との関係を示す図である。FIG. 7 is a diagram showing the relationship between the temperature and the heat shrinkage rate of the flexible substrate of the probe card according to the first example.
【図８】本発明の第３実施例に係るプローブカードの断
面図である。FIG. 8 is a sectional view of a probe card according to a third embodiment of the present invention.
【図９】（ａ），（ｂ）は前記第３実施例に係るプロー
ブカードの製造工程を示す断面図である。9A and 9B are cross-sectional views showing a manufacturing process of the probe card according to the third embodiment.
【図１０】（ａ）は本発明の第４実施例に係るプローブ
カードの断面図であり、（ｂ）は前記第４実施例の変形
例に係るプローブカードの断面図である。10A is a sectional view of a probe card according to a fourth embodiment of the present invention, and FIG. 10B is a sectional view of a probe card according to a modification of the fourth embodiment.
【図１１】（ａ），（ｂ）は本発明の第５実施例に係る
プローブカードを示し、（ａ）は分解斜視図であり、
（ｂ）は（ａ）におけるＡ−Ａ線の断面図である。11A and 11B show a probe card according to a fifth embodiment of the present invention, and FIG. 11A is an exploded perspective view,
(B) is sectional drawing of the AA line in (a).
【図１２】（ａ），（ｂ）は従来の半導体集積回路の検
査方法及びその問題点を説明する断面図である。12A and 12B are cross-sectional views illustrating a conventional method for inspecting a semiconductor integrated circuit and its problems.
１０１ フレキシブル基板 １０２ 配線基板 １０３ 剛性リング １０４ バンプ １０６ 螺子 １０９ 外部電極 １４０ 剛性リング １４１ ヒータ １４２ 温度センサ １４３ 接着剤 １４４ 温度制御装置 １５１ フレキシブル基板 １５２ 異方性導電ゴムシート １５３ 配線基板 １５４ 半導体ウェハ １５７ パッド 101 Flexible Substrate 102 Wiring Substrate 103 Rigid Ring 104 Bump 106 Screw 109 External Electrode 140 Rigid Ring 141 Heater 142 Temperature Sensor 143 Adhesive 144 Temperature Control Device 151 Flexible Substrate 152 Anisotropic Conductive Rubber Sheet 153 Wiring Substrate 154 Semiconductor Wafer 157 Pad
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浦岡 行治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 奥田 寧 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kyoji Uraoka 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor, Nei Okuda 1-1 Sachimachi, Takatsuki, Osaka Matsushita Electronics Industrial Co., Ltd. In the company
Claims (15)
気特性を検査するためのプローブカードであって、 一の主面上にプローブ端子を有する弾性体からなるフレ
キシブル基板と、 前記フレキシブル基板の周縁部を固持する剛性体とを備
え、 前記フレキシブル基板は、常温から検査時の温度までの
温度範囲内において常に張力歪みを持った状態で前記剛
性体に固持されていることを特徴とするプローブカー
ド。1. A probe card for inspecting electrical characteristics of a chip formed on a semiconductor wafer, comprising: a flexible substrate made of an elastic body having probe terminals on one main surface; and a periphery of the flexible substrate. A probe body, wherein the flexible substrate is firmly attached to the rigid body in a state where the flexible substrate always has tensile strain within a temperature range from room temperature to a temperature at the time of inspection. .
れた第１の端子と、該第１の端子と電気的に接続された
配線層とを有し、 前記フレキシブル基板は、該フレキシブル基板の他の主
面上に形成され、前記プローブ端子と電気的に接続され
た第２の端子を有し、 前記フレキシブル基板は前記剛性体に、前記第１の端子
と前記第２の端子とが対向し且つ電気的に接続されるよ
うに固持されていることを特徴とする請求項１に記載の
プローブカード。2. The rigid body has a first terminal formed on one main surface thereof and a wiring layer electrically connected to the first terminal, and the flexible substrate is A second terminal formed on the other main surface of the flexible substrate and electrically connected to the probe terminal, wherein the flexible substrate has the rigid body, the first terminal and the second terminal. The probe card according to claim 1, wherein the probe card is fixed so as to face the terminal and be electrically connected.
体の熱膨張率との差をＮ１、前記半導体ウェハの径をＬ
１、前記半導体ウェハに設けられた検査用電極端子の短
径をＬ２、検査時の温度とアライメント時の温度との差
をＴ１としたとき、Ｎ１＜Ｌ２／（Ｌ１×Ｔ１）の関係
が成り立っていることを特徴とする請求項１に記載のプ
ローブカード。3. The difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the rigid body is N1, and the diameter of the semiconductor wafer is L.
1. When L2 is the minor axis of the inspection electrode terminal provided on the semiconductor wafer and T1 is the difference between the temperature at the time of inspection and the temperature at the time of alignment, the relationship of N1 <L2 / (L1 × T1) is established. The probe card according to claim 1, wherein:
剛性体の熱膨張率よりも大きく、且つ前記フレキシブル
基板の熱膨張率と前記剛性体の熱膨張率との差をＮ、前
記半導体ウェハとプローブカードとをアライメントする
ときの温度と前記半導体ウェハの検査をするときの温度
との差をＴとしたとき、前記フレキシブル基板の張力歪
みはアライメント時の温度において面内でほぼ均一あり
で且つＴ×Ｎ以上であることを特徴とする請求項１に記
載のプローブカード。4. The coefficient of thermal expansion of the flexible substrate is larger than the coefficient of thermal expansion of the rigid body, and the difference between the coefficient of thermal expansion of the flexible substrate and the coefficient of thermal expansion of the rigid body is N. Assuming that the difference between the temperature when the probe card is aligned and the temperature when the semiconductor wafer is inspected is T, the tensile strain of the flexible substrate is substantially uniform in the plane at the temperature during the alignment and T The probe card according to claim 1, wherein the probe card has a size of × N or more.
状の接着領域において接着されることにより固持されて
おり、且つ前記接着領域の内周は円形であることを特徴
とする請求項１に記載のプローブカード。5. The flexible substrate is fixedly adhered to the rigid body by being bonded in an annular bonding area, and the inner circumference of the bonding area is circular. Probe card.
気特性を検査するためのプローブカードであって、 一の主面上にプローブ端子を有する弾性体からなるフレ
キシブル基板と、 前記フレキシブル基板の周縁部を固持する剛性体と、 前記剛性体の温度を均一に上昇させる温度制御手段とを
備え、 前記剛性体の熱膨張率は前記フレキシブル基板の熱膨張
率と等しいか又は大きいことを特徴とするプローブカー
ド。6. A probe card for inspecting electrical characteristics of a chip formed on a semiconductor wafer, comprising: a flexible substrate made of an elastic body having probe terminals on one main surface; and a peripheral edge of the flexible substrate. A rigid body that holds the portion and a temperature control unit that uniformly raises the temperature of the rigid body, and the coefficient of thermal expansion of the rigid body is equal to or greater than the coefficient of thermal expansion of the flexible substrate. Probe card.
を検出する熱電対と、前記剛性体を加熱するヒータとを
有していることを特徴とする請求項６に記載のプローブ
カード。7. The probe card according to claim 6, wherein the temperature control unit includes a thermocouple that detects the temperature of the rigid body and a heater that heats the rigid body.
気特性を検査するためのプローブカードであって、 一の主面上に形成された第１の端子と、前記第１の端子
と電気的に接続された配線とを有する剛性の絶縁性基板
と、 一の主面上に形成された第２の端子と、他の主面上に形
成され前記第２の端子と電気的に接続されたプローブ端
子とを有し、一の主面が前記絶縁性基板の一の主面と対
向するように設けられたフレキシブル基板と、 前記絶縁性基板と前記フレキシブル基板との間に設けら
れ、主面と垂直な方向にのみ導電性を有する弾性体より
なる異方性導電膜とを備え、 前記フレキシブル基板は前記異方性導電膜を介して前記
絶縁性基板に固定されており、 前記第１の端子と前記第２の端子とは前記異方性導電膜
を介して電気的に接続されていることを特徴とするプロ
ーブカード。8. A probe card for inspecting electrical characteristics of a chip formed on a semiconductor wafer, comprising: a first terminal formed on one main surface; and an electrical connection between the first terminal and the first terminal. A rigid insulating substrate having wiring connected to the second terminal, a second terminal formed on one main surface, and electrically connected to the second terminal formed on the other main surface. A flexible substrate having a probe terminal, one main surface of which is provided so as to face one main surface of the insulating substrate; and a main surface provided between the insulating substrate and the flexible substrate. An anisotropic conductive film made of an elastic material having conductivity only in a direction perpendicular to the flexible substrate is fixed to the insulating substrate via the anisotropic conductive film. The terminal and the second terminal are electrically connected through the anisotropic conductive film. Probe card characterized in that it is.
ブル基板の第２の端子と接している領域は前記フレキシ
ブル基板側に突出していることを特徴とする請求項８に
記載のプローブカード。9. The probe card according to claim 8, wherein a region of the anisotropic conductive film that is in contact with the second terminal of the flexible substrate projects toward the flexible substrate.
端子と前記第２の端子とを導通させる領域は他の領域よ
りも膜厚が大きいことを特徴とする請求項８に記載のプ
ローブカード。10. The probe according to claim 8, wherein a region of the anisotropic conductive film that electrically connects the first terminal and the second terminal has a larger film thickness than other regions. card.
端子と前記第２の端子との間の第１の導通領域の許容電
流密度よりも、前記フレキシブル基板における前記第２
の端子と前記プローブ端子との間の第２の導通領域の許
容電流密度が高く、これにより、前記第１の導通領域の
導通断面積は前記第２の導通領域の導通断面積よりも大
きいことを特徴とする請求項８に記載のプローブカー
ド。11. The allowable current density of the first conductive region between the first terminal and the second terminal of the anisotropic conductive film is higher than the allowable current density of the second region of the flexible substrate.
Has a high allowable current density in the second conductive region between the terminal and the probe terminal, whereby the conductive cross-sectional area of the first conductive region is larger than the conductive cross-sectional area of the second conductive region. The probe card according to claim 8, wherein:
電気特性を検査するためのプローブカードであって、 一の主面上に形成された端子と、該端子と電気的に接続
された配線とを有する剛性の絶縁性基板と、 一の主面が前記絶縁性基板の前記一の主面に接した状態
で前記絶縁性基板に固定され、他の主面における前記端
子と対応する部位にプローブ端子を有し、主面と垂直な
方向にのみ導電性を有する弾性体からなる異方性導電膜
とを備え、 前記端子と前記プローブ端子とは前記異方性導電膜を介
して電気的に接続されていることを特徴とするプローブ
カード。12. A probe card for inspecting electrical characteristics of a chip formed on a semiconductor wafer, comprising a terminal formed on one main surface and a wiring electrically connected to the terminal. And a rigid insulating substrate having one main surface fixed to the insulating substrate in a state where one main surface is in contact with the one main surface of the insulating substrate, and the probe is provided at a portion corresponding to the terminal on the other main surface. An anisotropic conductive film having a terminal and made of an elastic body having conductivity only in a direction perpendicular to the main surface is provided, and the terminal and the probe terminal are electrically connected via the anisotropic conductive film. A probe card that is connected.
縁性基板の熱膨張率との差をＮ１、前記半導体ウェハの
径をＬ１、前記半導体ウェハに設けられた検査用電極端
子の短径をＬ２、検査時の温度とアライメント時の温度
との差をＴ１としたとき、Ｎ１＜Ｌ２／（Ｌ１×Ｔ１）
の関係が成り立っていることを特徴とする請求項８又は
１２に記載のプローブカード。13. The difference between the coefficient of thermal expansion of the semiconductor wafer and the coefficient of thermal expansion of the insulative substrate is N1, the diameter of the semiconductor wafer is L1, and the minor axis of an inspection electrode terminal provided on the semiconductor wafer is L2, where T1 is the difference between the inspection temperature and the alignment temperature, N1 <L2 / (L1 × T1)
The probe card according to claim 8 or 12, characterized in that
電気特性を検査するためのプローブカードの製造方法で
あって、 一の主面上にプローブ端子を有する弾性体からなるフレ
キシブル基板を加熱して熱膨張させる工程と、 前記フレキシブル基板が熱膨張している状態でその周縁
部を剛性体によって固持する工程とを備えていることを
特徴とするプローブカードの製造方法。14. A method of manufacturing a probe card for inspecting electrical characteristics of a chip formed on a semiconductor wafer, comprising heating a flexible substrate made of an elastic body having probe terminals on one main surface. A method of manufacturing a probe card, comprising: a step of thermally expanding, and a step of holding a peripheral portion of the flexible substrate by a rigid body while the flexible substrate is thermally expanded.
ップの電気特性を検査するためのプローブカードの製造
方法であって、 一の主面上にプローブ端子を有する弾性体からなるフレ
キシブル基板の周縁部を常温において剛性体によって固
持する工程と、 前記剛性体に固持されたフレキシブル基板を加熱した後
に常温に戻すことにより前記フレキシブル基板に加熱収
縮を起こさせて、前記フレキシブル基板に一様な張力を
発生させる工程とを備えていることを特徴とするプロー
ブカードの製造方法。15. A method of manufacturing a probe card for inspecting electrical characteristics of a semiconductor chip formed on a semiconductor wafer, comprising: a peripheral portion of a flexible substrate made of an elastic body having probe terminals on one main surface. And a flexible substrate fixed to the rigid body is heated and then returned to normal temperature to cause heat shrinkage of the flexible substrate to generate uniform tension on the flexible substrate. A method of manufacturing a probe card, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6315027A JP2828410B2 (en) | 1993-12-21 | 1994-12-19 | Probe card and semiconductor chip inspection method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-321663 | 1993-12-21 | ||
| JP32166393 | 1993-12-21 | ||
| JP6315027A JP2828410B2 (en) | 1993-12-21 | 1994-12-19 | Probe card and semiconductor chip inspection method |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP363398A Division JP2922486B2 (en) | 1993-12-21 | 1998-01-12 | Probe card |
| JP10003634A Division JP3108398B2 (en) | 1993-12-21 | 1998-01-12 | Method of manufacturing probe card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07231019A true JPH07231019A (en) | 1995-08-29 |
| JP2828410B2 JP2828410B2 (en) | 1998-11-25 |
Family
ID=26568152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6315027A Expired - Lifetime JP2828410B2 (en) | 1993-12-21 | 1994-12-19 | Probe card and semiconductor chip inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828410B2 (en) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5848465A (en) * | 1995-10-30 | 1998-12-15 | Nitto Denko Corporation | Method for fabrication of probe |
| JPH11160356A (en) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Probe card for wafer collective measurement and inspection and ceramic multilayer interconnection board as well as their manufacture |
| JP2000039452A (en) * | 1998-07-22 | 2000-02-08 | Hoya Corp | Contact board and its component |
| US6084215A (en) * | 1997-11-05 | 2000-07-04 | Tokyo Electron Limited | Semiconductor wafer holder with spring-mounted temperature measurement apparatus disposed therein |
| US6205652B1 (en) | 1998-06-02 | 2001-03-27 | Tokyo Electron Limited | Vacuum coupling system |
| US6217343B1 (en) | 1998-12-10 | 2001-04-17 | Shoshotech Co., Ltd. | Multipoint conductive sheet |
| US6239602B1 (en) | 1998-06-02 | 2001-05-29 | Tokyo Electron Limited | Temperature managing apparatus for multi-stage container |
| US6268740B1 (en) | 1998-05-20 | 2001-07-31 | Tokyo Electron Limited | System for testing semiconductor device formed on semiconductor wafer |
| JP2001228169A (en) * | 2000-02-21 | 2001-08-24 | Micronics Japan Co Ltd | Electrical connector |
| US6307390B1 (en) | 1998-04-13 | 2001-10-23 | Tokyo Electron Limited | Aligner and method for inspecting semiconductor wafer using shell |
| US6406991B2 (en) | 1999-12-27 | 2002-06-18 | Hoya Corporation | Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board |
| US6466046B1 (en) | 1998-12-18 | 2002-10-15 | Fujitsu Limited | Contactor for semiconductor devices, a testing apparatus using such contactor, a testing method using such contactor, and a method of cleaning such contactor |
| US6492599B1 (en) | 1999-09-13 | 2002-12-10 | Hoya Corporation | Multilayer wiring board, manufacturing method thereof, and wafer block contact board |
| WO2004066449A1 (en) | 2003-01-17 | 2004-08-05 | Jsr Corporation | Anisotropic conductive connector and production method therefor and inspectioon unit for circuit device |
| EP1445620A1 (en) * | 1999-07-14 | 2004-08-11 | Aehr Test Systems, Inc. | Wafer-level burn-in or testing method using a burn-in or test cartridge |
| WO2004112195A1 (en) | 2003-06-12 | 2004-12-23 | Jsr Corporation | Anisotropc conductive connector device and production method therefor and circuit device inspection device |
| JP2005050782A (en) * | 2003-06-12 | 2005-02-24 | Jsr Corp | Anisotropic connector device and its manufacturing method, and inspection device of circuit device |
| WO2005103731A1 (en) * | 2004-04-27 | 2005-11-03 | Jsr Corporation | Sheet-shaped probe, manufacturing method thereof and application thereof |
| US6969622B1 (en) | 2001-02-09 | 2005-11-29 | Jsr Corporation | Anisotropically conductive connector, its manufacture method and probe member |
| JP2005338069A (en) * | 2004-04-27 | 2005-12-08 | Jsr Corp | Sheetlike probe, its manufacturing method and its application |
| EP1548450A3 (en) * | 1999-08-19 | 2006-07-26 | Fujitsu Limited | Probe card and method of testing wafer having a plurality of semiconductor devices |
| JP2006351819A (en) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | Board with built-in component |
| WO2007043350A1 (en) | 2005-10-11 | 2007-04-19 | Jsr Corporation | Anisotropic conductive connector and inspection equipment of circuit device |
| JP2007292781A (en) * | 2007-06-25 | 2007-11-08 | Hoya Corp | Contact board and components thereof |
| JPWO2006054344A1 (en) * | 2004-11-18 | 2008-05-29 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor integrated circuit device |
| US7589543B2 (en) | 2004-12-20 | 2009-09-15 | Matsushita Electric Industrial Co., Ltd. | Probe card having a conductive thin film on the surface of an insulating film behind each of the alignment marks each marks comprises a plurality of second bumps |
| US7768285B2 (en) | 2006-07-28 | 2010-08-03 | Panasonic Corporation | Probe card for semiconductor IC test and method of manufacturing the same |
| DE112009005202T5 (en) | 2009-09-02 | 2012-07-19 | Advantest Corporation | Test device, test method and program |
| US8659312B2 (en) | 2009-09-25 | 2014-02-25 | Panasonic Corporation | Probe card and semiconductor wafer inspection method using the same |
| CN104229728A (en) * | 2014-06-23 | 2014-12-24 | 西北工业大学 | Microprocessing method for flexible substrate film on basis of mechanical tensioning mode, mechanical tensioning device used in processing method and use method of mechanical tensioning device |
| JP2021005522A (en) * | 2019-06-27 | 2021-01-14 | 信越ポリマー株式会社 | Anisotropic conductive sheet with frame, manufacturing method thereof, and usage thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266043A (en) * | 1990-10-31 | 1992-09-22 | Hughes Aircraft Co | Apparatus and method for test of integrated circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972143A (en) | 1988-11-30 | 1990-11-20 | Hughes Aircraft Company | Diaphragm test probe |
-
1994
- 1994-12-19 JP JP6315027A patent/JP2828410B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266043A (en) * | 1990-10-31 | 1992-09-22 | Hughes Aircraft Co | Apparatus and method for test of integrated circuit |
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5848465A (en) * | 1995-10-30 | 1998-12-15 | Nitto Denko Corporation | Method for fabrication of probe |
| US6084215A (en) * | 1997-11-05 | 2000-07-04 | Tokyo Electron Limited | Semiconductor wafer holder with spring-mounted temperature measurement apparatus disposed therein |
| US6215321B1 (en) | 1997-11-25 | 2001-04-10 | Matsushita Electric Industrial Co., Ltd. | Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor |
| JPH11160356A (en) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | Probe card for wafer collective measurement and inspection and ceramic multilayer interconnection board as well as their manufacture |
| US6307390B1 (en) | 1998-04-13 | 2001-10-23 | Tokyo Electron Limited | Aligner and method for inspecting semiconductor wafer using shell |
| US6268740B1 (en) | 1998-05-20 | 2001-07-31 | Tokyo Electron Limited | System for testing semiconductor device formed on semiconductor wafer |
| US6239602B1 (en) | 1998-06-02 | 2001-05-29 | Tokyo Electron Limited | Temperature managing apparatus for multi-stage container |
| US6205652B1 (en) | 1998-06-02 | 2001-03-27 | Tokyo Electron Limited | Vacuum coupling system |
| JP2000039452A (en) * | 1998-07-22 | 2000-02-08 | Hoya Corp | Contact board and its component |
| US6217343B1 (en) | 1998-12-10 | 2001-04-17 | Shoshotech Co., Ltd. | Multipoint conductive sheet |
| US6781395B2 (en) | 1998-12-18 | 2004-08-24 | Fujitsu Limited | Contactor for semiconductor devices, a testing apparatus using such contactor, a testing method using such contactor, and a method of cleaning such contactor |
| US6466046B1 (en) | 1998-12-18 | 2002-10-15 | Fujitsu Limited | Contactor for semiconductor devices, a testing apparatus using such contactor, a testing method using such contactor, and a method of cleaning such contactor |
| US6603325B2 (en) | 1998-12-18 | 2003-08-05 | Fujitsu Limited | Contactor for semiconductor devices, a testing apparatus using such contactor, a testing method using such contactor, and a method of cleaning such contactor |
| EP1445620A1 (en) * | 1999-07-14 | 2004-08-11 | Aehr Test Systems, Inc. | Wafer-level burn-in or testing method using a burn-in or test cartridge |
| EP1548450A3 (en) * | 1999-08-19 | 2006-07-26 | Fujitsu Limited | Probe card and method of testing wafer having a plurality of semiconductor devices |
| US6492599B1 (en) | 1999-09-13 | 2002-12-10 | Hoya Corporation | Multilayer wiring board, manufacturing method thereof, and wafer block contact board |
| US6713376B2 (en) | 1999-12-27 | 2004-03-30 | Hoya Corporation | Method of manufacturing a contract element and a multi-layered wiring substrate, and wafer batch contact board |
| US6406991B2 (en) | 1999-12-27 | 2002-06-18 | Hoya Corporation | Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board |
| JP2001228169A (en) * | 2000-02-21 | 2001-08-24 | Micronics Japan Co Ltd | Electrical connector |
| US6969622B1 (en) | 2001-02-09 | 2005-11-29 | Jsr Corporation | Anisotropically conductive connector, its manufacture method and probe member |
| WO2004066449A1 (en) | 2003-01-17 | 2004-08-05 | Jsr Corporation | Anisotropic conductive connector and production method therefor and inspectioon unit for circuit device |
| JP2005050782A (en) * | 2003-06-12 | 2005-02-24 | Jsr Corp | Anisotropic connector device and its manufacturing method, and inspection device of circuit device |
| WO2004112195A1 (en) | 2003-06-12 | 2004-12-23 | Jsr Corporation | Anisotropc conductive connector device and production method therefor and circuit device inspection device |
| US7671609B2 (en) | 2004-04-27 | 2010-03-02 | Jsr Corporation | Sheet-like probe, method of producing the probe, and application of the probe |
| JP2005338069A (en) * | 2004-04-27 | 2005-12-08 | Jsr Corp | Sheetlike probe, its manufacturing method and its application |
| WO2005103731A1 (en) * | 2004-04-27 | 2005-11-03 | Jsr Corporation | Sheet-shaped probe, manufacturing method thereof and application thereof |
| US7737707B2 (en) | 2004-04-27 | 2010-06-15 | Jsr Corporation | Sheet-like probe, method of producing the probe, and application of the probe |
| TWI385741B (en) * | 2004-11-18 | 2013-02-11 | Renesas Electronics Corp | Manufacturing method of semiconductor integrated circuit device |
| US7598100B2 (en) | 2004-11-18 | 2009-10-06 | Renesas Technology Corp. | Manufacturing method of semiconductor integrated circuit device |
| JPWO2006054344A1 (en) * | 2004-11-18 | 2008-05-29 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor integrated circuit device |
| JP4755597B2 (en) * | 2004-11-18 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor integrated circuit device |
| US7982482B2 (en) | 2004-12-20 | 2011-07-19 | Panasonic Corporation | Probe card, method of manufacturing the probe card and alignment method |
| US7589543B2 (en) | 2004-12-20 | 2009-09-15 | Matsushita Electric Industrial Co., Ltd. | Probe card having a conductive thin film on the surface of an insulating film behind each of the alignment marks each marks comprises a plurality of second bumps |
| JP2006351819A (en) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | Board with built-in component |
| WO2007043350A1 (en) | 2005-10-11 | 2007-04-19 | Jsr Corporation | Anisotropic conductive connector and inspection equipment of circuit device |
| US7768285B2 (en) | 2006-07-28 | 2010-08-03 | Panasonic Corporation | Probe card for semiconductor IC test and method of manufacturing the same |
| JP2007292781A (en) * | 2007-06-25 | 2007-11-08 | Hoya Corp | Contact board and components thereof |
| DE112009005202T5 (en) | 2009-09-02 | 2012-07-19 | Advantest Corporation | Test device, test method and program |
| US8493083B2 (en) | 2009-09-02 | 2013-07-23 | Advantest Corporation | Test apparatus, test method and computer readable medium |
| US8659312B2 (en) | 2009-09-25 | 2014-02-25 | Panasonic Corporation | Probe card and semiconductor wafer inspection method using the same |
| CN104229728A (en) * | 2014-06-23 | 2014-12-24 | 西北工业大学 | Microprocessing method for flexible substrate film on basis of mechanical tensioning mode, mechanical tensioning device used in processing method and use method of mechanical tensioning device |
| JP2021005522A (en) * | 2019-06-27 | 2021-01-14 | 信越ポリマー株式会社 | Anisotropic conductive sheet with frame, manufacturing method thereof, and usage thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2828410B2 (en) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828410B2 (en) | Probe card and semiconductor chip inspection method | |
| KR0140034B1 (en) | Semiconductor wafer case, connection method and apparatus, and inspection method for semiconductor integrated circuit, probe card, and its manufacturing method | |
| US6094059A (en) | Apparatus and method for burn-in/testing of integrated circuit devices | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6258625B1 (en) | Method of interconnecting electronic components using a plurality of conductive studs | |
| US6580035B1 (en) | Flexible adhesive membrane and electronic device employing same | |
| WO2007142204A1 (en) | Probe card | |
| JP2922486B2 (en) | Probe card | |
| JP3108398B2 (en) | Method of manufacturing probe card | |
| KR100417267B1 (en) | A semiconductor unit processing and check contactor | |
| JP2796070B2 (en) | Method of manufacturing probe card | |
| JP2000277649A (en) | Semiconductor and manufacture of the same | |
| JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09229963A (en) | Contact body for inspecting electronic parts, manufacture thereof, and inspecting method using the contact body | |
| JPH11211755A (en) | Testing apparatus for electronic device | |
| JP2570468B2 (en) | Manufacturing method of LSI module | |
| JPH0763787A (en) | Probe structure | |
| JP3897498B2 (en) | Inspection substrate and inspection method | |
| JPH1167856A (en) | Burn-in board and manufacture thereof | |
| JP2006292471A (en) | Method and apparatus for manufacturing contact probe | |
| JP2000002746A (en) | Probe structure | |
| JP3337922B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002340933A (en) | Inspection jig of semiconductor device and its production method | |
| JPH09297154A (en) | Semiconductor wafer inspecting method | |
| JP3707857B2 (en) | Mounting substrate, semiconductor device using the same, and semiconductor chip evaluation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |