JPH0722557A - Icリードフレーム及びその部分めっき方法 - Google Patents

Icリードフレーム及びその部分めっき方法

Info

Publication number
JPH0722557A
JPH0722557A JP5164893A JP16489393A JPH0722557A JP H0722557 A JPH0722557 A JP H0722557A JP 5164893 A JP5164893 A JP 5164893A JP 16489393 A JP16489393 A JP 16489393A JP H0722557 A JPH0722557 A JP H0722557A
Authority
JP
Japan
Prior art keywords
leads
plating
lead frame
polyimide resin
aluminum foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5164893A
Other languages
English (en)
Inventor
Hirotoshi Nomura
広敏 野村
Tsukasa Nomura
司 野村
Hisakazu Takagishi
久和 高岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NOMURA SEIMITSU DENSHI KK
Original Assignee
NOMURA SEIMITSU DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NOMURA SEIMITSU DENSHI KK filed Critical NOMURA SEIMITSU DENSHI KK
Priority to JP5164893A priority Critical patent/JPH0722557A/ja
Publication of JPH0722557A publication Critical patent/JPH0722557A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ICリードフレームにおけるインナーリードの
ワイヤーボンディング部に対して部分めっきを施す際
に、めっき範囲よりも外側のリード側面に不要で且つ有
害となるめっきが析出しないようにする。 【構成】ICリードフレームにおけるインナーリードの
ワイヤーボンディング部に部分めっきを施す工程におい
て、少なくとも部分めっき範囲よりも外側のリード間
に、予め耐薬品性のある電気絶縁性の材料を充填又は塗
布する。 【効果】リード側面に不要で且つ有害となるめっきが析
出しないので、リード間ショートや後工程の半田めっき
不着等の弊害を回避でき、IC製造工程の不良率低減が
期待できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ICリードフレーム及
びその部分めっき方法に関するものであり、例えば、銅
系リードフレームあるいは鉄・ニッケル系リードフレー
ムにおけるワイヤーボンディング部に銀めっきあるいは
金めっきを施す工程に利用されるものである。
【0002】
【従来の技術】図1はリードフレームを用いた集積回路
(IC)の一般的な断面構造を示している。同図におい
て、リードフレーム1のタブ2には金−シリコン共晶合
金層3を介してシリコン半導体チップ4がダイボンドさ
れている。シリコン半導体チップ4の電極5は、モール
ドラインよりも内側のインナーリード9aに金線6によ
りワイヤーボンディングされている。ワイヤーボンディ
ングされるインナーリード9aの表面には、ボンディン
グされやすいように、銀めっき又は金めっき7等を施し
てある。樹脂モールド部8はシリコン半導体チップ4を
封止するように充填されている。樹脂モールド部8の外
側に突出するアウターリード9bの表面には、錫めっき
又は半田めっき19が施されている。
【0003】リードフレームのインナーリード9aに銀
めっき又は金めっき7等を施す場合、これらが貴金属で
高価であることから、必要最小限のめっき範囲とするた
めに、図2に示すように、ラテックス製のマスク31,
32を用いた部分めっきを行っている。この方法では、
めっきを必要とする範囲を部分的に開口させた下部ラテ
ックスマスク31をリードフレーム1のめっき面にあて
ると共に、その反対面にフラットな上部ラテックスマス
ク32をあてて、上基台33と下基台34により押さえ
る。そして、めっき液噴出ノズル35よりめっき液を噴
出させ、セル内をめっき液で満たさせて、所定の条件に
てめっき用陽極36とめっき用陰極37に通電を行い、
部分めっきを行うものである。めっき液噴出ノズル35
から噴出されためっき液は、めっき液戻り口38を介し
て循環させている。この方法においては、リードフレー
ム1の各リード表裏面のマスキングについては十分であ
るが、その側面については図3に示すように隙間ができ
て、マスキング範囲より外側のリード側面にめっきが析
出することになる。図3において、31は下ラテックス
マスク、32は上ラテックスマスクであり、下ラテック
スマスク31からはインナーリード9aのタブ側の先端
部が露出している。このようなマスキングにより、イン
ナーリード9aのワイヤーボンディング部に部分的に銀
めっき又は金めっきを施すことができるが、インナーリ
ード9aの厚みのために、下ラテックスマスク31と上
ラテックスマスク32の間に隙間が生じており、この隙
間に浸入しためっき液により、リード側面にもめっきが
析出する。
【0004】この隙間に析出しためっきは、正常なめっ
き条件より外れたものであり、したがって、めっき皮膜
として十分信頼できるものではなく、IC製造工程途中
などにおいて剥離等を起こし、リード間をショートさせ
る危険性がある。例えば、樹脂封止後のタイバーカット
の際、側面に漏れためっきがカット刃により削られて、
めっき片が発生することが考えられ、このめっき片がリ
ードに付着し、リード間をショートさせる危険性があ
る。特に、近年のICの高密度化に伴い、リードの間隔
が狭くなり、また、ワイヤーボンディング部からタイバ
ーまでの長さも短くなっていることから、リード間ショ
ートの危険性は益々高くなる傾向がある。さらに、後工
程であるアウターリードの錫めっき又は半田めっきの際
に、めっき片の存在によりその部位のめっき不着等の障
害が起こる可能性もある。その他に、タイバーカットに
用いるカット刃にめっき片が付着して、カット刃が電気
化学的な腐食により痛むことも考えられる。
【0005】
【発明が解決しようとする課題】本発明は上述のような
点に鑑みてなされたものであり、その目的とするところ
は、ICリードフレームにおけるインナーリードのワイ
ヤーボンディング部に対して部分めっきを施す際に、め
っき範囲よりも外側のリード側面に不要で且つ有害とな
るめっきが析出しないようにすることにある。
【0006】
【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、ICリードフレームにおけるイ
ンナーリードのワイヤーボンディング部に部分めっきを
施す工程において、少なくとも部分めっき範囲よりも外
側のリード間に、予め耐薬品性のある電気絶縁性の材料
を充填又は塗布することを特徴とするものである。
【0007】
【作用】本発明によれば、ICリードフレームにおける
インナーリードのワイヤーボンディング部に部分めっき
を施す工程において、少なくとも部分めっき範囲よりも
外側のリード間に、予め耐薬品性のある電気絶縁性の材
料を充填又は塗布しておくことにより、不要で且つ有害
となるめっきがリード間の隙間に析出することを防止で
き、リード間のショート等の不都合を確実に防止でき
る。
【0008】
【実施例】本発明を実施するには、例えば、図4に示す
ように、フッ素系の離型剤で表面を処理したアルミ箔1
2の上にBステージ化したポリイミド樹脂13をリード
間の充填層が形成される部分に合わせて塗布し、このア
ルミ箔12におけるポリイミド樹脂13の塗布面をリー
ドフレーム1の部分めっき範囲よりも外側のリード間に
合わせる。そして、図5に示すように、アルミ箔12を
リードフレーム1に押し付けて、リード9の間にポリイ
ミド樹脂13を充填させる。この状態で約180℃に加
温させたプレス板を用いて約5Kg/cm2 の圧力で約
60分間、加圧し続ける。これにより、ポリイミド樹脂
13はリード9の間にて硬化するので、冷却後、図6に
示すように、アルミ箔12を剥離すれば、ポリイミド樹
脂13よりなる充填層11がリード9の間に形成され
る。
【0009】ここで、アルミ箔12の上に塗布されるポ
リイミド樹脂13の塗布厚は、リードフレーム1におけ
るリード9の厚さの半分程度が好ましい。なぜなら、図
6に示すように、リード9が存在する部分のポリイミド
樹脂13は、リード9が存在しない間隙部分に押し込ま
れるからである。厳密には、リード9が存在する部分と
リード9が存在しない間隙部分の比率に応じて塗布厚を
最適化すれば良い。また、リード9の長手方向にもポリ
イミド樹脂13が拡がることがあり、さらに、熱硬化の
段階でも若干の容積変化が生じるので、これらの要素を
総合的に考慮に入れて、ポリイミド樹脂13の塗布厚や
幅を決定するものである。
【0010】なお、Bステージ化したポリイミド樹脂1
3をリードフレーム1の部分めっき範囲よりも外側のリ
ード間に合わせて塗布する工程では、スクリーン印刷を
用いることが好ましい。図7はスクリーン印刷の原理説
明図である。支持台15の上に、ガイドピン14によっ
てアルミ箔12を位置決めし、その上にスクリーン膜1
7が張られたスクリーン枠16を重ねて位置を合わせ
る。次に、適量のBステージのポリイミド樹脂13をス
クリーン膜17の上に載せて、スクリーン膜17をアル
ミ箔12の表面に押し付けながら、ポリイミド樹脂13
をスキージ18で矢印Sに示す方向に移動させて行く。
このとき、Bステージのポリイミド樹脂13はスクリー
ン膜17の布目を通って、アルミ箔12の上に付着す
る。スキージ18が移動するにつれて、スクリーン膜1
7は自己の張力でポリイミド樹脂13を残してアルミ箔
12より離れる。このようにすれば、アルミ箔12の上
の所定の箇所にBステージ化したポリイミド樹脂13を
塗布することができる。
【0011】また、別の方法として、フッ素系の離型剤
で表面を処理したアルミ箔の上にBステージ化したポリ
イミド樹脂を全面に塗布し、充填層のパターンに合わせ
て、アルミ箔をカットし、このカットされたアルミ箔に
おけるポリイミド樹脂の塗布面をリードフレームの所定
の位置に合わせるようにしても良い。その後の工程は、
上述の製造方法と同じであり、アルミ箔をリードフレー
ムに押し付けて、リード間にポリイミド樹脂を充填させ
る。この状態で約180℃に加温されたプレス板を用い
て約5Kg/cm2 の圧力で約60分間、加圧し続け
る。これにより、ポリイミド樹脂はリード間にて硬化す
るので、冷却後、アルミ箔を剥離すれば、ポリイミド樹
脂よりなる充填層11がリード間に形成される。
【0012】ここで、ポリイミド樹脂よりなる充填層1
1のパターンに合わせて、アルミ箔をカットする工程に
おいて、打ち抜き金型を用いることが好ましい。図8は
打ち抜き金型の原理説明のための断面図である。ポリイ
ミド樹脂を下面に塗布されたアルミ箔12は、図中の矢
印Cに示す方向に搬送されている。第1の可動金型21
は、上側固定金型20と下側固定金型23の間を矢印A
に示すように上下動して、アルミ箔12の第1の部分を
打ち抜くものである。これにより、アルミ箔12には、
打ち抜き片24に相当する開口部が形成される。図8に
おいて、リードフレーム1は紙面と垂直方向に搬送され
ており、第1の可動金型21はリードフレーム1の搬送
ラインから少し離れた位置に配置されている。第2の可
動金型22は、リードフレーム1の搬送ラインの真上に
配置されており、上側固定金型20と下側固定金型23
の間を矢印Bに示すように上下動して、アルミ箔12の
第1の部分よりも外側の第2の部分を打ち抜くものであ
る。これにより、第1の部分と第2の部分で囲まれた部
分が打ち抜かれて、カット済アルミ箔25として、リー
ドフレーム1上の充填層11を設ける位置に貼付され
る。その後、リードフレーム1は搬送装置26によりプ
レス機に搬入されて、加温及び加圧されるものである。
なお、この打ち抜き金型は、4辺形の充填層11を形成
するのに適するので、集積回路の4辺にそれぞれ複数本
のリードを有する場合に適用すれば好都合である。
【0013】さらに、別の方法として、小型スプレーガ
ン又はインクジェット装置等によりめっき範囲よりも外
側のタイバーまでのリード側面部に耐薬品性を有する電
気絶縁性の塗料を塗布しても良い。この際、タイバーよ
り外側にはみ出さなければ、リードの表面に塗料が付着
しても構わない。具体的には、1.0mm径の噴霧がで
きる超小型スプレーガンとNC制御ができるX−Y移動
テーブルを用いて、リードフレームの部分めっき範囲よ
りも外側のタイバーまでのリードフレームの表面及び側
面にポリイミドのワニスを塗布し、その後、180℃で
1時間加熱硬化させるものである。ここで、ICリード
フレームのタイバーとは、図1に示すように、樹脂モー
ルド部8によりシリコン半導体チップ4を封止するとき
に、リードフレーム1のリード間から樹脂が流出しない
ように、図9に示すように、リード9の間にタイバー1
0を設けているものである。このタイバー10は、エッ
チング又はプレスによりリードフレーム1を作る際に、
その部分をわざと残しておいて、リード9の間隔を一定
に保持すると共に、樹脂封止の際の樹脂の流れ止めと
し、樹脂封止の工程が終了した後、プレスカットにより
除去されるものである。このタイバーまでのリード側面
に、耐薬品性のある電気絶縁性の塗膜を形成することに
より、不要で且つ有害なめっきの析出を防止することが
できる。
【0014】なお、上述の実施例では、耐薬品性を有す
る電気絶縁材料としてポリイミド樹脂を例示したが、部
分めっき時に使用される薬品に耐え得る電気絶縁材料で
あれば、他の材料を使用しても構わない。
【0015】
【発明の効果】本発明によれば、ICリードフレームに
おけるインナーリードのワイヤーボンディング部に部分
めっきを施す工程において、少なくとも部分めっき範囲
よりも外側のリード間に、予め耐薬品性のある電気絶縁
性の材料を充填又は塗布するものであるから、一般的な
ラテックス製マスクを用いてワイヤーボンディング部に
部分めっきを行う場合に、マスキング範囲外側のリード
側面に不要で且つ信頼性の無いめっきが析出することが
なく、リード間ショートや後工程の半田めっき不着等の
弊害を回避でき、ICリードフレームにおける部分めっ
きの信頼性が向上し、IC製造工程の不良率低減が期待
できるという効果がある。
【図面の簡単な説明】
【図1】一般的なICリードフレームを用いた集積回路
の断面図である。
【図2】従来のICリードフレームの部分めっき方法の
説明図である。
【図3】ICリードフレームのリード間の隙間を示す斜
視図である。
【図4】本発明の部分めっき方法の第1の工程を示す断
面図である。
【図5】本発明の部分めっき方法の第2の工程を示す断
面図である。
【図6】本発明の部分めっき方法の第3の工程を示す断
面図である。
【図7】本発明の部分めっき方法に用いるスクリーン印
刷機の断面図である。
【図8】本発明の部分めっき方法に用いる打ち抜き金型
の断面図である。
【図9】タイバーを有する一般的なICリードフレーム
の平面図である。
【符号の説明】
1 リードフレーム 4 シリコン半導体チップ 5 電極 6 金線 9a インナーリード 11 充填層 12 アルミ箔 13 ポリイミド樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ICリードフレームにおけるインナー
    リードのワイヤーボンディング部に部分めっきを施す工
    程において、少なくとも部分めっき範囲よりも外側のリ
    ード間に、予め耐薬品性のある電気絶縁性の材料を充填
    又は塗布することを特徴とするICリードフレームの部
    分めっき方法。
  2. 【請求項2】 インナーリードのワイヤーボンディン
    グ部に部分めっきを施されるICリードフレームであっ
    て、少なくとも部分めっき範囲よりも外側のリード間
    で、タイバーまでのリード側面に耐薬品性のある電気絶
    縁性の塗料を塗布したことを特徴とするICリードフレ
    ーム。
JP5164893A 1993-07-02 1993-07-02 Icリードフレーム及びその部分めっき方法 Pending JPH0722557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5164893A JPH0722557A (ja) 1993-07-02 1993-07-02 Icリードフレーム及びその部分めっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5164893A JPH0722557A (ja) 1993-07-02 1993-07-02 Icリードフレーム及びその部分めっき方法

Publications (1)

Publication Number Publication Date
JPH0722557A true JPH0722557A (ja) 1995-01-24

Family

ID=15801881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5164893A Pending JPH0722557A (ja) 1993-07-02 1993-07-02 Icリードフレーム及びその部分めっき方法

Country Status (1)

Country Link
JP (1) JPH0722557A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538475B2 (en) 2006-01-13 2009-05-26 Ngk Insulators, Ltd. Multilayer piezoelectric devices and method of producing same
US7786652B2 (en) 2004-03-29 2010-08-31 Kyocera Corporation Multi-layer piezoelectric element
WO2014021643A1 (ko) 2012-07-31 2014-02-06 주식회사 엘지화학 유기전자소자용 기판
CN103741177A (zh) * 2010-05-07 2014-04-23 厦门永红科技有限公司 一种led引线框架的电镀设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786652B2 (en) 2004-03-29 2010-08-31 Kyocera Corporation Multi-layer piezoelectric element
US7538475B2 (en) 2006-01-13 2009-05-26 Ngk Insulators, Ltd. Multilayer piezoelectric devices and method of producing same
CN103741177A (zh) * 2010-05-07 2014-04-23 厦门永红科技有限公司 一种led引线框架的电镀设备
WO2014021643A1 (ko) 2012-07-31 2014-02-06 주식회사 엘지화학 유기전자소자용 기판

Similar Documents

Publication Publication Date Title
US5976393A (en) Method of manufacturing multilayer circuit substrate
US6486547B2 (en) Microelectronic assembly incorporating lead regions defined by gaps in a polymeric sheet
US8003444B2 (en) Semiconductor device and manufacturing method thereof
US5661086A (en) Process for manufacturing a plurality of strip lead frame semiconductor devices
US20070029540A1 (en) Semiconductor device
JP2857496B2 (ja) Tab回路の製造方法
JP4141340B2 (ja) 半導体装置の製造方法
US20160276251A1 (en) Lead Frames With Wettable Flanks
JP2011528507A (ja) 薄いメタルコンタクトを具備する集積回路をパッケージングする方法及びシステム
US6889428B2 (en) Method of manufacturing sheet material and method of manufacturing circuit device using the same
US6132588A (en) Method for plating independent conductor circuit
KR100658022B1 (ko) 회로 장치의 제조 방법
JPH0722557A (ja) Icリードフレーム及びその部分めっき方法
JPH05315731A (ja) 配線基板の接続パッドの製造方法
JPH09270488A (ja) 半導体装置の製造方法
CA2539463A1 (en) Method and device for contacting vo semiconductor chips on a metallic substrate
JPH10126056A (ja) プリント配線基板の製造方法
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JPH0362542A (ja) 半導体装置及びその製造方法
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
GB2093401A (en) Composite film
JP2000340594A (ja) 転写バンプシートとその製造方法
JPH10503331A (ja) 基板上に導体路を有する包装されていないic構成素子の電気接続部を接続させる方法
JPH05315508A (ja) 絶縁タイバー付きのリードフレーム及びその製造方法
JPH05136212A (ja) Tab用テープキヤリアの製造方法