JPH07221724A - 現用／予備の切替回路 - Google Patents
現用／予備の切替回路Info
- Publication number
- JPH07221724A JPH07221724A JP6013030A JP1303094A JPH07221724A JP H07221724 A JPH07221724 A JP H07221724A JP 6013030 A JP6013030 A JP 6013030A JP 1303094 A JP1303094 A JP 1303094A JP H07221724 A JPH07221724 A JP H07221724A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame pulse
- output
- working
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】 フレームパルスの位相が切替により変化して
データ誤りを生じたり次段中継局等でフレーム同期が外
れる等の不都合をなくす。 【構成】 終端部100 と、現用フレームパルスを基準と
した所定のタイミングで現用クロックCK Mにより現用デ
ータを書き込むメモリ手段1 と、予備フレームパルスを
基準とした所定のタイミングで予備クロックCK Pにより
予備データを書き込むメモリ手段2 と、基準クロックCK
Rにより基準フレームパルスを書き込むメモリ手段3
と、書き込むタイミングに対して所定の位相関係を有す
る選択信号T0〜T19を発生する選択信号発生手段4と、選
択信号により, メモリ手段1,2 のうち切替信号SWにより
示された方からデータを読み出すデータ選択手段5 と、
選択信号により, メモリ手段3からフレームパルスを読
み出すフレームパルス選択手段6 とを備える。
データ誤りを生じたり次段中継局等でフレーム同期が外
れる等の不都合をなくす。 【構成】 終端部100 と、現用フレームパルスを基準と
した所定のタイミングで現用クロックCK Mにより現用デ
ータを書き込むメモリ手段1 と、予備フレームパルスを
基準とした所定のタイミングで予備クロックCK Pにより
予備データを書き込むメモリ手段2 と、基準クロックCK
Rにより基準フレームパルスを書き込むメモリ手段3
と、書き込むタイミングに対して所定の位相関係を有す
る選択信号T0〜T19を発生する選択信号発生手段4と、選
択信号により, メモリ手段1,2 のうち切替信号SWにより
示された方からデータを読み出すデータ選択手段5 と、
選択信号により, メモリ手段3からフレームパルスを読
み出すフレームパルス選択手段6 とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、例えば新ディジタル同
期網 SDH(Synchronous Digital Hierarchy)として定義
された同期データの現用／予備の切替回路に係り、特に
其の同期クロック供給装置(DCS)からの基準クロック(CK
R)と基準フレームパルス(FP R)により, 各現用と予備
のデータの同期をとり一旦終端する終端部から各線路(L
M, LP) により送られて来る互にクロック同期している
が各線路長の相違により入力端でのフレームパルス (FP
M,FP P)の位相に僅か差がある現用と予備のデータ(STM
M,STM P) を互に切り替えて所要フォーマットの出力デ
ータ(DATA)を得る現用／予備の切替回路に関する。
期網 SDH(Synchronous Digital Hierarchy)として定義
された同期データの現用／予備の切替回路に係り、特に
其の同期クロック供給装置(DCS)からの基準クロック(CK
R)と基準フレームパルス(FP R)により, 各現用と予備
のデータの同期をとり一旦終端する終端部から各線路(L
M, LP) により送られて来る互にクロック同期している
が各線路長の相違により入力端でのフレームパルス (FP
M,FP P)の位相に僅か差がある現用と予備のデータ(STM
M,STM P) を互に切り替えて所要フォーマットの出力デ
ータ(DATA)を得る現用／予備の切替回路に関する。
【０００２】データ伝送では、現用装置が障害となった
場合、該現用装置とは別に用意された予備装置に切り替
えて該データ伝送を継続することがある。また、無線信
号による多重伝送装置では、無線伝送路で発生するフェ
ージングによる伝送データの瞬断を回避する為に、現用
回線の他に予備回線を用意し、フェージング発生により
現用回線の品質が低下した時に、現用回線で伝送してい
たデータを予備回線側に切り替えて該データ伝送を継続
することがある。この場合、現用回線から予備回線へ回
線切替を行う事により、切替後の出力データのフレーム
位相が変化すると、次段（中間中継局および端局）にて
フレーム同期が外れる等の障害を発生するので、現用/
予備の切替回路としては、入力の現用及び予備データの
フレーム位相に僅か差が有っても、出力データのフレー
ム位相は現用／予備の切替により変化せずデータ誤りが
発生しないことが必要とされる。
場合、該現用装置とは別に用意された予備装置に切り替
えて該データ伝送を継続することがある。また、無線信
号による多重伝送装置では、無線伝送路で発生するフェ
ージングによる伝送データの瞬断を回避する為に、現用
回線の他に予備回線を用意し、フェージング発生により
現用回線の品質が低下した時に、現用回線で伝送してい
たデータを予備回線側に切り替えて該データ伝送を継続
することがある。この場合、現用回線から予備回線へ回
線切替を行う事により、切替後の出力データのフレーム
位相が変化すると、次段（中間中継局および端局）にて
フレーム同期が外れる等の障害を発生するので、現用/
予備の切替回路としては、入力の現用及び予備データの
フレーム位相に僅か差が有っても、出力データのフレー
ム位相は現用／予備の切替により変化せずデータ誤りが
発生しないことが必要とされる。
【０００３】
【従来の技術】図13は、従来の現用／予備の切替方式を
使用した 64 QAM ディジタル無線伝送方式の送信側切替
部の構成を示し、前述の同期クロック供給装置DCS から
供給される基準クロックCK Rと基準フレームパルスFP R
とに一旦同期させ終端する終端部100 からの各線路L M,
L P により伝送されてくる前記 SDHで定義された STM-1
信号である各８パラレル入力の現用データSTM M[0-7]と
予備データSTM P[0-7]とを、現用／予備の切替器である
41の第１セレクタにて、各入力データのフレームフォー
マットの先頭のフレームパルスFP M, FP P、クロックCK
M, CK Pと共に切り替えて、42の現用と予備のデータ,
フレームパルスの書き込みに共用される書込みカウンタ
(15 進) 、43の現用と予備のデータ用メモリ(8b x 15
W)、44の同フレームパルス用メモリ(1b x 1W) 、45のデ
ータ, フレームパルスの読出しに共用される読み出しカ
ウンタ(20 進) 、46のデータ選択用の第２セレクタ、47
のフレームパルス選択用の第３セレクタである AND回路
から構成される所謂エラスティックメモリを用い、41の
第１セレクタで切り替えられた入力の現用データSTM M
[0-7]又は予備データSTM P[0-7]の何れかの、メモリ43,
44 への書込み動作に従属同期して, 其の書込済データ
を、読み出しカウンタ(20 進)45 の出力により、データ
選択用セレクタ46, フレームパルス選択用セレクタ47に
て、選択読み出して、必要な出力データDATAとフレーム
パルス出力FPを得る動作を行う。そのデータ読出し動作
を行う為に、49の位相比較器（42の書込みカウンタ[15
進] の出力の書込みパルスWpを基準として、45の読出し
カウンタ[20 進] の出力の読み出しパルスRpの位相を比
較して位相差δφを出力する) と50のＰＬＬ（出力デー
タDATAの周波数で発振する電圧制御発振器) とにより、
読出しパルスRpの位相が書込みパルスWpの位相に対し一
定位相差（主信号だけで補助の挿入パルスが無い場合は
180゜, 有る場合は約 180゜)となる様に制御する50のＰ
ＬＬによる従属同期を行い、其の一定位相差時のＰＬＬ
の出力信号RCK を計数する45の読み出しカウンタの20進
の計数出力のデコード出力T0〜T19 を選択信号とし、46
のデータ選択用の第２セレクタでは、43のデータ用メモ
リ(8b x 15W)からの現用又は予備の書込済みデータの各
120 並列のデータDATA M/DATA P から，必要な出力フォ
ーマットの６系列の出力データDATA[0-5] を選択的に読
み出し、また47のフレームパルス選択用の第３セレクタ
である AND回路では、読み出しカウンタ45の最初のデコ
ード出力T0により、44のフレームパルス用メモリ(1b x
1W)からの現用又は予備のフレームパルスFP M，FP Pを
フレームパルス出力FPとして選択出力し、64QAM 変調の
無線回線用データのフレームフォーマットを作成してい
た。48のタイミング発生部は、其の無線回線用の出力デ
ータのフレームフォーマットを作成する為に、45の読み
出しカウンタ(20 進) の動作位相RPの先頭を制御する負
荷信号RCL と該読み出しカウンタ45をENABLEさせカウン
ト値の進みを制御するイネーブル信号RCENとを発生す
る。また、入力の現用又は予備のフレームパルスFP M/
FP Pにより前記無線回線用の出力データのフレームフォ
ーマットを構成できる様に、入力のフレームパルスFP M
/ FP Pを、44のフレームパルス用メモリ(1b x 1W) に一
旦書き込んだ後、前述の如く、読み出しカウンタ45の20
進の計数出力のデコード出力T0〜T19の最初の出力T0に
より、47のAND 回路にてフレームパルスFPを選択的に読
み出し、その読み出したフレームパルス出力FPにより、
48のタイミング発生部の動作を制御している。図14は、
図13の従来の現用／予備の切替回路による64QAM ディジ
タル無線伝送方式の動作を表すタイムチャートを示す。
SynchronousDigital Hierarchy SDH による無線伝送シ
ステムでは、一般的に無線伝送を行う現用装置と予備装
置への各入力データSTM M,STM P,クロックCK M, CK Pの
全ては、其の送信元である終端部100 にて、一つの同期
クロック供給装置DCS から供給される基準クロックCK R
と其のクロックに重畳された基準フレームパルスFP Rと
に一旦同期させ終端した後に送られて来るので、互にク
ロック同期が確立しており、又データのフレームフォー
マット先端のフレームパルスFP M, FP Pも、終端部100
では位相が揃った状態で、現用／予備の切替器41へ各線
路L M,L Pにより転送していた。
使用した 64 QAM ディジタル無線伝送方式の送信側切替
部の構成を示し、前述の同期クロック供給装置DCS から
供給される基準クロックCK Rと基準フレームパルスFP R
とに一旦同期させ終端する終端部100 からの各線路L M,
L P により伝送されてくる前記 SDHで定義された STM-1
信号である各８パラレル入力の現用データSTM M[0-7]と
予備データSTM P[0-7]とを、現用／予備の切替器である
41の第１セレクタにて、各入力データのフレームフォー
マットの先頭のフレームパルスFP M, FP P、クロックCK
M, CK Pと共に切り替えて、42の現用と予備のデータ,
フレームパルスの書き込みに共用される書込みカウンタ
(15 進) 、43の現用と予備のデータ用メモリ(8b x 15
W)、44の同フレームパルス用メモリ(1b x 1W) 、45のデ
ータ, フレームパルスの読出しに共用される読み出しカ
ウンタ(20 進) 、46のデータ選択用の第２セレクタ、47
のフレームパルス選択用の第３セレクタである AND回路
から構成される所謂エラスティックメモリを用い、41の
第１セレクタで切り替えられた入力の現用データSTM M
[0-7]又は予備データSTM P[0-7]の何れかの、メモリ43,
44 への書込み動作に従属同期して, 其の書込済データ
を、読み出しカウンタ(20 進)45 の出力により、データ
選択用セレクタ46, フレームパルス選択用セレクタ47に
て、選択読み出して、必要な出力データDATAとフレーム
パルス出力FPを得る動作を行う。そのデータ読出し動作
を行う為に、49の位相比較器（42の書込みカウンタ[15
進] の出力の書込みパルスWpを基準として、45の読出し
カウンタ[20 進] の出力の読み出しパルスRpの位相を比
較して位相差δφを出力する) と50のＰＬＬ（出力デー
タDATAの周波数で発振する電圧制御発振器) とにより、
読出しパルスRpの位相が書込みパルスWpの位相に対し一
定位相差（主信号だけで補助の挿入パルスが無い場合は
180゜, 有る場合は約 180゜)となる様に制御する50のＰ
ＬＬによる従属同期を行い、其の一定位相差時のＰＬＬ
の出力信号RCK を計数する45の読み出しカウンタの20進
の計数出力のデコード出力T0〜T19 を選択信号とし、46
のデータ選択用の第２セレクタでは、43のデータ用メモ
リ(8b x 15W)からの現用又は予備の書込済みデータの各
120 並列のデータDATA M/DATA P から，必要な出力フォ
ーマットの６系列の出力データDATA[0-5] を選択的に読
み出し、また47のフレームパルス選択用の第３セレクタ
である AND回路では、読み出しカウンタ45の最初のデコ
ード出力T0により、44のフレームパルス用メモリ(1b x
1W)からの現用又は予備のフレームパルスFP M，FP Pを
フレームパルス出力FPとして選択出力し、64QAM 変調の
無線回線用データのフレームフォーマットを作成してい
た。48のタイミング発生部は、其の無線回線用の出力デ
ータのフレームフォーマットを作成する為に、45の読み
出しカウンタ(20 進) の動作位相RPの先頭を制御する負
荷信号RCL と該読み出しカウンタ45をENABLEさせカウン
ト値の進みを制御するイネーブル信号RCENとを発生す
る。また、入力の現用又は予備のフレームパルスFP M/
FP Pにより前記無線回線用の出力データのフレームフォ
ーマットを構成できる様に、入力のフレームパルスFP M
/ FP Pを、44のフレームパルス用メモリ(1b x 1W) に一
旦書き込んだ後、前述の如く、読み出しカウンタ45の20
進の計数出力のデコード出力T0〜T19の最初の出力T0に
より、47のAND 回路にてフレームパルスFPを選択的に読
み出し、その読み出したフレームパルス出力FPにより、
48のタイミング発生部の動作を制御している。図14は、
図13の従来の現用／予備の切替回路による64QAM ディジ
タル無線伝送方式の動作を表すタイムチャートを示す。
SynchronousDigital Hierarchy SDH による無線伝送シ
ステムでは、一般的に無線伝送を行う現用装置と予備装
置への各入力データSTM M,STM P,クロックCK M, CK Pの
全ては、其の送信元である終端部100 にて、一つの同期
クロック供給装置DCS から供給される基準クロックCK R
と其のクロックに重畳された基準フレームパルスFP Rと
に一旦同期させ終端した後に送られて来るので、互にク
ロック同期が確立しており、又データのフレームフォー
マット先端のフレームパルスFP M, FP Pも、終端部100
では位相が揃った状態で、現用／予備の切替器41へ各線
路L M,L Pにより転送していた。
【０００４】
【発明が解決しようとする課題】しかしながら、終端部
100 から現用／予備の切替器である41の第１セレクタ迄
の現用系M と予備系P の伝送線路L M,L P の長さの僅か
の相違により、通常は41のセレクタの入力端では、図14
に示した様に、現用系と予備系とで、フレームパルスFP
M, FP P、STM-1信号の STM M[0-7],STM P[0-7]の位相
は互に一致せず僅かズレた状態となっている。そのた
め、41の現用／予備の切替に伴って、42の書込みカウン
タの動作位相Wpが変化し、該書込みカウンタ42の動作Wp
に従属同期している読み出しカウンタ45の動作位相Rpも
変化して、46の出力データ選択用第２セレクタの出力の
出力データDATA [0-5]の位相は、前述の41の現用／予備
の切替により変化してしまう。この様に、一旦は終端部
100 にて一つの同期クロック供給装置DCS からの基準ク
ロックCK Rと基準フレームパルスFP Rとに同期したが、
該終端部100 から各個別の線路L M,L Pで伝送されて来
るので位相が相違し、入力の現用と予備のデータSTM M,
STM P とを切替えた出力データDATAのフレーム位相が、
41の現用／予備の切替により変化してしまう。すると、
次段（中間中継局および端局）にてフレーム同期が外れ
る等の障害が発生してしまうという問題が生じていた。
本発明の目的は、入力データの書込み動作に従属同期し
て其の書込済みデータの読み出し動作が行われるエラス
ティックメモリを使用して入力の互に僅か位相差のある
現用および予備の各データの書込済みデータを切り替え
る際に、該メモリから読み出した出力データの位相が、
該現用／予備の切替により変化する事がなく次段の中間
中継局等でフレーム同期が外れる等の不都合が生じてし
まう事の無い様な現用／予備の切替回路を実現すること
にある。
100 から現用／予備の切替器である41の第１セレクタ迄
の現用系M と予備系P の伝送線路L M,L P の長さの僅か
の相違により、通常は41のセレクタの入力端では、図14
に示した様に、現用系と予備系とで、フレームパルスFP
M, FP P、STM-1信号の STM M[0-7],STM P[0-7]の位相
は互に一致せず僅かズレた状態となっている。そのた
め、41の現用／予備の切替に伴って、42の書込みカウン
タの動作位相Wpが変化し、該書込みカウンタ42の動作Wp
に従属同期している読み出しカウンタ45の動作位相Rpも
変化して、46の出力データ選択用第２セレクタの出力の
出力データDATA [0-5]の位相は、前述の41の現用／予備
の切替により変化してしまう。この様に、一旦は終端部
100 にて一つの同期クロック供給装置DCS からの基準ク
ロックCK Rと基準フレームパルスFP Rとに同期したが、
該終端部100 から各個別の線路L M,L Pで伝送されて来
るので位相が相違し、入力の現用と予備のデータSTM M,
STM P とを切替えた出力データDATAのフレーム位相が、
41の現用／予備の切替により変化してしまう。すると、
次段（中間中継局および端局）にてフレーム同期が外れ
る等の障害が発生してしまうという問題が生じていた。
本発明の目的は、入力データの書込み動作に従属同期し
て其の書込済みデータの読み出し動作が行われるエラス
ティックメモリを使用して入力の互に僅か位相差のある
現用および予備の各データの書込済みデータを切り替え
る際に、該メモリから読み出した出力データの位相が、
該現用／予備の切替により変化する事がなく次段の中間
中継局等でフレーム同期が外れる等の不都合が生じてし
まう事の無い様な現用／予備の切替回路を実現すること
にある。
【０００５】
【課題を解決するための手段】この目的達成のための本
発明の現用／予備の切替回路の基本構成は、図１の原理
的ブロック図を参照し、与えられた基準クロック(CK R)
と基準フレームパルス(FP R)とに同期して現用及び予備
データ(STM M,STM P) と現用及び予備クロック(CK M,CK
P) と現用及び予備フレームパルス(FP M,FP P) とを出
力する終端部(100)と、該現用フレームパルス(FP M)を
基準とした所定のタイミングで該現用クロック(CK M)に
より該現用データ(STM M) を書き込む現用データ用メモ
リ手段(1)と、該予備フレームパルス(FP P)を基準とし
た所定のタイミングで該予備クロック(CK P)により該予
備データ(STM P) を書き込む予備データ用メモリ手段
(2)と、該基準フレームパルス(FP R)を基準とした所定
のタイミングで該基準クロック(CK R)により該基準フレ
ームパルス(FP R)を書き込む基準フレームパルス用メモ
リ手段(3) と、該基準フレームパルス(FP R)を書き込む
タイミング(Wp)に対して所定の位相関係を有する選択信
号(Rp,T0〜T19)を発生する選択信号発生手段(4)と、該
選択信号(T0〜T19)により, 該現用及び予備データ用メ
モリ手段(1,2)のうち切替信号(SW)により示された方か
らデータ(DATA)を読み出すデータ選択手段(5) と、該選
択信号(T0)により, 該基準フレームパルス用メモリ手段
(3) からフレームパルス(FP)を読み出すフレームパルス
選択手段(6) とを、必ず具備するように構成する。
発明の現用／予備の切替回路の基本構成は、図１の原理
的ブロック図を参照し、与えられた基準クロック(CK R)
と基準フレームパルス(FP R)とに同期して現用及び予備
データ(STM M,STM P) と現用及び予備クロック(CK M,CK
P) と現用及び予備フレームパルス(FP M,FP P) とを出
力する終端部(100)と、該現用フレームパルス(FP M)を
基準とした所定のタイミングで該現用クロック(CK M)に
より該現用データ(STM M) を書き込む現用データ用メモ
リ手段(1)と、該予備フレームパルス(FP P)を基準とし
た所定のタイミングで該予備クロック(CK P)により該予
備データ(STM P) を書き込む予備データ用メモリ手段
(2)と、該基準フレームパルス(FP R)を基準とした所定
のタイミングで該基準クロック(CK R)により該基準フレ
ームパルス(FP R)を書き込む基準フレームパルス用メモ
リ手段(3) と、該基準フレームパルス(FP R)を書き込む
タイミング(Wp)に対して所定の位相関係を有する選択信
号(Rp,T0〜T19)を発生する選択信号発生手段(4)と、該
選択信号(T0〜T19)により, 該現用及び予備データ用メ
モリ手段(1,2)のうち切替信号(SW)により示された方か
らデータ(DATA)を読み出すデータ選択手段(5) と、該選
択信号(T0)により, 該基準フレームパルス用メモリ手段
(3) からフレームパルス(FP)を読み出すフレームパルス
選択手段(6) とを、必ず具備するように構成する。
【０００６】
【作用】本発明の現用／予備の切替回路では、終端部(1
00) が、外部から与えられた基準クロック(CK R)と基準
フレームパルス(FP R)とに共に同期させた現用及び予備
データ(STM M,STM P) と現用及び予備クロック(CK M,CK
P) と現用及び予備フレームパルス(FP M,FP P) とを,
現用データ用メモリ手段(1) と予備データ用メモリ手段
(2) とに対し, それぞれ別々の線路L M,L P で送出す
る。
00) が、外部から与えられた基準クロック(CK R)と基準
フレームパルス(FP R)とに共に同期させた現用及び予備
データ(STM M,STM P) と現用及び予備クロック(CK M,CK
P) と現用及び予備フレームパルス(FP M,FP P) とを,
現用データ用メモリ手段(1) と予備データ用メモリ手段
(2) とに対し, それぞれ別々の線路L M,L P で送出す
る。
【０００７】現用データ用メモリ手段(1) は、終端部(1
00) から現用の線路L M で送られて来た現用フレームパ
ルス(FP M)を基準とした所定のタイミングで、同じ線路
L Mで終端部(100) から送られて来た現用クロック(CK
M)により該現用データ(STM M) を書き込む。また、予備
データ用メモリ手段(2)は、終端部(100) から現用とは
別の予備線路L P で送られて来た予備フレームパルス(F
P P)を基準とした所定のタイミングで、同じ線路L P で
終端部(100) から送られた予備クロック(CK P)により該
予備データ(STM P) を書き込む。
00) から現用の線路L M で送られて来た現用フレームパ
ルス(FP M)を基準とした所定のタイミングで、同じ線路
L Mで終端部(100) から送られて来た現用クロック(CK
M)により該現用データ(STM M) を書き込む。また、予備
データ用メモリ手段(2)は、終端部(100) から現用とは
別の予備線路L P で送られて来た予備フレームパルス(F
P P)を基準とした所定のタイミングで、同じ線路L P で
終端部(100) から送られた予備クロック(CK P)により該
予備データ(STM P) を書き込む。
【０００８】基準フレームパルス用メモリ手段(3) は、
現用, 予備とも別の線路L R で送られて来た基準フレー
ムパルス(FP R)を基準とした所定のタイミングで、同じ
線路L R で送られた基準クロック(CK R)により該基準フ
レームパルス(FP R)を書き込む。そして選択信号発生手
段(4) は、基準フレームパルス(FP R)を書き込むタイミ
ング(Wp)に対して所定の位相関係を有する選択信号(Rp,
T0〜T19)を発生する。
現用, 予備とも別の線路L R で送られて来た基準フレー
ムパルス(FP R)を基準とした所定のタイミングで、同じ
線路L R で送られた基準クロック(CK R)により該基準フ
レームパルス(FP R)を書き込む。そして選択信号発生手
段(4) は、基準フレームパルス(FP R)を書き込むタイミ
ング(Wp)に対して所定の位相関係を有する選択信号(Rp,
T0〜T19)を発生する。
【０００９】データ選択手段(5)は、前記の選択信号(T0
〜T19)により, 現用及び予備データ用メモリ手段(1,2)
のうち切替信号(SW)により示された方からデータ(DATA)
を読み出し、フレームパルス選択手段(6) は、該選択信
号の最初の信号(T0)により前記基準フレームパルス用メ
モリ手段(3) からフレームパルス(FP)を読み出す。
〜T19)により, 現用及び予備データ用メモリ手段(1,2)
のうち切替信号(SW)により示された方からデータ(DATA)
を読み出し、フレームパルス選択手段(6) は、該選択信
号の最初の信号(T0)により前記基準フレームパルス用メ
モリ手段(3) からフレームパルス(FP)を読み出す。
【００１０】上記の如く、本発明の現用／予備の切替回
路は、終端部(100) から別々の線路L M,L P で入力した
現用データSTM M 又は予備データSTM P を書き込んだ現
用データ用メモリ(1) と予備データ用メモリ(2) の出力
データ(DATA M/DATA P) を選択し読み出して所要の出力
データ(DATA)を得るデータ選択手段(5) の選択信号(T0
〜T19)と其の出力データ(DATA)の所要のフレームパルス
(FP)を読み出すフレームパルス選択手段(6) の選択信号
(T0)が、其の現用系でもなく予備系でもないクロック同
期はしているが別の基準フレームパルス FP R を基準と
して選択信号発生手段(4) にて発生されているので、デ
ータ選択手段(5) の出力のデータ出力(DATA)とフレーム
パルス選択手段(6) の出力のフレームパルス出力(FP)の
位相は、現用／予備のデータの切替により変化せず不変
である。
路は、終端部(100) から別々の線路L M,L P で入力した
現用データSTM M 又は予備データSTM P を書き込んだ現
用データ用メモリ(1) と予備データ用メモリ(2) の出力
データ(DATA M/DATA P) を選択し読み出して所要の出力
データ(DATA)を得るデータ選択手段(5) の選択信号(T0
〜T19)と其の出力データ(DATA)の所要のフレームパルス
(FP)を読み出すフレームパルス選択手段(6) の選択信号
(T0)が、其の現用系でもなく予備系でもないクロック同
期はしているが別の基準フレームパルス FP R を基準と
して選択信号発生手段(4) にて発生されているので、デ
ータ選択手段(5) の出力のデータ出力(DATA)とフレーム
パルス選択手段(6) の出力のフレームパルス出力(FP)の
位相は、現用／予備のデータの切替により変化せず不変
である。
【００１１】
【実施例】図２は本発明の実施例の現用／予備の切替回
路の構成図である。SynchronousDigital Hierarchy SDH
で定義された８並列入力の STM-1信号であって、図示
しない終端部100 から各線路L M ,L Pで伝送されて来た
入力の現用データSTM M[0-7], 予備データSTM P[0-7]
を、データの書き込みに同期してデータの読み出しが行
われるエラスティックメモリを用いて切り替え、出力デ
ータDATAとして 64QAM変調方式のディジタル無線信号と
する為に６並列の出力DATA[0-6]とする場合の実施例で
あり、現用／予備データの切替と無線信号として必要な
速度変換（周波数変換) とを行っている。図３は本発明
の実施例の無線伝送方式のフレームフォーマットであ
り、周波数155.52 Mb/s の直列信号を，直列／並列変換
した後の全体が８bit並列で, 各１個の直列信号がオー
バヘッドOH 9bit とペイロード261bitの和 (9+261=)270
bit の９個の直列信号から成る１フレームが2430bit/12
5 μsの周波数19.440 Mb/s のSTM-1信号を入力データと
し、其れを 64 QAM変調し無線伝送する為に、出力デー
タのフォーマットとして、全体が６bit 並列で各１ワー
ドがオーバヘッドOH 12bit, ペイロード108bit, 挿入ビ
ット１bit, FECチエックビット６bit の計 127bit の３
個のワードから成る１サブフレーム381bitの９サブフレ
ームで構成されるスーパーフレーム(27.432 Mb/s) 3429
bit/125μsに変換し、無線伝送に適したフレームフォ
ーマットを構成している事を示している。図４〜図８
は、図２の実施例の入力の現用データSTM M[0-7], 予備
データSTM P[0-7]の各書込み用アドレスを発生する書込
みカウンタ（15進) 21,23 と、入力の基準クロックCK R
を計数して基準フレームパルスFP Rの書込み用アドレス
を発生する基準書込みカウンタ（15進)25 と、現用, 予
備のデータ用メモリ(8b x15W)22,24と、基準フレームパ
ルス用メモリ(1b x 1W)26 と、其のデータ, フレームパ
ルスの読み出し用アドレスを発生する読み出しカウンタ
（20進) 28の構成図である。図９は出力データ選択用の
セレクタ29の論理図、図10は基準書込みパルスWpと読出
しパルスRpの位相を比較して位相差PHD を得る位相比較
器32の構成図、図11は読み出しカウンタ28の計数動作を
制御するタイミング発生部31の動作タイムチャート、図
12は本発明の実施例全体のタイムチャートである。図２
の実施例の構成図にて、入力の８並列の現用データSTM
M[0-7]は、現用フレームパルスFP Mの制御により、21の
書込みカウンタ1 (15 進) の 4 bitカウンタと其のデコ
ーダ（図４）の出力T[0]〜T[14] により、22の現用デー
タ用メモリに、図６に示す如く、Q[0 〜7],Q[8〜15] ─
Q[112 〜119]の様に、８bit づつ EN[0]─EN[14]によ
り、15 Word が書き込まれる。また、入力の８並列の予
備データSTM P[0-7]は、予備フレームパルスFP Pの制御
による23の書込みカウンタ(15 進) の出力により、24の
予備データ用メモリに、21の書込みカウンタと同様に、
書き込む。本発明で新たに使用される基準フレームパル
スFP Rと基準クロックCK R（周波数19.440 Mbs) は、同
期クロック供給装置(DCS) から終端部(100) へ供給する
基準クロック(CK R)と基準フレームパルス(FP R)とをク
ロック分配器(1)にて分岐し、現用系(M)と予備系(P) の
各線路長(LM, LP ) と略同じ長さの線路(LR ) により、
装置の入力端の基準書込みカウンタ(2) と基準フレーム
パルス用メモリ(3)とに分配される。従って入力の現用
／予備のフレームパルス FP M/ FP P 、データ STM M/S
TM P、クロック CK M/CK Pとはクロック同期はしている
が、互の位相は或る範囲内の位相差を持っている。25の
基準書込みカウンタ(15 進) は、図５に示す NORゲート
と 4bit カウンタとデコーダから成り、基準フレームパ
ルスFPRの"H/L" の制御により動作し、該デコーダ出力T
[0],Wp により、基準フレームパルスFP Rを、26の基準
フレームパルス用のメモリに書き込む。32の位相比較器
と33のＰＬＬは、25の基準書込みカウンタ(15 進) の動
作位相Wpを基準位相として従属同期をとるＰＬＬ33の出
力として読出しクロックRCK(出力データDATAの周波数2
7.432Mbs)を発生している。読出しクロックRCK を計数
する28の読み出しカウンタ（20進) は、図８の如く、其
の動作位相Rpの先頭を決める負荷信号L とカウンタの桁
上げ信号coとを入力とする１個の NORゲートと, 其の N
ORゲート出力とカウンタの進みを制御するイネーブル信
号ENとクロックCKとフレームパルスFPRの"H/L" とを入
力とする２個の 4bit カウンタと, １個のデコーダとか
ら成り、22,23 の現用, 予備のデータ用のメモリに書き
込まれた各120 並列の書込済みデータを、前記読出しク
ロックRCK に対し一定位相差(180゜)のフレームとして
従属同期して読み出すための20並列の選択信号T[0]〜T
[19]を、其のデコーダ出力T[0]〜T[19] として発生して
いる。この様に、28の読み出しカウンタ（20進)が 22,2
4のデータ用メモリの書込済みデータを読み出す為に20
並列の読出しパルスT[0]〜T[19]を、基準フレームパル
スFP Rと基準クロックCK Rとに従属同期して発生してい
るので、28の読み出しカウンタ（20進) の動作は、入力
の現用／予備のクロックCK M/ CK P, フレームパルスFP
M/FP Pとは独立している。つまり、現用/ 予備データ
の切替器(MUX)27にて、入力の現用データSTM M[0-7]と
予備データSTM P[0-7]の各書込済みデータDATA M/ DATA
Pの切替(SW)を行っても、出力データ選択用のセレクタ
29にて選択読み出した６並列の出力データDATA[0-5]
と、フレームパルス選択用のセレクタである AND回路70
の出力のフレームパルス出力FPの位相は変化しない。26
の基準フレームパルス用のメモリに書き込まれた基準フ
レームパルスFP Rは、20進の読み出しカウンタ28の最初
の計数出力T[0]により、ＰＬＬ33の出力の読出しクロッ
クRCK に同期して AND回路70の出力としてフレームパル
ス出力FPが読み出され、其のフレームパルス出力FPが、
図11に示すタイミング発生部31に入力され、出力の20進
の読み出しカウンタ28の動作位相Rpの先頭を決める負荷
信号RCL と該カウンタの進みを制御するイネーブル信号
RCENとを発生し、各１ワードが、 120＋７＝127 ビット
で３ワードW1,W2,W3の計 381ビットの各サブフレームの
９個のサブフレームSF1 〜SF9 の合計3429ビットを１周
期として出力データを構成している。タイミング発生部
31は、入力の８系列のデータSTM M[0-7]/STM P[0-7] か
ら、出力の６系列データDATA[0-5] への８-6変換と、図
３の出力データフォーマットの各サブフレームの第１ワ
ード〜第３ワードの各ワードにペイロード（主信号）の
他に無線信号として必要な挿入ビット（補助信号）及び
FECチェックビット（誤り訂正符号）を挿入する様なタ
イミング信号RCL,RCENを発生しており、読み出しカウン
タ28（20進）の読出し動作Rpを制御している。22の現用
データのメモリ、24の予備データのメモリに書き込まれ
た入力の現用データ/ 予備データSTM M[0-7], STM P[0-
7]に対応する各120 並列の書込済みデータQ[0-119]は、
現用/ 予備の切替の第１セレクタ50に相当する MUX27
にて、外部からの切替信号SWにより其の一方が選択さ
れ、出力データ選択用の第２セレクタ60に相当するセレ
クタ29にて、読み出しカウンタ28の出力の20並列のデコ
ード出力T[0]〜T[19] を選択信号として, 6 ビットづつ
並列に選択読み出されて６並列の出力データDATA[0-5]
として外部へ出力される。この様に、入力の各８並列の
現用データSTM M と予備データSTM P の、各クロックCK
M,CK P,フレームパルスFP M,FP P による15進の計数出
力T[0-14]による各120並列の書込済みデータQ[0-119]
を、現用/ 予備の切替部(MUX)27にて、外部切替信号SW
により切り替えても、該各 120並列の書込済みデータQ
[0-119]を読み出すための選択信号T[0]〜T[19] を発生
する20進の読み出しカウンタ28の動作は、該現用/ 予備
の切替27には関与しない基準クロックCK R, 基準フレー
ムパルスFPRを基準として、ＰＬＬ33にて従属同期して
発生された読み出しクロックRCK を20進の読み出しカウ
ンタ28が計数した計数出力T[0]〜T[19] を、出力データ
選択用セレクタ29の選択信号として出力しているので、
現用/ 予備の切替27により変化しない。つまり、データ
選択用のセレクタ29の出力の６系列の出力データDATA[0
-5] の位相は変化しないし、また、データ誤りも発生し
ない。図12の実施例全体のタイムチャートを用いて説明
すると、20進の読み出しカウンタ28の計数出力T[0]〜T
[19] による入力の現用データのメモリ22又は予備デー
タのメモリ24からの各 120並列の書込済みデータの読み
出しは、図12の実施例全体のタイムチャートに示す如
く、入力の基準クロックCK Rを基準フレームパルスFP R
を起点とした15進の25の基準書込みカウンタ3 の出力の
基準書込み位相WPに対する 20 進の読み出しカウンタ28
の読出し位相RPの位相差δφを求める位相比較器32の出
力の位相差δφが、一定位相差約180 ゜となった時のＰ
ＬＬ33の出力の読出しクロックRCK を計数しているの
で、其の時の読み出しカウンタ28の計数出力のデコーダ
出力T[0]〜T[19] は変化しない。つまり、現用データの
メモリ22と予備データのメモリ24への各書込済みの 120
列の現用データ/ 予備データを切替えるセレクタである
MUX 27 の出力であり、データ選択用のセレクタ29の12
0 列の入力であるA[0-119]は、20進の読み出しカウンタ
28から入力される20並列の選択信号S[0-19]により選択
され、出力データX[0-5]を選択出力するが、該セレクタ
29の出力X の６系列のデータ出力DATA[0-5] の位相は、
図９のセレクタ29の論理図に示す如く、入力の20並列の
選択信号S[0-19] の各々に、実際に選択する"1" が１ビ
ットづつシフトして 20 個存在するので、120/20＝６並
列の出力データX[0-5]は変化しない。また、誤り訂正符
号の FECチェックビットを各ワードの主データ（ペイロ
ード) に挿入しているので、27のセレクタ MUXによる現
用データ/ 予備データの切り替えにより、出力データ選
択用のセレクタ(29)の入力データが現用データから予備
データに切り替えられてデータ誤りを発生しても、直ぐ
訂正されて該セレクタ(29)の選択出力の６系列のデータ
出力DATA[0-5] には、符号誤りが発生しない。
路の構成図である。SynchronousDigital Hierarchy SDH
で定義された８並列入力の STM-1信号であって、図示
しない終端部100 から各線路L M ,L Pで伝送されて来た
入力の現用データSTM M[0-7], 予備データSTM P[0-7]
を、データの書き込みに同期してデータの読み出しが行
われるエラスティックメモリを用いて切り替え、出力デ
ータDATAとして 64QAM変調方式のディジタル無線信号と
する為に６並列の出力DATA[0-6]とする場合の実施例で
あり、現用／予備データの切替と無線信号として必要な
速度変換（周波数変換) とを行っている。図３は本発明
の実施例の無線伝送方式のフレームフォーマットであ
り、周波数155.52 Mb/s の直列信号を，直列／並列変換
した後の全体が８bit並列で, 各１個の直列信号がオー
バヘッドOH 9bit とペイロード261bitの和 (9+261=)270
bit の９個の直列信号から成る１フレームが2430bit/12
5 μsの周波数19.440 Mb/s のSTM-1信号を入力データと
し、其れを 64 QAM変調し無線伝送する為に、出力デー
タのフォーマットとして、全体が６bit 並列で各１ワー
ドがオーバヘッドOH 12bit, ペイロード108bit, 挿入ビ
ット１bit, FECチエックビット６bit の計 127bit の３
個のワードから成る１サブフレーム381bitの９サブフレ
ームで構成されるスーパーフレーム(27.432 Mb/s) 3429
bit/125μsに変換し、無線伝送に適したフレームフォ
ーマットを構成している事を示している。図４〜図８
は、図２の実施例の入力の現用データSTM M[0-7], 予備
データSTM P[0-7]の各書込み用アドレスを発生する書込
みカウンタ（15進) 21,23 と、入力の基準クロックCK R
を計数して基準フレームパルスFP Rの書込み用アドレス
を発生する基準書込みカウンタ（15進)25 と、現用, 予
備のデータ用メモリ(8b x15W)22,24と、基準フレームパ
ルス用メモリ(1b x 1W)26 と、其のデータ, フレームパ
ルスの読み出し用アドレスを発生する読み出しカウンタ
（20進) 28の構成図である。図９は出力データ選択用の
セレクタ29の論理図、図10は基準書込みパルスWpと読出
しパルスRpの位相を比較して位相差PHD を得る位相比較
器32の構成図、図11は読み出しカウンタ28の計数動作を
制御するタイミング発生部31の動作タイムチャート、図
12は本発明の実施例全体のタイムチャートである。図２
の実施例の構成図にて、入力の８並列の現用データSTM
M[0-7]は、現用フレームパルスFP Mの制御により、21の
書込みカウンタ1 (15 進) の 4 bitカウンタと其のデコ
ーダ（図４）の出力T[0]〜T[14] により、22の現用デー
タ用メモリに、図６に示す如く、Q[0 〜7],Q[8〜15] ─
Q[112 〜119]の様に、８bit づつ EN[0]─EN[14]によ
り、15 Word が書き込まれる。また、入力の８並列の予
備データSTM P[0-7]は、予備フレームパルスFP Pの制御
による23の書込みカウンタ(15 進) の出力により、24の
予備データ用メモリに、21の書込みカウンタと同様に、
書き込む。本発明で新たに使用される基準フレームパル
スFP Rと基準クロックCK R（周波数19.440 Mbs) は、同
期クロック供給装置(DCS) から終端部(100) へ供給する
基準クロック(CK R)と基準フレームパルス(FP R)とをク
ロック分配器(1)にて分岐し、現用系(M)と予備系(P) の
各線路長(LM, LP ) と略同じ長さの線路(LR ) により、
装置の入力端の基準書込みカウンタ(2) と基準フレーム
パルス用メモリ(3)とに分配される。従って入力の現用
／予備のフレームパルス FP M/ FP P 、データ STM M/S
TM P、クロック CK M/CK Pとはクロック同期はしている
が、互の位相は或る範囲内の位相差を持っている。25の
基準書込みカウンタ(15 進) は、図５に示す NORゲート
と 4bit カウンタとデコーダから成り、基準フレームパ
ルスFPRの"H/L" の制御により動作し、該デコーダ出力T
[0],Wp により、基準フレームパルスFP Rを、26の基準
フレームパルス用のメモリに書き込む。32の位相比較器
と33のＰＬＬは、25の基準書込みカウンタ(15 進) の動
作位相Wpを基準位相として従属同期をとるＰＬＬ33の出
力として読出しクロックRCK(出力データDATAの周波数2
7.432Mbs)を発生している。読出しクロックRCK を計数
する28の読み出しカウンタ（20進) は、図８の如く、其
の動作位相Rpの先頭を決める負荷信号L とカウンタの桁
上げ信号coとを入力とする１個の NORゲートと, 其の N
ORゲート出力とカウンタの進みを制御するイネーブル信
号ENとクロックCKとフレームパルスFPRの"H/L" とを入
力とする２個の 4bit カウンタと, １個のデコーダとか
ら成り、22,23 の現用, 予備のデータ用のメモリに書き
込まれた各120 並列の書込済みデータを、前記読出しク
ロックRCK に対し一定位相差(180゜)のフレームとして
従属同期して読み出すための20並列の選択信号T[0]〜T
[19]を、其のデコーダ出力T[0]〜T[19] として発生して
いる。この様に、28の読み出しカウンタ（20進)が 22,2
4のデータ用メモリの書込済みデータを読み出す為に20
並列の読出しパルスT[0]〜T[19]を、基準フレームパル
スFP Rと基準クロックCK Rとに従属同期して発生してい
るので、28の読み出しカウンタ（20進) の動作は、入力
の現用／予備のクロックCK M/ CK P, フレームパルスFP
M/FP Pとは独立している。つまり、現用/ 予備データ
の切替器(MUX)27にて、入力の現用データSTM M[0-7]と
予備データSTM P[0-7]の各書込済みデータDATA M/ DATA
Pの切替(SW)を行っても、出力データ選択用のセレクタ
29にて選択読み出した６並列の出力データDATA[0-5]
と、フレームパルス選択用のセレクタである AND回路70
の出力のフレームパルス出力FPの位相は変化しない。26
の基準フレームパルス用のメモリに書き込まれた基準フ
レームパルスFP Rは、20進の読み出しカウンタ28の最初
の計数出力T[0]により、ＰＬＬ33の出力の読出しクロッ
クRCK に同期して AND回路70の出力としてフレームパル
ス出力FPが読み出され、其のフレームパルス出力FPが、
図11に示すタイミング発生部31に入力され、出力の20進
の読み出しカウンタ28の動作位相Rpの先頭を決める負荷
信号RCL と該カウンタの進みを制御するイネーブル信号
RCENとを発生し、各１ワードが、 120＋７＝127 ビット
で３ワードW1,W2,W3の計 381ビットの各サブフレームの
９個のサブフレームSF1 〜SF9 の合計3429ビットを１周
期として出力データを構成している。タイミング発生部
31は、入力の８系列のデータSTM M[0-7]/STM P[0-7] か
ら、出力の６系列データDATA[0-5] への８-6変換と、図
３の出力データフォーマットの各サブフレームの第１ワ
ード〜第３ワードの各ワードにペイロード（主信号）の
他に無線信号として必要な挿入ビット（補助信号）及び
FECチェックビット（誤り訂正符号）を挿入する様なタ
イミング信号RCL,RCENを発生しており、読み出しカウン
タ28（20進）の読出し動作Rpを制御している。22の現用
データのメモリ、24の予備データのメモリに書き込まれ
た入力の現用データ/ 予備データSTM M[0-7], STM P[0-
7]に対応する各120 並列の書込済みデータQ[0-119]は、
現用/ 予備の切替の第１セレクタ50に相当する MUX27
にて、外部からの切替信号SWにより其の一方が選択さ
れ、出力データ選択用の第２セレクタ60に相当するセレ
クタ29にて、読み出しカウンタ28の出力の20並列のデコ
ード出力T[0]〜T[19] を選択信号として, 6 ビットづつ
並列に選択読み出されて６並列の出力データDATA[0-5]
として外部へ出力される。この様に、入力の各８並列の
現用データSTM M と予備データSTM P の、各クロックCK
M,CK P,フレームパルスFP M,FP P による15進の計数出
力T[0-14]による各120並列の書込済みデータQ[0-119]
を、現用/ 予備の切替部(MUX)27にて、外部切替信号SW
により切り替えても、該各 120並列の書込済みデータQ
[0-119]を読み出すための選択信号T[0]〜T[19] を発生
する20進の読み出しカウンタ28の動作は、該現用/ 予備
の切替27には関与しない基準クロックCK R, 基準フレー
ムパルスFPRを基準として、ＰＬＬ33にて従属同期して
発生された読み出しクロックRCK を20進の読み出しカウ
ンタ28が計数した計数出力T[0]〜T[19] を、出力データ
選択用セレクタ29の選択信号として出力しているので、
現用/ 予備の切替27により変化しない。つまり、データ
選択用のセレクタ29の出力の６系列の出力データDATA[0
-5] の位相は変化しないし、また、データ誤りも発生し
ない。図12の実施例全体のタイムチャートを用いて説明
すると、20進の読み出しカウンタ28の計数出力T[0]〜T
[19] による入力の現用データのメモリ22又は予備デー
タのメモリ24からの各 120並列の書込済みデータの読み
出しは、図12の実施例全体のタイムチャートに示す如
く、入力の基準クロックCK Rを基準フレームパルスFP R
を起点とした15進の25の基準書込みカウンタ3 の出力の
基準書込み位相WPに対する 20 進の読み出しカウンタ28
の読出し位相RPの位相差δφを求める位相比較器32の出
力の位相差δφが、一定位相差約180 ゜となった時のＰ
ＬＬ33の出力の読出しクロックRCK を計数しているの
で、其の時の読み出しカウンタ28の計数出力のデコーダ
出力T[0]〜T[19] は変化しない。つまり、現用データの
メモリ22と予備データのメモリ24への各書込済みの 120
列の現用データ/ 予備データを切替えるセレクタである
MUX 27 の出力であり、データ選択用のセレクタ29の12
0 列の入力であるA[0-119]は、20進の読み出しカウンタ
28から入力される20並列の選択信号S[0-19]により選択
され、出力データX[0-5]を選択出力するが、該セレクタ
29の出力X の６系列のデータ出力DATA[0-5] の位相は、
図９のセレクタ29の論理図に示す如く、入力の20並列の
選択信号S[0-19] の各々に、実際に選択する"1" が１ビ
ットづつシフトして 20 個存在するので、120/20＝６並
列の出力データX[0-5]は変化しない。また、誤り訂正符
号の FECチェックビットを各ワードの主データ（ペイロ
ード) に挿入しているので、27のセレクタ MUXによる現
用データ/ 予備データの切り替えにより、出力データ選
択用のセレクタ(29)の入力データが現用データから予備
データに切り替えられてデータ誤りを発生しても、直ぐ
訂正されて該セレクタ(29)の選択出力の６系列のデータ
出力DATA[0-5] には、符号誤りが発生しない。
【００１２】
【発明の効果】以上説明した如く、本発明によれば、入
力の互に位相差のある現用／予備のデータの切替をエラ
スティックメモリを使用して行っても、出力データの位
相に変化が発生しない。このため、次段の中間中継局ま
たは端局にてフレーム同期が外れる等の障害は発生せ
ず、また、其の切替を行ってもデータ誤りが発生しない
ので、現用／予備のデータの切替を行う無線伝送システ
ムの伝送品質を向上する効果が得られる。
力の互に位相差のある現用／予備のデータの切替をエラ
スティックメモリを使用して行っても、出力データの位
相に変化が発生しない。このため、次段の中間中継局ま
たは端局にてフレーム同期が外れる等の障害は発生せ
ず、また、其の切替を行ってもデータ誤りが発生しない
ので、現用／予備のデータの切替を行う無線伝送システ
ムの伝送品質を向上する効果が得られる。
【図１】 本発明の現用／予備の切替回路の基本構成を
示す原理図
示す原理図
【図２】 本発明の実施例の現用／予備の切替回路を用
いた 64QAMディジタル無線伝送方式の送信側切替部の回
路構成図
いた 64QAMディジタル無線伝送方式の送信側切替部の回
路構成図
【図３】 本発明の実施例の現用／予備の切替回路を用
いた 64QAMディジタル無線伝送方式のフレームフォーマ
ット
いた 64QAMディジタル無線伝送方式のフレームフォーマ
ット
【図４】 本発明の実施例の現用／予備の切替回路の書
込みカウンタ21,23(15進) の構成図
込みカウンタ21,23(15進) の構成図
【図５】 本発明の実施例の現用／予備の切替回路の書
込みカウンタ25（15進) の構成図
込みカウンタ25（15進) の構成図
【図６】 本発明の実施例のデータ用メモリ22,24( 8b
x 15W)の構成図
x 15W)の構成図
【図７】 本発明の実施例のフレームパルス用メモリ26
(1b x 1W) の構成図
(1b x 1W) の構成図
【図８】 本発明の実施例の読み出しカウンタ28（20
進) の構成図
進) の構成図
【図９】 本発明の実施例の出力データ選択用のセレク
タ29の論理図
タ29の論理図
【図10】 本発明の実施例の位相比較器32の構成図
【図11】 本発明の実施例のタイミング発生部31の動作
タイムチャート
タイムチャート
【図12】 本発明の実施例の現用／予備の切替回路の動
作タイムチャート
作タイムチャート
【図13】 従来の現用／予備の切替回路を使用した64QA
Mディジタル無線伝送方式の送信側切替部の回路構成図
Mディジタル無線伝送方式の送信側切替部の回路構成図
【図14】 従来の現用／予備の切替回路を使用した64QA
Mディジタル無線伝送方式の動作タイムチャート
Mディジタル無線伝送方式の動作タイムチャート
(100)は終端部、(1) は現用データ用メモリ手段、(2)
は予備データ用メモリ手段、(3) は基準フレームパルス
用メモリ手段、(4) は選択信号発生手段、(5) はデータ
選択手段、(6) はフレームパルス選択手段、21は現用デ
ータの書込みカウンタ(15 進) 、22は現用データ用のメ
モリ、23は予備データの書込みカウンタ(15進) 、24は
予備データ用のメモリ、25は基準フレームパルスの書込
みカウンタ(15 進) 、26は基準フレームパルス用のメモ
リ、27は現用/ 予備の切替用のセレクタで MUX、28は読
み出しカウンタ(20 進) 、29はデータ選択用のセレク
タ、31はタイミング発生部、32は位相比較器、33はＰＬ
Ｌ、70はフレームパルス選択用のセレクタで AND回路で
ある。
は予備データ用メモリ手段、(3) は基準フレームパルス
用メモリ手段、(4) は選択信号発生手段、(5) はデータ
選択手段、(6) はフレームパルス選択手段、21は現用デ
ータの書込みカウンタ(15 進) 、22は現用データ用のメ
モリ、23は予備データの書込みカウンタ(15進) 、24は
予備データ用のメモリ、25は基準フレームパルスの書込
みカウンタ(15 進) 、26は基準フレームパルス用のメモ
リ、27は現用/ 予備の切替用のセレクタで MUX、28は読
み出しカウンタ(20 進) 、29はデータ選択用のセレク
タ、31はタイミング発生部、32は位相比較器、33はＰＬ
Ｌ、70はフレームパルス選択用のセレクタで AND回路で
ある。
Claims (1)
- 【請求項１】 与えられた基準クロック(CK R)と基準フ
レームパルス(FP R)とに同期して現用及び予備データ(S
TM M,STM P) と現用及び予備クロック(CK M,CK P) と現
用及び予備フレームパルス(FP M,FP P) とを出力する終
端部(100) と、 該現用フレームパルス(FP M)を基準とした所定のタイミ
ングで、該現用クロック(CK M)により該現用データ(STM
M) を書き込む現用データ用メモリ手段(1) と、 該予備フレームパルス(FP P)を基準とした所定のタイミ
ングで、該予備クロック(CK P)により該予備データ(STM
P) を書き込む予備データ用メモリ手段(2) と、 該基準フレームパルス(FP R)を基準とした所定のタイミ
ングで、該基準クロック(CK R)により該基準フレームパ
ルス(FP R)を書き込む基準フレームパルス用メモリ手段
(3) と、 該基準フレームパルス(FP R)を書き込むタイミング(Wp)
に対して所定の位相関係を有する選択信号(T0〜T19)を
発生する選択信号発生手段(4) と、 該選択信号(T0〜T19)により、該現用及び予備データ用
メモリ手段(1,2) のうち切替信号(SW)により示された方
からデータ(DATA)を読み出すデータ選択手段(5)と、 該選択信号(T0)により、該基準フレームパルス用メモリ
手段(3) からフレームパルス(FP)を読み出すフレームパ
ルス選択手段(6) と、を有することを特徴とした現用／
予備の切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6013030A JPH07221724A (ja) | 1994-02-07 | 1994-02-07 | 現用／予備の切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6013030A JPH07221724A (ja) | 1994-02-07 | 1994-02-07 | 現用／予備の切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221724A true JPH07221724A (ja) | 1995-08-18 |
Family
ID=11821742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6013030A Withdrawn JPH07221724A (ja) | 1994-02-07 | 1994-02-07 | 現用／予備の切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009104512A1 (ja) | 2008-02-18 | 2009-08-27 | 日本電気株式会社 | 送信方法、受信方法、送信装置、受信装置、伝送装置及び伝送システム |
| EP2139160A1 (en) * | 2007-04-13 | 2009-12-30 | Huawei Technologies Co., Ltd. | Method and device for controlling main-backup inversion |
-
1994
- 1994-02-07 JP JP6013030A patent/JPH07221724A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2139160A1 (en) * | 2007-04-13 | 2009-12-30 | Huawei Technologies Co., Ltd. | Method and device for controlling main-backup inversion |
| EP2139160A4 (en) * | 2007-04-13 | 2010-11-24 | Huawei Tech Co Ltd | METHOD AND DEVICE FOR CONTROLLING MAIN BACKUP INVERSION |
| WO2009104512A1 (ja) | 2008-02-18 | 2009-08-27 | 日本電気株式会社 | 送信方法、受信方法、送信装置、受信装置、伝送装置及び伝送システム |
| US8520706B2 (en) | 2008-02-18 | 2013-08-27 | Nec Corporation | Transmitting method, receiving method, transmitting device and receiving device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211534A (ja) | データ伝送方法 | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| US8660146B2 (en) | Telecom multiplexer for variable rate composite bit stream | |
| US5596603A (en) | Device for wireless transmission of digital data, in particular of audio data, by infrared light in headphones | |
| JPH08204666A (ja) | 制御回路付き伝送システム及び比較器付き制御回路 | |
| JPH07221724A (ja) | 現用／予備の切替回路 | |
| AU657183B2 (en) | Logical machine for processing control information of telecommunication transmission frames | |
| AU640727B2 (en) | Device for inserting information bits into a specific frame structure | |
| EP0818900B1 (en) | Digital signal multiplexing apparatus | |
| JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| US6222892B1 (en) | Synchronization message reception processing apparatus | |
| JP3496658B2 (ja) | 無瞬断切替方法および無瞬断切替装置 | |
| JP3989839B2 (ja) | 情報処理システム | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| JP2658658B2 (ja) | キャリア間遅延差調整器 | |
| JPH04212538A (ja) | ディジタル無線伝送方式 | |
| JPH05304517A (ja) | 送端切替方式 | |
| JPH0993212A (ja) | 符号誤り監視結果送出装置 | |
| KR100237456B1 (ko) | 다중화를 위한 프레임 구조 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| JP2730519B2 (ja) | スタッフ同期回路 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JPH1155229A (ja) | 伝送路切替装置 | |
| JP2876747B2 (ja) | フレーム同期回路 | |
| JPH0465937A (ja) | 回線切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |