JPH07221044A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH07221044A JPH07221044A JP6035472A JP3547294A JPH07221044A JP H07221044 A JPH07221044 A JP H07221044A JP 6035472 A JP6035472 A JP 6035472A JP 3547294 A JP3547294 A JP 3547294A JP H07221044 A JPH07221044 A JP H07221044A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- channel
- film
- channel diffusion
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、Ｐチャネル拡散領域上とＮチャネル拡散
領域上で均一な膜厚を有するシリサイド形成を行なうた
めの工程を有する半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a semiconductor device having a step for forming a silicide having a uniform film thickness on a P channel diffusion region and an N channel diffusion region. It relates to a manufacturing method.
【０００２】[0002]
【従来の技術】ＣＭＯＳ型半導体装置が高集積化されて
くると、それにつれて接合深さも浅くなり、不純物拡散
層抵抗が増加し、高速性を有する半導体装置の製造の妨
げになっている。そこで、拡散層上や多結晶シリコンの
ゲート電極上に高融点金属シリサイド膜を自己整合的に
形成するサリサイド技術が用いられている。サリサイド
技術における高融点金属シリサイド膜を形成する方法と
しては、図４（ａ）に示すように、通常のＣＭＯＳ半導
体装置製造プロセスに従って、ゲート酸化膜（４）とポ
リシリコン（５）からなるゲート電極とＬＤＤ構造を形
成する。次に、図４（ｂ）に示すように、Ｐチャネル領
域をマスクで覆った後、Ｎチャネル領域（８）にポリシ
リコン（５）をマスクとしてＮ型不純物、例えばヒ素を
注入する。2. Description of the Related Art As CMOS type semiconductor devices are highly integrated, the junction depth becomes smaller and the impurity diffusion layer resistance increases, which hinders the manufacture of high speed semiconductor devices. Therefore, a salicide technique is used in which a refractory metal silicide film is formed in a self-aligned manner on a diffusion layer or a gate electrode of polycrystalline silicon. As a method of forming a refractory metal silicide film in the salicide technique, as shown in FIG. 4A, a gate electrode composed of a gate oxide film (4) and polysilicon (5) is used in accordance with a normal CMOS semiconductor device manufacturing process. To form an LDD structure. Next, as shown in FIG. 4B, after covering the P channel region with a mask, an N type impurity such as arsenic is implanted into the N channel region (8) using the polysilicon (5) as a mask.
【０００３】次に、図４（ｃ）に示すように、Ｎチャネ
ル領域をマスクで覆った後、Ｐチャネル領域（９）にポ
リシリコン（５）をマスクとしてＰ型不純物、例えばフ
ッ化ボロンを注入する。その後、図５（ｄ）に示すよう
に、全面に高融点金属としてのチタン膜（１０）をスパ
ッタリング法にて形成した後、窒素雰囲気中で第１熱処
理を施しＮチャネル拡散領域（８）上、Ｐチャネル拡散
領域（９）上で同時にシリサイド反応を起こす。その
後、余剰Ｔｉエッチ後第２熱処理を施し、Ｎチャネル拡
散領域（８）上、Ｐチャネル拡散領域（９）上、ポリシ
リコン（５）上にチタンシリサイド膜（１１）を形成す
る（図５（ｅ））。この方法を基本として、より良いＣ
ＭＯＳ半導体装置の製造のために、種々のシリサイド形
成方法が提案されている。Next, as shown in FIG. 4 (c), after covering the N-channel region with a mask, the P-channel region (9) is filled with a P-type impurity such as boron fluoride with the polysilicon (5) as a mask. inject. After that, as shown in FIG. 5D, a titanium film (10) as a refractory metal is formed on the entire surface by a sputtering method, and then a first heat treatment is performed in a nitrogen atmosphere to form a N-channel diffusion region (8). , P channel diffusion regions (9) simultaneously cause a silicide reaction. Then, after the excess Ti is etched, a second heat treatment is performed to form a titanium silicide film (11) on the N channel diffusion region (8), the P channel diffusion region (9) and the polysilicon (5) (FIG. 5 ( e)). Better C based on this method
Various silicide forming methods have been proposed for manufacturing MOS semiconductor devices.
【０００４】特開平３−２１０１５では、リーク電流の
発生といった接合特性劣化の防止、最適な接合深さの形
成、横方向へのシリサイド形成防止のために、スパッタ
リングされた高融点金属膜とシリコン基板界面にアルゴ
ン又はシリコンイオンをイオン注入して界面を混合する
方法を提供している。即ち、図６（ａ）が示すように通
常のＣＭＯＳ半導体装置製造プロセスに従って、Ｐチャ
ネル領域とＮチャネル領域を有するＬＤＤ構造を持った
ＭＯＳ構造を形成する。Ｐチャネル拡散領域（９）、Ｎ
チャネル拡散領域（８）を形成する際には、各々異なっ
た条件の熱処理を施す。次に、図６（ｂ）に示すように
全面に高融点金属膜としてのチタン膜（１０）をスパッ
タリング法にて形成した後、全面にアルゴンを飛程がチ
タン膜（１０）とシリコン基板（１）の界面となるよう
にチタン膜（１０）を通してイオン注入を行なう。In Japanese Patent Laid-Open No. 3-21015, a sputtered refractory metal film and a silicon substrate are used in order to prevent deterioration of junction characteristics such as generation of leak current, formation of an optimum junction depth, and prevention of lateral silicide formation. There is provided a method of implanting argon or silicon ions into the interface to mix the interface. That is, as shown in FIG. 6A, a MOS structure having an LDD structure having a P-channel region and an N-channel region is formed according to a normal CMOS semiconductor device manufacturing process. P channel diffusion region (9), N
When forming the channel diffusion region (8), heat treatment under different conditions is performed. Next, as shown in FIG. 6B, a titanium film (10) as a refractory metal film is formed on the entire surface by a sputtering method, and then the range of argon is covered with the titanium film (10) and the silicon substrate (10). Ions are implanted through the titanium film (10) so as to be the interface of 1).
【０００５】その後、図６（ｃ）に示すようにチタンシ
リサイド膜を形成するために、ランプアニール法にて６
００〜６５０℃で第１熱処理を施し、未反応チタン膜除
去後７００〜８００℃で第２熱処理を行ない、Ｐチャネ
ル拡散領域（９）、Ｎチャネル拡散領域（８）ならびに
ポリシリコン（５）上にチタンシリサイド膜（１１）を
形成する。その後、従来のプロセスに従って、層間絶縁
膜を形成し、コンタクトホールを開孔し、メタル配線、
保護膜を形成する。After that, in order to form a titanium silicide film as shown in FIG.
The first heat treatment is performed at 00 to 650 ° C., the second heat treatment is performed at 700 to 800 ° C. after removing the unreacted titanium film, and the P channel diffusion region (9), the N channel diffusion region (8) and the polysilicon (5) are formed. Then, a titanium silicide film (11) is formed. Then, according to the conventional process, an interlayer insulating film is formed, contact holes are opened, metal wiring,
A protective film is formed.
【０００６】[0006]
【発明が解決しようとする課題】従来の方法では、同一
条件で熱処理を行なった場合、Ｐチャネル拡散層とＮチ
ャネル拡散層上で形成されるチタンシリサイド膜厚が異
なるといった欠点がある。すなわち、Ｎチャネル拡散層
では通常高濃度のヒ素がドープされており、その結果シ
リサイド反応が抑制され薄膜のチタンシリサイド膜が形
成される。一方、Ｐチャネル拡散層にドープされている
ボロンのシリサイド反応に及ぼす影響は小さく、厚膜の
チタンシリサイドが形成される。このように両チャネル
拡散層上で異なった膜厚のチタンシリサイドが形成され
ることは、ＣＭＯＳ半導体装置の性能に種々の悪影響を
及ぼす。The conventional method has a drawback that the film thicknesses of titanium silicide formed on the P-channel diffusion layer and the N-channel diffusion layer are different when the heat treatment is performed under the same conditions. That is, the N channel diffusion layer is usually doped with high concentration of arsenic, and as a result, the silicide reaction is suppressed and a thin titanium silicide film is formed. On the other hand, the boron doped in the P channel diffusion layer has a small effect on the silicide reaction, and a thick film of titanium silicide is formed. The formation of titanium silicide having different film thicknesses on both channel diffusion layers in this manner has various adverse effects on the performance of the CMOS semiconductor device.
【０００７】例えば、薄膜のチタンシリサイドが形成さ
れているＮチャネル拡散層上では、層間絶縁膜リフロー
プロセスにおいて、チタンシリサイド自身の凝集が発生
し、拡散層抵抗の上昇を引き起こす。厚膜のチタンシリ
サイド形成されているＰチャネル拡散層では、接触抵抗
の増大によるオン電流の低下が生じる。一方、特開平３
−２１０１５では、Ｐチャネル拡散領域形成とＮチャネ
ル拡散領域形成で別の条件で熱処理を施しており、不純
物分布の制御を困難にしていると同時にプロセス工程の
増大を引き起こしている。また、形成されたチタンシリ
サイド膜厚が均一に形成されているかどうかは言及され
ていない。そこで本発明では、同一条件で熱処理を行な
った場合、両チャネル拡散層上で均一な膜厚を有するチ
タンシリサイド膜を形成し、上記問題を解決する方法を
提供することにある。For example, on the N-channel diffusion layer where the thin film titanium silicide is formed, the titanium silicide itself agglomerates in the inter-layer insulating film reflow process, causing an increase in the resistance of the diffusion layer. In the P channel diffusion layer formed of thick titanium silicide, the on-current decreases due to the increase in contact resistance. On the other hand, JP-A-3
In No. 21015, the heat treatment is performed under different conditions for forming the P-channel diffusion region and the N-channel diffusion region, which makes it difficult to control the impurity distribution and causes an increase in process steps. Further, it is not mentioned whether the formed titanium silicide film has a uniform thickness. Therefore, the present invention provides a method for solving the above problem by forming a titanium silicide film having a uniform film thickness on both channel diffusion layers when heat treatment is performed under the same conditions.
【０００８】[0008]
【課題を解決するための手段】本発明は、シリコン基板
上の拡散領域に不純物を導入する工程と拡散領域にシリ
コンイオンを注入する工程と窒素雰囲気中又は酸化性雰
囲気で熱処理を施す工程と高融点金属膜を全面に形成す
る工程と高融点金属シリサイドを形成するための熱処理
工程を含むことを特徴とする半導体装置の製造方法であ
り、また、シリコンイオンを注入する拡散領域がＮチャ
ネル領域であることを特徴とする半導体装置の製造方法
である。さらに、シリコン基板上の拡散領域に不純物を
導入する工程と酸化性雰囲気で熱処理を施す工程と高融
点金属膜を全面に形成する工程と高融点金属シリサイド
を形成するための熱処理工程を含むことを特徴とする半
導体装置の製造方法である。さらにまた、Ｎチャネル領
域にＮ型不純物としてヒ素を注入してＮチャネル拡散領
域を形成することを特徴とする半導体装置の製造方法で
ある。According to the present invention, a step of introducing impurities into a diffusion region on a silicon substrate, a step of implanting silicon ions into the diffusion region, and a step of performing heat treatment in a nitrogen atmosphere or an oxidizing atmosphere are required. A method of manufacturing a semiconductor device, which includes a step of forming a melting point metal film on the entire surface and a heat treatment step of forming a refractory metal silicide, and a diffusion region into which a silicon ion is implanted is an N channel region. A method of manufacturing a semiconductor device is characterized by the following. The method further includes the steps of introducing impurities into the diffusion region on the silicon substrate, performing heat treatment in an oxidizing atmosphere, forming a refractory metal film over the entire surface, and performing heat treatment to form refractory metal silicide. A method for manufacturing a characteristic semiconductor device. Furthermore, in the method of manufacturing a semiconductor device, arsenic is implanted into the N channel region as an N-type impurity to form an N channel diffusion region.
【０００９】[0009]
【作用】本発明においては、拡散領域にシリコンイオン
を注入し、酸化性雰囲気または窒素雰囲気中で熱処理す
ることにより、過剰なシリコン原子がＮチャネル拡散領
域に注入されているため、熱処理時に原子空孔を埋める
ことによって、複合欠陥の形成を抑制することができ
る。そのため、Ｎチャネル拡散領域上のチタンシリサイ
ド反応抑制が緩和され、通常の方法よりも膜厚のチタン
シリサイドを形成することができるものである。また、
シリコンイオンの注入は、Ｎチャネル領域において、熱
処理時に原子空孔を埋めることによって、複合欠陥の形
成を抑制することができるもので、同一条件で熱処理を
行った場合、両チャネル拡散層上で均一な膜厚を有する
チタンシリサイド膜を形成できるものである。なお、Ｐ
チャネル領域においてはＰチャネル拡散層にドープされ
ているボロンのシリサイド反応に及ぼす影響は小さく、
厚膜のチタンシリサイドが形成されるもので、シリコン
イオンが注入されても影響はないものである。さらに、
本発明においては、酸化性雰囲気で熱処理することによ
り、２Ｓｉ＋Ｏ2＝ＳｉＯ2＋ＳｉIの反応により格子間
シリコンが供給される。そのため格子間シリコンが原子
空孔を埋めることによって、複合欠陥の形成を抑制する
ことができる。この場合シリコンは、拡散領域にシリコ
ンイオンを注入して良いし、また基板を構成しているシ
リコンからのものでも良い。これによって、両チャネル
拡散層上で均一な膜厚を有するチタンシリサイド膜を形
成できるものである。In the present invention, since silicon ions are implanted into the diffusion region and heat-treated in an oxidizing atmosphere or a nitrogen atmosphere, excess silicon atoms are implanted into the N-channel diffusion region. By filling the holes, formation of compound defects can be suppressed. Therefore, the suppression of the titanium silicide reaction on the N-channel diffusion region is relaxed, and titanium silicide having a film thickness larger than that of the usual method can be formed. Also,
The implantation of silicon ions can suppress the formation of compound defects in the N-channel region by filling the atomic vacancies during the heat treatment, and when the heat treatment is performed under the same conditions, it is even on both channel diffusion layers. It is possible to form a titanium silicide film having various thicknesses. Note that P
In the channel region, the influence of boron doped in the P channel diffusion layer on the silicide reaction is small,
Thick film of titanium silicide is formed, and there is no effect even if silicon ions are implanted. further,
In the present invention, by performing heat treatment in an oxidizing atmosphere, interstitial silicon is supplied by the reaction of 2Si + O 2 ═SiO 2 + Si I. Therefore, interstitial silicon fills the atomic vacancies, thereby suppressing the formation of compound defects. In this case, the silicon may be implanted with silicon ions in the diffusion region, or may be from silicon forming the substrate. As a result, a titanium silicide film having a uniform film thickness can be formed on both channel diffusion layers.
【００１０】[0010]
【実施例】第１ 次に本発明の実施例について図面を参
照にして詳細に説明する。 〔実施例１〕本発明の第１の実施例について図１及び図
２で説明する。図１（ａ）は従来の方法によってシリコ
ン基板上にゲート電極までが形成された状態を表してい
る。Ｐ型シリコン基板（１）に、Ｎ型ウェル（２）が形
成され、素子分離のためにフィールド酸化膜（３）が形
成されている。その後、ゲート酸化膜（４）が形成さ
れ、その上にポリシリコン（５）が形成されてゲート電
極とするためにゲート酸化膜（４）とポリシリコン
（５）がパターン化されている。Embodiment 1 Next, an embodiment of the present invention will be described in detail with reference to the drawings. [Embodiment 1] A first embodiment of the present invention will be described with reference to FIGS. FIG. 1A shows a state in which even a gate electrode is formed on a silicon substrate by a conventional method. An N-type well (2) is formed on a P-type silicon substrate (1), and a field oxide film (3) is formed for element isolation. After that, a gate oxide film (4) is formed, and a polysilicon (5) is formed on the gate oxide film (4), and the gate oxide film (4) and the polysilicon (5) are patterned to form a gate electrode.
【００１１】次に図１（ｂ）に示すように、Ｎチャネル
ＭＯＳトランジスタをＬＤＤ構造とするために、Ｎチャ
ネル領域にポリシリコン（５）をマスクとしてＮ型不純
物、例えばリンを低濃度注入し、低濃度拡散領域（６）
を形成する。その後、ゲート電極側面に酸化膜（７）を
形成し、Ｎチャネル領域にＮ型不純物であるヒ素を高濃
度に注入してＮチャネル拡散領域（８）を形成する。そ
の後、Ｎチャネル拡散領域（８）を過剰なシリコン原子
状態にするために、シリコンイオンを注入する。同様
に、Ｎ型ウェル（２）上にＰチャネルＭＯＳトランジス
タを形成する。すなわち、ポリシリコン（５）をマスク
にしてＰチャネル領域にＰ型不純物であるフッ化ボロン
を高濃度に注入してＰチャネル拡散領域（９）を形成す
る。Next, as shown in FIG. 1B, in order to make the N-channel MOS transistor have an LDD structure, an N-type impurity such as phosphorus is implanted at a low concentration in the N-channel region using polysilicon (5) as a mask. , Low concentration diffusion region (6)
To form. After that, an oxide film (7) is formed on the side surface of the gate electrode, and arsenic, which is an N-type impurity, is implanted into the N channel region at a high concentration to form an N channel diffusion region (8). Then, silicon ions are implanted to bring the N-channel diffusion region (8) into an excessive silicon atomic state. Similarly, a P-channel MOS transistor is formed on the N-type well (2). That is, using the polysilicon (5) as a mask, boron fluoride, which is a P-type impurity, is implanted at a high concentration into the P-channel region to form the P-channel diffusion region (9).
【００１２】その後、両チャネル拡散領域の不純物を活
性化するために９００℃３０分程度の熱処理を窒素雰囲
気中で行なう。この際、通常ではＮチャネル拡散領域で
は、高濃度のヒ素が偏析してヒ素クラスターと原子空孔
からなる複合欠陥が形成されやすい。しかし本発明で
は、過剰なシリコン原子がＮチャネル拡散領域（８）に
注入されているため、熱処理時に原子空孔を埋めること
によって複合欠陥の形成を抑制することができる。次
に、図２（ｃ）に示すように、全面に高融点金属膜とし
てチタン膜（１０）をスパッタリング方法によって５０
０Å程度形成する。その後、拡散領域（８），（９）上
とポリシリコン（５）上にチタンシリサイド膜を形成す
るために、窒素雰囲気中でランプアニール法により６５
０℃付近で３０秒程度の第１熱処理を施す。この際、通
常の方法ではＮチャネル拡散領域（８）には、ヒ素クラ
スターと原子空孔からなる複合欠陥が存在するためにチ
タンシリサイド反応が抑制される。その結果Ｎチャネル
拡散領域（８）上では、Ｐチャネル拡散領域（９）上と
比べて薄いチタンシリサイド膜が形成されてしまう。After that, a heat treatment at 900 ° C. for about 30 minutes is performed in a nitrogen atmosphere in order to activate the impurities in both channel diffusion regions. At this time, normally, in the N-channel diffusion region, a high concentration of arsenic is segregated and a complex defect composed of arsenic clusters and atomic vacancies is likely to be formed. However, in the present invention, since excess silicon atoms are injected into the N channel diffusion region (8), the formation of compound defects can be suppressed by filling the atomic vacancies during the heat treatment. Next, as shown in FIG. 2C, a titanium film (10) is formed as a refractory metal film on the entire surface by a sputtering method.
Form about 0Å. Then, in order to form a titanium silicide film on the diffusion regions (8) and (9) and on the polysilicon (5), a lamp annealing method is performed in a nitrogen atmosphere to form a titanium silicide film.
A first heat treatment is performed at about 0 ° C. for about 30 seconds. At this time, the titanium silicide reaction is suppressed by the usual method because the N-channel diffusion region (8) has a complex defect composed of arsenic clusters and atomic vacancies. As a result, a thinner titanium silicide film is formed on the N channel diffusion region (8) than on the P channel diffusion region (9).
【００１３】しかし、本発明によってヒ素クラスターと
原子空孔からなる複合欠陥の形成を抑制しておくと、Ｎ
チャネル拡散領域（８）上のチタンシリサイド反応抑制
が緩和され、通常の方法よりも１．４倍の厚膜のチタン
シリサイドを形成することができた。次に、チタンシリ
サイド上に存在する未反応のチタンならびにチタンナイ
トライドを、アンモニア過酸化水素水を用いて除去す
る。次に、８５０℃付近で１０秒程度で第２熱処理を施
すことによって、図２（ｄ）に示すように、Ｃ５４構造
を持つ均一な膜厚のチタンシリサイド膜が両チャネル拡
散領域（８），（９）上ならびにポリシリコン（５）上
に選択的に形成された状態となる。その後は、通常のプ
ロセスにしたがって、層間絶縁膜を形成し、コンタクト
ホールを開孔し、メタル配線を形成し、保護膜を形成す
る。However, if the formation of compound defects consisting of arsenic clusters and atomic vacancies is suppressed by the present invention, N
The suppression of the titanium silicide reaction on the channel diffusion region (8) was relaxed, and it was possible to form a titanium silicide having a film thickness 1.4 times that of the conventional method. Next, unreacted titanium and titanium nitride existing on the titanium silicide are removed by using ammonia hydrogen peroxide solution. Next, by performing a second heat treatment at around 850 ° C. for about 10 seconds, as shown in FIG. 2D, a titanium silicide film having a uniform thickness having a C54 structure is formed on both channel diffusion regions (8), It is in a state of being selectively formed on (9) and polysilicon (5). After that, an interlayer insulating film is formed, a contact hole is opened, a metal wiring is formed, and a protective film is formed according to a normal process.
【００１４】〔実施例２〕本発明の第２の実施例につい
て図３を用いて説明する。図３（ａ）に示すように、Ｎ
型ウェル（２）を形成し、フィールド酸化膜（３）を形
成し、ゲート電極を形成し、Ｎチャネル拡散領域（８）
にヒ素を、Ｐチャネル拡散領域（９）にフッ化ボロンを
注入するまでは実施例１と同様である。その後、両チャ
ネル拡散領域の不純物を活性化するために９００℃、３
０分程度の熱処理を酸化性雰囲気中で行なう。この際、
実施例１で述べたように、通常の方法ではＮチャネル拡
散領域（８）では、ヒ素クラスターと原子空孔からなる
複合欠陥が形成されやすい。しかし本発明では、酸化性
雰囲気中で熱処理が施されているため２Ｓｉ＋Ｏ2＝Ｓ
ｉＯ2＋ＳｉIの反応により格子間シリコンが供給され
る。そのため格子間シリコンが原子空孔を埋めることに
よって、複合欠陥の形成を抑制することができる。[Second Embodiment] A second embodiment of the present invention will be described with reference to FIG. As shown in FIG.
Forming a well (2), forming a field oxide film (3), forming a gate electrode, and N channel diffusion region (8)
The same procedure as in Example 1 is performed until arsenic is implanted into the P channel diffusion region and boron fluoride is implanted into the P channel diffusion region (9). Then, in order to activate the impurities in both channel diffusion regions, 900 ° C., 3
Heat treatment for about 0 minutes is performed in an oxidizing atmosphere. On this occasion,
As described in Example 1, in the normal method, the N-channel diffusion region (8) is likely to form a complex defect composed of arsenic clusters and atomic vacancies. However, in the present invention, since the heat treatment is performed in the oxidizing atmosphere, 2Si + O 2 = S
Interstitial silicon is supplied by the reaction of iO 2 + Si I. Therefore, interstitial silicon fills the atomic vacancies, thereby suppressing the formation of compound defects.
【００１５】次に図３（ｂ）に示すように、全面に高融
点金属膜としてチタン膜（１０）をスパッタリング方法
によって５００Å程度形成する。その後、拡散領域
（８）、（９）上とポリシリコン（５）上にチタンシリ
サイド膜を形成するために、窒素雰囲気中でランプアニ
ール法により６５０℃付近で３０秒程度の第１熱処理を
施す。この際、通常の方法ではＮチャネル拡散領域
（８）には、ヒ素クラスターと原子空孔からなる複合欠
陥が存在するためにチタンシリサイド反応が抑制され
る。その結果、Ｎチャネル拡散領域（８）上では、Ｐチ
ャネル拡散領域（９）上と比べて薄いチタンシリサイド
膜が形成されてしまう。Next, as shown in FIG. 3 (b), a titanium film (10) as a refractory metal film is formed on the entire surface by a sputtering method to a thickness of about 500 liters. Then, in order to form a titanium silicide film on the diffusion regions (8) and (9) and on the polysilicon (5), a first heat treatment is performed at about 650 ° C. for about 30 seconds by a lamp annealing method in a nitrogen atmosphere. . At this time, the titanium silicide reaction is suppressed by the usual method because the N-channel diffusion region (8) has complex defects composed of arsenic clusters and atomic vacancies. As a result, a thinner titanium silicide film is formed on the N channel diffusion region (8) than on the P channel diffusion region (9).
【００１６】しかし、本発明によってヒ素クラスターと
原子空孔からなる複合欠陥の形成を抑制しておくと、Ｎ
チャネル拡散領域（８）上のチタンシリサイド反応抑制
が緩和され、通常の方法よりも１．２倍の厚膜のチタン
シリサイドを形成することができた。ＣＭＯＳトランジ
スタを製造するための、未反応チタンならびにチタンナ
イトライドの除去工程以降は実施例１で示したのと同様
である。However, if the formation of compound defects composed of arsenic clusters and atomic vacancies is suppressed by the present invention, N
The suppression of the titanium silicide reaction on the channel diffusion region (8) was relaxed, and it was possible to form a titanium silicide having a film thickness 1.2 times that of the ordinary method. The process after removing the unreacted titanium and titanium nitride for manufacturing the CMOS transistor is the same as that shown in the first embodiment.
【００１７】[0017]
【発明の効果】以上説明したように本発明によれば、Ｎ
チャネル拡散領域でヒ素クラスターと原子空孔からなる
複合欠陥の形成を抑制することができ、Ｎチャネル拡散
領域でのチタンシリサイド反応抑制を緩和することに効
果を発揮する。その結果、同一条件でシリサイド反応熱
処理を行なった場合、両チャネル拡散領域上で均一な膜
厚を有するチタンシリサイド膜を形成することが可能と
なる。そして、Ｎチャネル拡散領域でチタンシリサイド
の凝集が抑止され、Ｐチャネル拡散領域で接触抵抗の上
昇によるオン電流の低下が抑止される。As described above, according to the present invention, N
It is possible to suppress the formation of complex defects composed of arsenic clusters and atomic vacancies in the channel diffusion region, and it is effective in mitigating the suppression of the titanium silicide reaction in the N channel diffusion region. As a result, when the silicide reaction heat treatment is performed under the same conditions, it becomes possible to form a titanium silicide film having a uniform film thickness on both channel diffusion regions. Then, the aggregation of titanium silicide is suppressed in the N-channel diffusion region, and the reduction of the on-current due to the increase in contact resistance is suppressed in the P-channel diffusion region.
【図１】本発明の第１の実施例を説明するための半導体
製造装置の工程（ａ）、（ｂ）断面図。FIG. 1 is a sectional view of steps (a) and (b) of a semiconductor manufacturing apparatus for explaining a first embodiment of the present invention.
【図２】本発明の第１の実施例を説明するための半導体
製造装置の図１に続く工程（ｃ）、（ｄ）断面図。FIG. 2 is a sectional view of steps (c) and (d) following FIG. 1 of the semiconductor manufacturing apparatus for explaining the first embodiment of the present invention.
【図３】本発明の第２の実施例を説明するための半導体
製造装置の工程断面図。FIG. 3 is a process sectional view of a semiconductor manufacturing apparatus for explaining a second embodiment of the present invention.
【図４】従来の半導体製造装置の製造方法を説明するた
めの工程（ａ）〜（ｃ）断面図。FIG. 4 is a sectional view of steps (a) to (c) for explaining a conventional method for manufacturing a semiconductor manufacturing apparatus.
【図５】従来の半導体製造装置の製造方法を説明するた
めの図４に続く工程（ｄ）、（ｅ）断面図。FIG. 5 is a sectional view of steps (d) and (e) following FIG. 4 for explaining the conventional method for manufacturing a semiconductor manufacturing apparatus.
【図６】従来の半導体製造装置の製造方法を説明するた
めの工程断面図FIG. 6 is a process sectional view for explaining a conventional method for manufacturing a semiconductor manufacturing apparatus.
１ Ｐ型シリコン基板 ２ Ｎ型ウェル ３ フィールド酸化膜 ４ ゲート酸化膜 ５ ポリシリコン ６ 低濃度拡散領域 ７ 酸化膜 ８ Ｎチャネル拡散領域 ９ Ｐチャネル拡散領域 １０ チタン膜 １１ チタンシリサイド膜 1 P-type silicon substrate 2 N-type well 3 Field oxide film 4 Gate oxide film 5 Polysilicon 6 Low concentration diffusion region 7 Oxide film 8 N channel diffusion region 9 P channel diffusion region 10 Titanium film 11 Titanium silicide film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 27/092
Claims (4)
入する工程と拡散領域にシリコンイオンを注入する工程
と窒素雰囲気中又は酸化性雰囲気で熱処理を施す工程と
高融点金属膜を全面に形成する工程と高融点金属シリサ
イドを形成するための熱処理工程を含むことを特徴とす
る半導体装置の製造方法。1. A step of introducing impurities into a diffusion region on a silicon substrate, a step of implanting silicon ions into the diffusion region, a step of performing heat treatment in a nitrogen atmosphere or an oxidizing atmosphere, and forming a refractory metal film on the entire surface. And a heat treatment step for forming a refractory metal silicide.
チャネル領域であることを特徴とする請求項１に記載の
半導体装置の製造方法。2. The diffusion region for implanting silicon ions is N
The method for manufacturing a semiconductor device according to claim 1, wherein the method is a channel region.
入する工程と酸化性雰囲気で熱処理を施す工程と高融点
金属膜を全面に形成する工程と高融点金属シリサイドを
形成するための熱処理工程を含むことを特徴とする半導
体装置の製造方法。3. A step of introducing impurities into a diffusion region on a silicon substrate, a step of performing heat treatment in an oxidizing atmosphere, a step of forming a refractory metal film on the entire surface, and a step of heat treatment for forming refractory metal silicide. A method of manufacturing a semiconductor device, comprising:
を注入してＮチャネル拡散領域を形成することを特徴と
する請求項１〜３のいずれかに記載の半導体装置の製造
方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein arsenic is implanted into the N channel region as an N-type impurity to form an N channel diffusion region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035472A JP2746100B2 (en) | 1994-02-08 | 1994-02-08 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035472A JP2746100B2 (en) | 1994-02-08 | 1994-02-08 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221044A true JPH07221044A (en) | 1995-08-18 |
| JP2746100B2 JP2746100B2 (en) | 1998-04-28 |
Family
ID=12442726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6035472A Expired - Lifetime JP2746100B2 (en) | 1994-02-08 | 1994-02-08 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746100B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341588B1 (en) * | 1999-12-28 | 2002-06-22 | 박종섭 | Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer |
| KR100368310B1 (en) * | 2000-12-29 | 2003-01-24 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
| KR100401500B1 (en) * | 2001-01-02 | 2003-10-17 | 주식회사 하이닉스반도체 | Method of fabricating semiconductor devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683935A (en) * | 1979-12-12 | 1981-07-08 | Sony Corp | Formation of metal layer |
| JPH05343424A (en) * | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | Semiconductor device and manufacture of the same |
| JPH06112158A (en) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | Manufacture of semiconductor device |
-
1994
- 1994-02-08 JP JP6035472A patent/JP2746100B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5683935A (en) * | 1979-12-12 | 1981-07-08 | Sony Corp | Formation of metal layer |
| JPH05343424A (en) * | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | Semiconductor device and manufacture of the same |
| JPH06112158A (en) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341588B1 (en) * | 1999-12-28 | 2002-06-22 | 박종섭 | Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer |
| KR100368310B1 (en) * | 2000-12-29 | 2003-01-24 | 주식회사 하이닉스반도체 | Method of manufacturing semiconductor device |
| KR100401500B1 (en) * | 2001-01-02 | 2003-10-17 | 주식회사 하이닉스반도체 | Method of fabricating semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2746100B2 (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436747B1 (en) | Method of fabricating semiconductor device | |
| JP3523151B2 (en) | Method for manufacturing MOS transistor | |
| US5665646A (en) | Method for manufacturing semiconductor device with low electric resistance silicide layer on silicon surface | |
| KR20030044800A (en) | Semiconductor device having a low-resistance gate electrode | |
| JP2001007220A (en) | Manufacture of semiconductor device | |
| JPH06310667A (en) | Semiconductor device and manufacture thereof | |
| US6492264B2 (en) | Semiconductor device having a silicide layer with silicon-rich region and method for making the same | |
| US7015107B2 (en) | Method of manufacturing semiconductor device | |
| JP3014030B2 (en) | Method for manufacturing semiconductor device | |
| JP2930042B2 (en) | Method for manufacturing semiconductor device | |
| JPH08321613A (en) | Method of manufacturing semiconductor device | |
| JP2790157B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| US6524904B1 (en) | Method of fabricating semiconductor device | |
| JP2746100B2 (en) | Method for manufacturing semiconductor device | |
| JP3376158B2 (en) | Method for manufacturing semiconductor device | |
| JP2850813B2 (en) | Method for manufacturing semiconductor device | |
| JPH08148677A (en) | Manufacture of semiconductor device | |
| JPH0982812A (en) | Manufacture of semiconductor device | |
| JPH08330441A (en) | Manufacture of mos transistor | |
| KR100370907B1 (en) | Method for manufacturing semiconductor device | |
| JPH0831949A (en) | Dual gate structure cmos semiconductor device and its manufacture | |
| JP3371631B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0878358A (en) | Manufacture of semiconductor device | |
| KR100503743B1 (en) | Method For Manufacturing Semiconductor Devices | |
| JPH08148424A (en) | Manufacture of semiconductor device |