JPH07212293A - ディジタル移動無線機の同期語検出装置 - Google Patents

Abstract

(57)【要約】 【目的】同期語検出のために生じる受信データの伝送遅
延を無くし、かつ構成の簡単なディジタル移動無線機の
同期語検出装置を提供する。 【構成】受信データの伝送路５から分岐する分岐路６
に、制御用物理スロットの第１の同期語パターンの第１
のビット長または通信用物理スロットの第２の同期語パ
ターンの第２のビット長の内の長い方のビット長に等し
いビット長を有するシフトレジスタ７を接続し、伝送路
５を伝送される受信データを、該シフトレジスタ７内で
所定のビット同期クロックに同期して１ビットづつ順次
シフトさせるとともに、制御用物理スロットであるか通
信用物理スロットであるかに応じて第１の同期語パター
ンまたは前記第２の同期語パターンをラッチ３に書き込
み、シフトレジスタ７の各ビットのデータとラッチ３に
書き込まれたデータとのディジタル相関をＥＸＮＯＲゲ
ート８でとることにより到来する同期語を検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はディジタル移動無線機
の同期語検出装置に関し、特に同期語検出のための受信
データの伝送遅延時間を短縮するように改善されたディ
ジタル移動無線機の同期語検出装置に関する。

【０００２】

【従来の技術】従来、ディジタル移動無線機の同期語検
出装置は図４に示すように構成されていた。

【０００３】図４において、この装置が制御用物理スロ
ットを受信する場合は、制御部１０１からの信号によ
り、スイッチ１０４、１０５、１０６、１１５、１１６
は図示するように接点Ａ側に切り替えられ、また、通信
用物理スロットを受信する場合は、制御部１０１からの
信号により、スイッチ１０４、１０５、１０６、１１
５、１１６は図示と反対側の接点Ｂ側に切り替えられ
る。

【０００４】ここで、制御用物理スロットのスロット構
成は、図５に示すように、２ビットのスタートパターン
ＳＳ、６２ビットの前置データＰＲ、３２ビットの同期
語パターンＵＷ、１２４ビットの制御データＣＡＣから
構成され、制御データＣＡＣは、その先頭に４ビットの
チャネル種別パターンＣＩ、チャネル種別パターンＣＩ
のすぐ後に識別パターンＩＤを有し、最後に１６ビット
のチェックデータＣＲＣを有しており、チャネル種別パ
ターンＣＩからチェックデータＣＲＣまでがこの装置で
取り込まれる有効データを構成している。

【０００５】また、通信用物理スロットのスロット構成
は、図６に示すように、２ビットのスタートパターンＳ
Ｓ、６ビットの前置データＰＲ、１６ビットの同期語パ
ターンＵＷ、１９６ビットの通信データＩから構成さ
れ、通信データＩは、その先頭に４ビットのチャネル種
別パターンＣＩ、チャネル種別パターンＣＩの次に低速
付随制御データＳＡを有し、低速付随制御データＳＡの
後に音声データＴＣＨまたは高速付随制御データＦＡＣ
ＣＨが続き、チャネル種別パターンＣＩから音声データ
ＴＣＨまたは高速付随制御データＦＡＣＣＨまでがこの
装置で取り込まれる有効データを構成している。

【０００６】この装置が、制御用物理スロットの受信時
になると、まず制御部１０１の制御によりＵＷパターン
書込み部１０２が駆動され、ＵＷパターン書込み部１０
２から制御用物理スロットの３２ビットの同期語バター
ンＵＷがラッチ１０３に書き込まれる。

【０００７】また、受信データはスイッチ１０４の接点
Ａを介してシフトレジスタ１０７に加えられ、この受信
データは、反転ビット同期クロックＢＴＲＣＫ-(B)に同
期してシフトレジスタ１０７の各ステージを１ビットづ
つ順次シフトされる。

【０００８】ここで、第４図ので示される地点におけ
る受信データが図７の（ａ）に示され、ビット同期クロ
ックＢＴＲＣＫ-(A)は図７の（ｂ）に示され、この反転
ビット同期クロックＢＴＲＣＫ-(B)は図７の（ｃ）に示
される。なお、図７の（ａ）において、データＵＷ１か
らＵＷ３２までがこの装置の検出対象となる制御用物理
スロットの３２ビットの同期語バターンＵＷである。

【０００９】図７の（ｃ）に示される反転ビット同期ク
ロックＢＴＲＣＫ-(B)に同期してシフトレジスタ１０７
の各ステージを１ビットづつ順次シフトされた受信デー
タは、シフトレジスタ１０７の最終ステージから出力さ
れ、スイッチ１０５の接点Ａを通り、遅延回路１１１に
加えられる。

【００１０】ここで、図４ので示される地点における
受信データは、３２ビットのシフトレジスタ１０７を通
過してきたため、図７の（ｅ）に示すように、で示さ
れる地点における受信データよりもＴ１時間だけ遅延さ
れている。

【００１１】遅延回路１１１は、後述する説明から明ら
かになるように、スイッチ１１６を通って出力される有
効データゲート信号とのタイミング合わせをするもの
で、ビット同期クロックＢＴＲＣＫ-(A)の半周期分の遅
延時間Ｔ２を有している。

【００１２】反転ビット同期クロックＢＴＲＣＫ-(B)に
同期してシフトレジスタ１０７の各ステージを１ビット
づつ順次シフトされる受信信号、すなわち、シフトレジ
スタ１０７の各ステージのデータとラッチ１０３に書き
込まれた制御用物理スロットの３２ビットの同期語パタ
ーンＵＷの対応するビットのデータはそれぞれＥＸＮＯ
Ｒゲート１０８に加えられ、その相関がとられる。ここ
で、制御用物理スロットの同期語パターンＵＷの３２ビ
ットがすべて誤りなく受信され、これがラッチ１０３に
書き込まれた制御用物理スロットの３２ビットの同期語
パターンＵＷと一致すると、ＥＸＮＯＲゲート１０８の
出力を加算する加算器１０９の計数値は３２となる。こ
の加算器１０９の計数値はスイッチ１０６の接点Ａを通
り、比較器１１０に加えられ、加算器１０９の計数値が
３２であると、比較器１１０から制御用物理スロットの
同期語検出としてハイレベルの同期語検出信号が出力さ
れる。ここで比較器１１０からハイレベルの同期語検出
信号が出力されるタイミングは、図７（ｅ）に示すよう
に、図４ので示される地点における受信データに同期
語のデータＵＷ１が生じるタイミングＴUWから時間α
（＜１μｓ）経過したタイミングＴUW＋αである。

【００１３】比較器１１０から出力されるハイレベルの
信号はフリップフロップ１１２のデータ入力Ｄに加えら
れ、フリップフロップ１１２は、図７の（ｃ）に示され
る反転ビット同期クロックＢＴＲＣＫ-(B)の次の立上が
りでセットされ、フリップフロップ１１２の出力Ｑは図
７の（ｅ´）に示すタイミングでハイレベルとなる。こ
のフリップフロップ１１２の出力Ｑから出力されたハイ
レベルの信号は、スイッチ１１５の接点Ａを通り３２ビ
ットのシフトレジスタ１１７に加えられ、シフトレジス
タ１１７の各ステージを図７の（ｂ）に示されるビット
同期クロックＢＴＲＣＫ-(A)に同期して順次シフトさ
れ、シフトレジスタ１１７の最終ステージの出力はスイ
ッチ１１６の接点Ａを通り、遅延回路１１１から出力さ
れる受信データのゲーティングを行う有効データゲート
信号となる。この有効データゲート信号は、図７の
（ｇ）に示される。ここで、図７の（ｄ）に示すところ
の図４ので示される地点における受信データの有効デ
ータ部分は、図７の（ｇ）に示される有効データゲート
信号より時間Ｔ２だけ進んでいるので、図４に示した遅
延回路１１１により時間Ｔ２だけ遅延される。これによ
り遅延回路１１１から出力される受信データを図７の
（ｇ）に示される有効データゲート信号でゲーティング
することにより受信データの有効データのみを取り出す
ことができる。このようにして取り出した有効データが
図７の（ｆ）に示される。なお、シフトレジスタ１１７
のデータは、有効データの取り出しが終了すると、クリ
ア入力によりクリアされる。

【００１４】この装置が、通信用物理スロットを受信す
る場合の動作も上述した制御用物理スロットを受信する
動作と基本的には同一である。ただし、通信用物理スロ
ットの受信時には、スイッチ１０４、１０５、１０６、
１１５、１１６が図示と反対側の接点Ｂ側に切り替えら
れ、受信データはスイッチ１０４の接点Ｂを通って１６
ビットのシフトレジスタ１１３に加えられ、このシフト
レジスタ１１３の出力はスイッチ１０５の接点Ｂを通っ
て遅延回路１１１に加えられる。

【００１５】また、ＵＷパターン書込み部１０２は、ラ
ッチ１０３の１ビットから１６ビットまでに通信用物理
スロットの１６ビットの同期語パターンＵＷを書き込
み、反転ビット同期クロックＢＴＲＣＫ-(B)に同期して
シフトレジスタ１１３の各ステージを１ビットづつ順次
シフトされる受信信号はラッチ１０３の１ビットから１
６ビットに書き込まれた通信用物理スロットの１６ビッ
トの同期語パターンＵＷの対応するビットのデータとそ
れぞれＥＸＮＯＲゲートでその相関がとられる。この場
合は、通信用物理スロットの同期語パターンＵＷの１６
ビットがすべて誤りなく受信され、これがラッチ１０３
に書き込まれた通信用物理スロットの１６ビットの同期
語パターンＵＷと一致すると、ＥＸＮＯＲゲートの出力
を加算する加算器１１４の計数値は１６となり、この加
算器１１４の計数値はスイッチ１０６の接点Ｂを介して
比較器１１０に加えられ、ここで加算器１１４の計数値
が１６に一致すると、通信用物理スロットの同期語検出
として比較器１１０からハイレベルの信号が出力され
る。この比較器１１０から出力されるハイレベルの信号
はフリップフロップ１１２、スイッチ１１５の接点Ｂ、
１６ビットのシフトレジスタ１１８、スイッチ１１６の
接点Ｂを通り、遅延回路１１１から出力される受信デー
タのゲーティングを行う有効データゲート信号となる。

【００１６】ところで、上述した従来の同期語検出装置
は、データ伝送路に、直接、同期語検出のためのシフト
レジスタを挿入する構成を取っているため、同期語検出
のために受信データに無視できない伝送遅延が生じると
いう問題があった。

【００１７】例えば、ビット同期クロックＢＴＲＣＫ-
(A)の周波数を３８４ｋＨｚとすると、制御用物理スロ
ットの受信時には、伝送遅延Ｔ１は Ｔ１＝２．６μｓ×｛０．５＋（３２−１）｝＝８１．９μｓ と遅延回路１１１による伝送遅延Ｔ２＝１．３μｓを加
算した８３．２μｓの遅延時間が生じ、通信用物理スロ
ットの受信時には、伝送遅延Ｔ１´は Ｔ１´＝２．６μｓ×｛０．５＋（１６−１）｝＝４０．３μｓ と遅延回路１１１による伝送遅延Ｔ２＝１．３μｓを加
算した４１．６μｓの遅延時間が生じ、この伝送遅延が
ディジタル移動無線機において大きな問題となった。

【００１８】また、従来の同期語検出装置は、多数のス
イッチが必要であり、また制御用物理スロットの受信時
と通信用物理スロットの受信時とでそれぞれ異なる回路
を使用するので、回路は複雑化し、１チップ化するとき
のゲート数が増加するという問題もあった。

【００１９】

【発明が解決しようとする課題】上述の如く、上記従来
の同期語検出装置は、データ伝送路に、直接、同期語検
出のためのシフトレジスタを挿入する構成を取っている
ため、同期語検出のために受信データに無視できない伝
送遅延が生じるという問題があった。また、構成も複雑
で、１チップ化するときのゲート数が増加するという問
題もあった。

【００２０】そこで、この発明は、同期語検出のために
生じる受信データの伝送遅延をできるだけ小さくし、か
つ構成の簡単なディジタル移動無線機の同期語検出装置
を提供することを目的とする。

【００２１】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、制御用物理スロット時は第１のビット
長の第１の同期語パターンからなり、通信用物理スロッ
ト時は第２のビット長の第２の同期語パターンからな
り、各スロット毎にバーストデータとして到来する同期
語を検出するディジタル移動無線機の同期語検出装置に
おいて、受信データの伝送路から分岐する分岐路に設け
られ、前記第１のビット長と第２のビット長の内の長い
方のビット長に等しいビット長を有し、前記伝送路を伝
送される受信データを所定のビット同期クロックに同期
して１ビットづつ順次シフトするシフトレジスタと、前
記制御用物理スロットであるか前記通信用物理スロット
であるかに応じて前記第１の同期語パターンまたは前記
第２の同期語パターンが書き込まれるラッチと、前記シ
フトレジスタの各ビットのデータと前記ラッチに書き込
まれたデータとのディジタル相関をとることにより到来
する前記同期語を検出する検出手段とを具備したことを
特徴とする。

【００２２】

【作用】受信データの伝送路から分岐する分岐路に、制
御用物理スロットの第１の同期語パターンの第１のビッ
ト長または通信用物理スロットの第２の同期語パターン
の第２のビット長の内の長い方のビット長に等しいビッ
ト長を有するシフトレジスタを接続し、伝送路を伝送さ
れる受信データを、該シフトレジスタ内で所定のビット
同期クロックに同期して１ビットづつ順次シフトさせる
とともに、制御用物理スロットであるか通信用物理スロ
ットであるかに応じて第１の同期語パターンまたは前記
第２の同期語パターンをラッチに書き込み、シフトレジ
スタの各ビットのデータとラッチに書き込まれたデータ
とのディジタル相関を、検出手段でとることにより到来
する同期語を検出する。

【００２３】

【実施例】以下、この発明に係わるディジタル移動無線
機の同期語検出装置の一実施例を図面を参照して説明す
る。

【００２４】図１は、この発明の一実施例に係わるディ
ジタル移動無線機の同期語検出装置の構成をブロック図
で示したものである。なお、この実施例においても、図
５に示したスロット構成をとる制御用物理スロットの３
２ビットからなる同期語バターンＵＷおよび、図６に示
したスロット構成をとる通信用物理スロットの１６ビッ
トからなる同期語バターンＵＷを検出するものとする。

【００２５】図１において、この実施例のディジタル移
動無線機の同期語検出装置においては、受信データを伝
送するデータ伝送路５に同期語検出のためのシフトレジ
スタを設ける構成はとらず、データ伝送路５から分岐し
た分岐路６に同期語検出のためのシフトレジスタ７を設
ける。このシフトレジスタ７は、上述した制御用物理ス
ロットの同期語パターンＵＷのビット長３２と通信用物
理スロットの同期語パターンＵＷビット長１６の内の長
い方のビット長、すなわち３２ビットのビット長を有す
る。この実施例ではこの３２ビットのビット長を有する
１つの３２ビットシフトレジスタ７を用いて、制御用物
理スロットの３２ビットの同期語パターンＵＷと通信用
物理スロットの１６ビットの同期語パターンＵＷの両者
を検出する。

【００２６】この実施例のディジタル移動無線機の同期
語検出装置は、制御用物理スロットの受信に際して、制
御部１は、ＵＷパターン書き込み部２にＵＷパターン選
択情報を報知することにより、ＵＷパターン書き込み部
２から、制御用物理スロットの３２ビットの同期語パタ
ーンＵＷをラッチ３に書き込む。ここで、ラッチ３は３
２ビットのラッチからなり、制御用物理スロットの受信
に際してはラッチ３の１ビットから３２ビットまでに制
御用物理スロットの３２ビットの同期語パターンＵＷが
書き込まれる。また、制御部１は、スイッチ４を制御し
てその接点をＡ側に切り替える。

【００２７】また、データ伝送路５を伝送される受信デ
ータは、分岐路６を通りシフトレジスタ７に加えられ、
反転ビット同期クロックＢＴＲＣＫ-(B)に同期してこの
シフトレジスタ７の各ステージを１ビットづつ順次シフ
トされる。

【００２８】反転ビット同期クロックＢＴＲＣＫ-(B)に
同期してシフトレジスタ７の各ステージを１ビットづつ
順次シフトされる受信信号、すなわち、シフトレジスタ
７の各ステージのデータとラッチ３に書き込まれた制御
用物理スロットの３２ビットの同期語バターンＵＷの対
応するビットのデータはそれぞれ３２個のＥＸＮＯＲゲ
ート８に加えられ、各ビット毎にその相関がとられ、こ
の３２個のＥＸＮＯＲゲート８出力は加算器９に加えら
れる。

【００２９】ここで、制御用物理スロットの同期語パタ
ーンＵＷの３２ビットがすべて誤りなく受信され、これ
がラッチ３に書き込まれた制御用物理スロットの３２ビ
ットの同期語パターンＵＷと一致すると、３２個のＥＸ
ＮＯＲゲート８の出力を入力する加算器９の計数値は３
２となる。

【００３０】この加算器９の計数値はスイッチ４の接点
Ａを通り、比較器１０に加えられ、ここで、加算器９の
計数値が３２であると、比較器１０から制御用物理スロ
ットの同期語検出としてハイレベルの同期語検出信号が
出力される。

【００３１】この比較器１０から出力されるハイレベル
の同期語検出信号はフリップフロップ１２のデータ入力
Ｄに加えられ、フリップフロップ１２は、反転ビット同
期クロックＢＴＲＣＫ-(B)の次の立上がりでセットさ
れ、フリップフロップ１２の出力Ｑはハイレベルとな
る。このフリップフロップ１２の出力Ｑから出力された
信号は、遅延回路１１から出力される受信データのゲー
ティングを行う有効データゲート信号となる。

【００３２】上記動作を、図２に示したタイミングチャ
ートを参照して更に説明する。

【００３３】この実施例において、データ伝送路５の第
１図ので示される地点における受信データが図２の
（ａ）に示され、周波数３８４ｋＨｚのビット同期クロ
ックＢＴＲＣＫ-(A)が図２の（ｂ）に示され、シフトレ
ジスタ７およびフリップフロップ１２に加えられる周波
数３８４ｋＨｚの反転ビット同期クロックＢＴＲＣＫ-
(B)が図２の（ｃ）に示される。ここで、図２の（ａ）
に示されるデータＵＷ１からＵＷ３２までがこの装置の
検出対象となる制御用物理スロットの３２ビットの同期
語パターンＵＷである。

【００３４】図１において、制御用物理スロットの同期
語パターンＵＷの３２ビットがすべて誤りなく受信さ
れ、これがラッチ３に書き込まれた制御用物理スロット
の３２ビットの同期語パターンＵＷと一致すると、３２
個のＥＸＮＯＲゲート８の出力を入力する加算器９の計
数値は３２となり、比較器１０からハイレベルの同期語
検出信号が出力されるが、図１のシフトレジスタ７の最
終ステージから出力されるデータ、すなわち、図１の
の地点のデータは図２の（ｄ）に示されるようになり、
この比較器１０からハイレベルの同期語検出信号が出力
されるタイミングは、図２の（ｅ）に示すように、図１
ので示される地点における受信データに同期語のデー
タＵＷ１が生じるタイミングＴUWから時間β（＜１μ
ｓ）経過したタイミングＴUW＋βである。

【００３５】ここで、フリップフロップ１２から出力さ
れる有効データゲート信号は、βが１μｓ以内なので図
２の（ｇ）に示すようになる。したがって、図１に示し
たデータ伝送路５から出力される受信データを、図２の
（ｇ）に示される有効データゲート信号でゲーティング
することにより受信データの制御用物理スロットの有効
データのみを取り出すことができる。このようにして取
り出した有効データが図２の（ｆ）に示される。なお、
フリップフロップ１２は、有効データの取り出しが終了
すると、クリア入力によりクリアされる。

【００３６】かかる構成によると、従来、制御用物理ス
ロットの同期語パターンＵＷの検出に際して、８３．２
μｓの受信データの伝送遅延が生じていたのが伝送遅延
が無くなる。

【００３７】また、この実施例のディジタル移動無線機
の同期語検出装置は、通信用物理スロットの受信に際し
て、制御部１は、ＵＷパターン書込み部２にＵＷパター
ン選択情報を報知することにより、ＵＷパターン書込み
部２から、通信用物理スロットの１６ビットの同期語パ
ターンＵＷをラッチ３に書き込む。ここで、ラッチ３は
３２ビットのラッチからなっているが、通信用物理スロ
ットの同期語パターンＵＷは１６ビットであるので、ラ
ッチ３の１ビットから１６ビットまでに通信用物理スロ
ットの１６ビットの同期語パターンＵＷが書き込まれ
る。また、制御部１は、スイッチ４を制御してその接点
をＢ側に切り替える。

【００３８】この場合、この装置に入力された受信デー
タは、データ伝送路５を伝送されて出力され、またデー
タ伝送路５を伝送される受信データは分岐路６を通りシ
フトレジスタ７に加えられ、反転ビット同期クロックＢ
ＴＲＣＫ-(B)に同期してこのシフトレジスタ７の各ステ
ージを１ビットづつ順次シフトされる。

【００３９】反転ビット同期クロックＢＴＲＣＫ-(B)に
同期してシフトレジスタ７の各ステージを１ビットづつ
順次シフトされる受信信号、すなわち、シフトレジスタ
７の各ステージのデータとラッチ３に書き込まれた通信
用物理スロットの１６ビットの同期語バターンＵＷの対
応するビットのデータはそれぞれ１６個のＥＸＮＯＲゲ
ート８に加えられ、各ビット毎にその相関がとられ、こ
の１６個のＥＸＮＯＲゲート８出力は加算器１３に加え
られる。

【００４０】ここで、通信用物理スロットの同期語パタ
ーンＵＷの１６ビットがすべて誤りなく受信され、これ
がラッチ３に書き込まれた通信用物理スロットの１６ビ
ットの同期語パターンＵＷと一致すると、１６個のＥＸ
ＮＯＲゲート８の出力を入力する加算器１３の計数値は
１６となる。

【００４１】この加算器１３の計数値はスイッチ４の接
点Ｂを通り、比較器１０に加えられ、ここで、加算器１
３の計数値が１６であると、比較器１０から通信用物理
スロットの同期語検出としてハイレベルの同期語検出信
号が出力される。

【００４２】この比較器１０から出力されるハイレベル
の同期語検出信号はフリップフロップ１２のデータ入力
Ｄに加えられ、フリップフロップ１２は、ビット同期ク
ロックＢＴＲＣＫ-(A)の立上がりでセットされ、フリッ
プフロップ１２の出力Ｑはハイレベルとなる。このフリ
ップフロップ１２の出力Ｑから出力された信号は、デー
タ伝送路５から出力される受信データのゲーティングを
行う有効データゲート信号となる。

【００４３】上記動作を、図３に示したタイミングチャ
ートを参照して更に説明する。

【００４４】この実施例において、データ伝送路５の第
１図ので示される地点における受信データが図３の
（ａ）に示され、周波数３８４ｋＨｚのビット同期クロ
ックＢＴＲＣＫ-(A)が図３の（ｂ）に示され、シフトレ
ジスタ７およびフリップフロップ１２に加えられる周波
数３８４ｋＨｚの反転ビット同期クロックＢＴＲＣＫ-
(B)が図３の（ｃ）に示される。ここで、図３の（ａ）
に示されるデータＵＷ１からＵＷ１６までがこの装置の
検出対象となる通信用物理スロットの１６ビットの同期
語パターンＵＷである。

【００４５】図１において、通信用物理スロットの同期
語パターンＵＷの１６ビットがすべて誤りなく受信さ
れ、これがラッチ３に書き込まれた通信用物理スロット
の１６ビットの同期語パターンＵＷと一致すると、１６
個のＥＸＮＯＲゲート８の出力を入力する加算器１３の
計数値は１６となり、比較器１０からハイレベルの同期
語検出信号が出力されるが、図１のシフトレジスタ７の
最終ステージから出力されるデータ、すなわち、図１の
の地点のデータは図３の（ｄ）に示されるようにな
り、この比較器１０からハイレベルの同期語検出信号が
出力されるタイミングは、図３の（ｅ）に示すように、
図１ので示される地点における受信データに同期語の
データＵＷ１が生じるタイミングＴUWから時間β´（＜
１μｓ）経過したタイミングＴUW＋β´である。

【００４６】ここで、フリップフロップ１２から出力さ
れる有効データゲート信号は、β´が１μｓ以内なので
図３の（ｇ）に示すようになる。したがって、図１に示
したデータ伝送路５から出力される受信データを、図３
の（ｇ）に示される有効データゲート信号でゲーティン
グすることにより受信データの通信用物理スロットの有
効データのみを取り出すことができる。このようにして
取り出した有効データが図３の（ｆ）に示される。な
お、フリップフロップ１２は、有効データの取り出しが
終了すると、クリア入力によりクリアされる。

【００４７】かかる構成によると、従来、通信用物理ス
ロットの同期語パターンＵＷの検出に際して、４１．６
μｓの受信データの伝送遅延が生じていたのが伝送遅延
が無くなる。

【００４８】

【発明の効果】以上説明したようにこの発明によれば、
従来、受信データの伝送路に直接挿入していた同期語検
出のためのシフトレジスタを受信データの伝送路から分
岐する分岐路に配設して同期語検出を行うように構成し
たため、同期語検出のための受信データの伝送遅延を、
制御用物理スロットの同期語検出に際しては、８３．２
μｓから０μｓに短縮でき、通信用物理スロットの同期
語検出に際しては、４１．６μｓから０μｓに短縮する
ことができ、また、制御用物理スロットの同期語検出の
ためのシフトレジスタを通信用物理スロットの同期語検
出のためのシフトレジスタと共用しているため、シフト
レジスタも１個ですみ、また制御用物理スロットの同期
語検出時と通信用物理スロットの同期語検出時で切り替
えるスイッチの数も大幅に少なくすることができ、構成
が大幅に簡単になるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の一実施例に係わるディジタル移動無
線機の同期語検出装置の構成を示すブロック図。

【図２】図１に示した実施例の制御用物理スロットの受
信時の動作を説明するタイミング。

【図３】図１に示した実施例の通信用物理スロットの受
信時の動作を説明するタイミング。

【図４】ディジタル移動無線機の同期語検出装置の従来
の構成を示すブロック図。

【図５】制御用物理スロットのスロット構成を示す図。

【図６】通信用物理スロットのスロット構成を示す図。

【図７】図４に示した従来のディジタル移動無線機の同
期語検出装置の制御用物理スロットの受信時の動作を説
明するタイミングチャート。

【符号の説明】

１，１０１ 制御部 ２，１０２ ＵＷパターン書込み部 ３，１０３ ラッチ ４，１０４，１０６，１０６，１１５，１１６ スイ
ッチ ５ データ伝送路 ６ 分岐路 ７，１０７，１１３，１１７，１１８ シフトレジス
タ ８，１０８ 排他的論理和ゲート ９，１３，１０９，１１４ 加算器 １０，１１０ 比較器 １２，１１２ フリップフロップ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 制御用物理スロット時は第１のビット長
   の第１の同期語パターンからなり、通信用物理スロット
   時は第２のビット長の第２の同期語パターンからなり、
   各スロット毎にバーストデータとして到来する同期語を
   検出するディジタル移動無線機の同期語検出装置におい
   て、 受信データの伝送路から分岐する分岐路に設けられ、前
   記第１のビット長と第２のビット長の内の長い方のビッ
   ト長に等しいビット長を有し、前記伝送路を伝送される
   受信データを所定のビット同期クロックに同期して１ビ
   ットづつ順次シフトするシフトレジスタと、 前記制御用物理スロットであるか前記通信用物理スロッ
   トであるかに応じて前記第１の同期語パターンまたは前
   記第２の同期語パターンが書き込まれるラッチと、 前記シフトレジスタの各ビットのデータと前記ラッチに
   書き込まれたデータとのディジタル相関をとることによ
   り到来する前記同期語を検出する検出手段とを具備した
   ことを特徴とするディジタル移動無線機の同期語検出装
   置。