JPH07211882A

JPH07211882A - 固体撮像装置

Info

Publication number: JPH07211882A
Application number: JP6006972A
Authority: JP
Inventors: Kazuhisa Miyaguchi; 和久宮口; Hiroshi Akahori; 寛赤堀
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1994-01-26
Filing date: 1994-01-26
Publication date: 1995-08-11
Anticipated expiration: 2017-07-24
Also published as: JP3307756B2

Abstract

(57)【要約】【目的】高品質の撮像が可能な固体撮像装置を提供す
る。【構成】Ｐ型シリコン基板（半導体基板）１０上に厚
さ５μｍのＰ型緩衝層（第１半導体エピタキシャル層）
２０、厚さ９μｍのＰ型活性層（第２半導体エピタキシ
ャル層）３０ａ、厚さ約１μｍのＮ型埋め込み層（埋め
込みチャネル層）３０ｂが順次形成されている。そし
て、Ｎ型埋め込み層３０ｂ上には酸化膜（絶縁膜）４０
を介して一層目転送電極５０ａおよび二層目転送電極５
０ｂが、Ｐ型シリコン基板１０下にはバックコンタクト
６０が形成されて埋め込みチャネルＣＣＤの受光領域を
形成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体を用いて撮像を
行う固体撮像装置に関し、特に、電荷結合を利用して半
導体内で発生した信号電荷を転送するＣＣＤ等の固体撮
像装置に関する。

【０００２】

【従来の技術】従来から、ＣＣＤイメージセンサ等の固
体撮像装置は、天体の計測等の微弱光の検出に用いられ
ている。そして、このような計測に用いられる固体撮像
装置では、低雑音特性が要求されており、あらゆる雑音
成分を低減することが必要である。特に、２次元画像を
撮像するＣＣＤでは、センサの各々のピクセルの感度や
暗電流のばらつきによって生じる固定パターン雑音は、
画像の質を劣化させる。

【０００３】この固定パターン雑音の要因には、主とし
て、光電変換を決定する結晶品質と画素寸法を決定する
加工技術が挙げられる。結晶品質に起因する固定パター
ン雑音は、シリコンウェハの製作過程で生じる不純物濃
度のウェハ面内での変動やキャリアライフタイムの面内
変動に起因する。この固定パターン雑音は、一般に「ス
トリエーション」と呼ばれている。この詳細について
は、「ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎ
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ，Ｖｏｌ．ＥＤ−２
７，Ｎｏ．８，ｐｐ．１６９４−１７０１，１９８０」
に記載されており、この中で「ストリエーション」は、
結晶の成長過程におけるウェハ内の再結合中心密度の変
動や抵抗率の変動と関連しているとされている。

【０００４】また、このような「ストリエーション」を
防止する１つの手段として、良質な結晶性と不純物濃度
の均一性を有するウェハの製作が行われいる。このよう
な特性を有するウェハは、そのインゴットの作製過程に
おいて所謂ＭＣＺ法を用いることにより作製することが
可能である。この詳細は「ＳＯＬＩＤ−ＳＴＡＴＥＳ
ＣＩＥＮＣＥＡＮＤＴＥＣＨＮＯＬＯＧＹ，Ｖｏ
ｌ．１３４，Ｎｏ１ｐｐ．２１２−２２１，１９８７」
に記載されており、この中で、ＭＣＺウェハの使用は、
ＦＺウェハは無論のことＣＺウェハと比較しても「スト
リエーション」に対して有効な手段であることが示され
ている。

【０００５】また、このような「ストリエーション」を
抑制するいま１つの手段として、エピタキシャルウェハ
を用いる方法が「日本学術振興会，結晶加工と評価技
術第１４５委員会，第４２回研究資料ｐｐ．１−
６」、「ＮＩＫＫＥＩＭＩＣＲＯＤＥＶＩＣＥＳ
１９８８年１１月号ｐｐ．１０４−１１１」、
「ＳｅｍｉｃｏｎｄｕｃｔｏｒＷｏｒｌｄ１９８
７．４ｐｐ．１０６−１１２」および「テレビジョ
ン学会誌Ｖｏｌ．４４Ｎｏ．２ｐｐ．１１０−１
１５，１９９０」に記載されている。これらによれば、
ＦＺウェハやＣＺウェハを用いて固定パターン雑音を１
％以下にすることは不可能であり、不純物濃度のムラの
ないエピタキシャルウェハを用いることによって、固定
パターン雑音が低減することができることが示されてい
る。

【０００６】また、「ストリエーション」を解決する別
の手段として、基板と同一導電型の不純物の注入を行う
ことにより、基板に内在する比抵抗の分布のバラツキを
低減するものが「特開昭６０−１２４９７７号公報」
に示されている。

【０００７】また、このような「ストリエーション」に
よる固体撮像装置の画質の劣化を抑制するさらなる手段
として、「ＩＥＤＭ−８４，ｐｐ．３２−３５」に記
載されているものがある。この文献では、ＣＺ法により
形成したシリコン基板上にエピタキシャル層を設けるこ
とにより、「ストリエーション」の低減が可能であるこ
とが示されている。そして、このエピタキシャル層は、
不純物濃度の面内変動やライフタイムの面内変動が小さ
いので、「ストリエーション」を低減させる効果があ
る。なお、このような構造のＣＣＤを図４に示す。この
ＣＤＤでは、半導体基板１０上にＰ型活性層３０ａを介
してＮ型埋め込み層３０ｂが形成されている。

【０００８】

【発明が解決しようとする課題】しかし、上記文献の
ように単にエピタキシャル層（図４においてはＰ型活性
層３０ａ）を設けたのみでは、微弱光の検出を行う計測
用のＣＣＤにおいては、十分な「ストリエーション」の
低減はできない。そこで、本願発明者らは、このエピタ
キシャル層の層厚を厚くして半導体基板からの影響を低
減しようと考えた。しかしながら、「ストリエーショ
ン」はエピタキシャル層と半導体基板界面との界面近傍
の面内不均一に起因しており、このエピタキシャル層の
層厚を単に厚くしても若干の改善策にはなるが、根本的
な「ストリエーション」の解決にはならない。そればか
りが、エピタキシャル層を厚くした場合には、エピタキ
シャル層で発生可能な雑音の領域が大きくなるので、暗
電流が増加してしまうというトレードオフの関係があ
る。

【０００９】特に、計測用のＣＣＤでは、非常に高い検
出限界が要求されるため、ＣＣＤを低温に冷却するとと
もに長時間電荷を蓄積する（天体観測ではピクセルあた
り数秒から２時間程度に及ぶ）などして僅かな光像をも
検出する必要があり、このような「ストリエーション」
や暗電流の問題は深刻である。すなわち、このように長
時間の露光を行う際には、雑音成分も蓄積されるので、
ウェハ内の不純物などの僅かな面内変動でも得られる画
像に劣悪な影響を与える。また、計測用のＣＣＤでは、
チップの面積が大きいため、チップ全体にわたる広範囲
の不純物濃度の面内均一性が要求され、しかして、単な
るエピタキシャル層の介在による「ストリエーション」
の抑制は、その他の用途に用いられるＣＣＤに対するほ
どの効果を奏し得ない。

【００１０】また、このような「ストリエーション」が
計測用のＣＣＤに及ぼす効果を図２および図３を用いて
説明する。

【００１１】図２（ａ）および（ｂ）は、「ストリエー
ション」の生じたシリコンウェハ１０１の平面説明図
と、このシリコンウェハ１０１からダイシングによって
切り出されるチップ領域２０１内の暗出力を拡大して示
した平面説明図をそれぞれ示している。シリコンウェハ
１０１内では、不純物濃度やライフタイムのが同図中の
点線で示した同心円ＳＴに沿って分布している。この場
合、チップ領域２０１内では、同図（ｂ）中の点線で示
すような暗出力ＤＯが観察されることになる。

【００１２】図３は、チップ領域２０１にＣＣＤ受光部
を形成した場合の平面説明図である。このチップ領域に
入射した光は光電変換されて信号電荷となり、ピクセル
４０１内に蓄積される。そして図示しない転送電極にパ
ルス電圧を順次印加することにより、水平シフトレジス
タ３０１、垂直シフトレジスタ３０２を駆動して信号電
荷を転送する。そして、このチップ領域２０１の寸法
は、１５×１５ｍｍ〜３０×３０ｍｍであり、この中に
５１２×５１２〜２０４８×２０４８のピクセルが形成
されている。すなわち、これらのピクセル４０１の１つ
の寸法は１０×１０〜３０×３０μｍであり、図３
（ｂ）に示した縞状の暗出力ＤＯの縞間隔は完全にこの
チップ領域２０１に含まれると同時に各々の微小なピク
セルが縞の線幅内に含まれてしまうこととなる。

【００１３】本発明は以上の問題に鑑みてなされたもの
であり、長時間の露光を行う場合においても、不純物の
面内変動等に起因する「ストリエーション」の影響を受
けない固体撮像装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、第１導電型の
半導体基板上に半導体層と絶縁膜を介して転送電極が形
成され、光の入射に応じて発生した信号電荷を転送電極
に駆動電圧を印加することにより、転送電極下のポテン
シャルを変化させて転送する（ＭＯＳ型イメージセンサ
やＣＣＤイメージセンサ等の）固体撮像装置を対象とす
るものである。そして、本発明は、このような固体撮像
装置の固定パターン雑音である「ストリエーション」等
を極力排除するために、この半導体層が半導体基板と接
する第１導電型の第１半導体エピタキシャル層と、第１
半導体エピタキシャル層上に形成された第１導電型の第
２半導体エピタキシャル層とを備えることとした。

【００１５】

【作用】本発明の固体撮像装置によれば、第１半導体エ
ピタキシャル層が半導体基板上に形成されていることに
より、（特に、ＦＺ法やＣＺ法で製造された）半導体基
板の不純物濃度やライフタイムの面内変動の影響が第２
半導体エピタキシャル層への拡散するのを抑制する。す
なわち、半導体基板で不均一に発生したキャリアは、こ
の第１半導体エピタキシャル層で消滅させられ、第２半
導体エピタキシャル層に導入されることがない。また、
第１半導体エピタキシャル層が形成されていることで、
第１半導体エピタキシャル層内およびこれと第２半導体
エピタキシャル層との界面近傍には、「ストリエーショ
ン」の原因となる不純物濃度やライフタイムの面内変動
が存在しないので、ここで発生したキャリアは面内にお
いて略均一であり、たとえこのキャリアがこの界面より
表層側に導入されたとしても信号電荷に「ストリエーシ
ョン」が影響を与えることがない。

【００１６】さらに、第２半導体エピタキシャル層は、
表面の結晶性およびその表面準位が半導体基板よりも良
好な状態にある第１半導体エピタキシャル層上に形成さ
れることになるので、第２半導体エピタキシャル層は良
質の結晶性を有することとなる。

【００１７】そして、この半導体層の表層部に第２導電
型の埋め込みチャネル層を備えることとすれば、埋め込
みチャネル型のＣＣＤ等を形成することができ、絶縁膜
と第２半導体エピタキシャル層との界面で生じる雑音を
さらに低減するとともに、フリンジ電界の影響を増加さ
せることが可能であるので電荷転送時に高周波側での転
送効率を改善することができる。

【００１８】特に、第１半導体エピタキシャル層の不純
物濃度を第２半導体エピタキシャル層の不純物濃度より
も高くすることにより、この第１半導体エピタキシャル
層や半導体基板で発生した雑音の要因となるようなキャ
リアの平均寿命を短く設定できるので、このキャリアが
第２半導体エピタキシャル層や半導体層の表層部に影響
を与えないようにすることができる。また、第２半導体
エピタキシャル層の不純物濃度（キャリア濃度）は、第
１半導体エピタキシャル層の不純物濃度よりも低いの
で、光の入射により第２半導体エピタキシャル層で発生
したキャリアのライフタイムを長く設定でき、従って十
分な量の信号電荷量を得ることができるので信号雑音比
を向上させることができる。

【００１９】さらに、これらのキャリア濃度比が上記の
場合において、第１半導体エピタキシャル層の厚さを第
２半導体エピタキシャル層の厚さよりも薄くすれば、エ
ピタキシャル成長時やＣＣＤ形成プロセス時にシリコン
基板の不純物濃度の面内変動やライフタイムの面内変動
の第２半導体エピタキシャル層や半導体層表層部への拡
散を抑制するとともに、転送電極に電圧を印加すること
により第２半導体エピタキシャル層と埋め込みチャネル
層との界面から半導体基板方向への無為な空乏層の広が
りを抑制して暗電流を低減することができる。

【００２０】

【実施例】以下、本発明に係る固体撮像装置について添
付図面を用いて説明する。なお、同一要素には同一符号
を用いることとし、重複する説明は省略する。

【００２１】図１は、本発明に係る固体撮像装置の受光
領域の縦断面構成図である。なお、本実施例の固体撮像
装置はフルフレームトランスファー（ＦＦＴ）型の埋め
込みチャネルＣＣＤである。まず、Ｐ型シリコン基板
（半導体基板）１０上に厚さ５μｍのＰ型緩衝層（第１
半導体エピタキシャル層）２０、厚さ９μｍのＰ型活性
層（第２半導体エピタキシャル層）３０ａ、厚さ約１μ
ｍのＮ型埋め込み層（埋め込みチャネル層）３０ｂが順
次形成されている。そして、Ｎ型埋め込み層３０ｂ上に
は酸化膜（絶縁膜）４０を介して一層目転送電極５０ａ
および二層目転送電極５０ｂが、Ｐ型シリコン基板１０
下にはバックコンタクト６０が形成されて埋め込みチャ
ネルＣＣＤの受光領域を形成している。なお、ＣＣＤの
受光領域以外の構成は従前のものとし、垂直、水平転送
ＣＣＤの配列は図３に記載したものと同様とした。

【００２２】また、Ｐ型シリコン基板１０は、抵抗率約
０．０１Ωｃｍ［不純物濃度（キャリア濃度）約５×１
０¹⁸ｃｍ^-3］のＣＺ法によって製造された５インチウェ
ハであり、Ｐ型緩衝層２０は、抵抗率が約０．１Ωｃｍ
（不純物濃度約２×１０¹⁷ｃｍ^-3）のエピタキシャル層
である。また、Ｐ型活性層３０ａはこのＰ型緩衝層２０
上にエピタキシャル成長した抵抗率約１０Ωｃｍ（不純
物濃度約１×１０¹⁵ｃｍ^-3）のエピタキシャル層であ
り、Ｎ型埋め込み層３０ｂは燐が不純物としてドープさ
れた不純物濃度約１×１０¹⁶ｃｍ^-3の層である。

【００２３】次に、このＣＣＤの動作について説明す
る。これらの半導体層（２０、３０ａ、３０ｂ）は、通
常のＣＣＤプロセスを用いて形成することとし、また、
Ｎ型埋め込み層３０ｂは、Ｐ型緩衝層２０上に厚さ１０
μｍで抵抗率約１０Ωｃｍのボロンドープのエピタキシ
ャル層を成長した後に、この半導体層の表層部からＰ型
活性層３０ａとの接合深さが約１μｍとなるように燐イ
オンを約３×１０¹²ｃｍ^-2注入して熱処理することによ
り形成した。

【００２４】そして、Ｐ型シリコン基板１０、Ｐ型緩衝
層２０、Ｐ型活性層３０ａおよびＮ型埋め込み層３０ｂ
では、熱や光の入射などに対応してキャリアが発生す
る。そして、Ｐ型活性層３０ａで発生したキャリア（電
子）の平均寿命（ライフタイム）は、この層３０ａの濃
度が比較的低濃度であるため長く、キャリア（信号電
荷）は一層目転送電極５０ａおよび二層目転送電極５０
ｂに正の駆動電圧を順次印加することによりＮ型埋め込
み層３０ｂ内に形成される電位の井戸（ポテンシャル
ウエル）の中に蓄積されて転送される。

【００２５】この際、Ｐ型シリコン基板１０とＰ型活性
層３０ａとの間にはＰ型緩衝層２０が介在しているの
で、Ｐ型シリコン基板１０内で発生した不均一性を有す
るキャリアがＰ型活性層３０ａ内に導入されることはな
く、また、Ｐ型シリコン基板１０およびＰ型緩衝層２０
のキャリア濃度は比較的高いため、これらの内で発生し
たキャリア（電子）の平均寿命は著しく短く、従って、
ここで発生したキャリアはＰ型活性層３０ａまで到達す
ることがない。すなわち、Ｐ型シリコン基板１０内にお
いて、不純物やライフタイムの面内不均一性に起因して
発生した面内で不均一なキャリアもこのＰ型緩衝層２０
で消滅するため、Ｐ型活性層３０ａに拡散して雑音とな
ることがない。そして、Ｐ型緩衝層２０は、エピタキシ
ャル層であり、「ストリエーション」の原因となる不純
物やライフタイムの面内不均一性がないため、このＰ型
緩衝層２０で発生したキャリアは、Ｐ型活性層３０ａに
殆ど到達しないばかりか、たとえ発生したとしてもその
面内において不均一ではないため、かかるＣＣＤを長時
間露光して撮像した場合にも信号電荷に縞状のバラツキ
が生じることがない。

【００２６】また、Ｐ型活性層３０ａと酸化膜４０の間
にはＮ型埋め込み層３０ｂが介在して埋め込みＣＣＤを
形成しているので、キャリア（電子）を蓄積および転送
する電位の井戸（ポテンシャルウエル）がＮ型埋め込
み層３０ｂと酸化膜４０との界面から離れるので、雑音
成分の低減や転送効率の向上を達成することが可能であ
る。

【００２７】さらに、Ｐ型活性層３０ａはエピタキシャ
ル成長したＰ型緩衝層２０上に形成されることとしてあ
るので、良質のＰ型活性層３０ａを得ることができる。
すなわち、ＣＣＤの製造プロセスにおいて、Ｐ型活性層
３０ａ形成時のイニシャル条件はＰ型シリコン基板１０
に直接成長された場合の条件よりもその表面状態、表面
準位や結晶性において優れているので、転移密度や欠陥
密度が低く、結晶性の高いＰ型活性層３０ａを得ること
ができる。

【００２８】このように、本実施例の構成とすれば、良
質なＰ型活性層３０ａを形成することができるので、Ｐ
型活性層３０ａ自体で発生する雑音をも低減することが
でき、かかるＣＣＤを用いればＳＮ比の高い画像を撮像
することが可能である。

【００２９】また、Ｐ型緩衝層２０の濃度は、その製造
プロセス上、Ｐ型シリコン基板１０の濃度よりも低くな
る場合が多いので、特に、この濃度の低下に起因してＮ
型埋め込み層３０ｂを用いた埋め込みＣＣＤでは、転送
電極５０ａ，ｂに駆動電圧を印加することによりＰ型活
性層３０ａとＮ型埋め込み層３０ｂとの界面から空乏層
がＰ型緩衝層２０内に到達し、このＰ型緩衝層２０内で
暗電流が発生してしまう。そして、暗電流の大きさは空
乏層の厚さに依存する。そこで、暗電流低減の観点から
は、Ｐ型緩衝層２０の厚さを適当に薄くして、空乏層の
広がりを高濃度のＰ型シリコン基板１０で終端させる必
要がある。

【００３０】そこで、Ｐ型緩衝層２０の厚さは、「スト
リエーション」の悪影響を極力抑制しつつ、暗電流の増
加しない厚さ（本実施例では５μｍ）とした。これによ
り、空乏層がＰ型緩衝層２０内にまで広がったとして
も、これは容易にＰ型シリコン基板１０に到達させるこ
とができる。この暗電流の低減を図りつつ「ストリエー
ション」を抑制しうる厚さの最大値は、Ｐ型緩衝層２０
のシートキャリア濃度がＰ型活性層３０ａのシートキャ
リア濃度と等しくなる程度である。すなわち、この関係
を満足させながらＰ型緩衝層２０の不純物濃度をＰ型活
性層３０ａの不純物濃度よりも高く設定するとすれば、
Ｐ型緩衝層２０の厚さはＰ型活性層３０ａの厚さよりも
薄くする必要がある。

【００３１】本発明は前述の実施例に限らず様々な変形
が可能である。すなわち、本実施例のＣＣＤは、ＦＦＴ
型の転送形式を採用したが、これはＦＴ型や前記文献
〜に記載されているインターライン転送やＦＩＴ転送
形式を採用することとしてもよく、また、撮像の検出感
度を向上させるために裏面照射型の構造としてもよい。
また、本実施例のＣＣＤでは埋め込み層３０ｂを用いる
ことで埋め込み型のＣＣＤを形成することとしたが、こ
れは、埋め込み層３０ｂを用いない構成のＣＣＤとして
もよい。

【００３２】さらに、本実施例の固体撮像装置では、電
荷の結合を利用したＣＣＤを用いたがこれは、ＭＯＳ型
のイメージセンサーにも適用され得る。

【００３３】

【発明の効果】以上の通り、本発明の固体撮像装置によ
れば、まず、第１半導体エピタキシャル層が半導体基板
上に形成されていることにより、不均一性を伴って半導
体基板で発生したキャリアは第１半導体エピタキシャル
層で消滅させられるので、第２半導体エピタキシャル層
への拡散することがない。また、第１半導体エピタキシ
ャル層で発生したキャリアは不均一性を伴っていないの
で、この中で発生したキャリアがたとえ第２半導体エピ
タキシャル層に導入されたとしても面内で不均一な雑音
が第２半導体エピタキシャル層内に導入されることがな
い。さらに、第２半導体エピタキシャル層は、表面の結
晶性およびその表面準位が半導体基板よりも良好な状態
にある第１半導体エピタキシャル層上に形成されること
になるので、かかる固体撮像装置を用いた場合には高品
質の画像を得ることができる。さらに、この半導体層の
表層部を埋め込みチャネル層を備えることとすれば、さ
らに高品質の撮像が可能である。

【００３４】また、第１半導体エピタキシャル層の不純
物濃度を第２半導体エピタキシャル層の不純物濃度より
も高くすれば、このキャリアが第２半導体エピタキシャ
ル層や半導体層の表層部に影響を与えないようにするこ
とができ、さらに、第１半導体エピタキシャル層の厚さ
を第２半導体エピタキシャル層の厚さよりも薄くした場
合には暗電流の低減にも有効である。

【図面の簡単な説明】

【図１】本発明の実施例に係る固体撮像装置の縦断面構
成図である。

【図２】ストリエーションを説明するための平面説明図
である。

【図３】図２に示したウェハを用いて作製されるＣＣＤ
の構成を説明するための平面説明図である。

【図４】従来の埋め込みＣＣＤの縦断面構成図である。

【符号の説明】

１０…Ｐ型シリコン基板、２０…Ｐ型緩衝層、３０ａ…
Ｐ型活性層、３０ｂ…Ｎ型埋め込み層、４０…酸化膜、
５０ａ…一層目転送電極、５０ｂ…二層目転送電極、６
０…バックコンタクト。

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板上に半導体層と
絶縁膜を介して転送電極が形成され、光の入射に応じて
発生した信号電荷を前記転送電極に駆動電圧を印加する
ことにより、前記転送電極下のポテンシャルを変化させ
て転送する固体撮像装置において、前記半導体層は、前記半導体基板と接する第１導電型の
第１半導体エピタキシャル層と、第１半導体エピタキシ
ャル層上に形成された第１導電型の第２半導体エピタキ
シャル層とを備えることを特徴とする固体撮像装置。
【請求項２】前記半導体層は、この半導体層の表層部
に第２導電型の埋め込みチャネル層を備えることを特徴
とする請求項１に記載の固体撮像装置。
【請求項３】前記第１半導体エピタキシャル層の不純
物濃度は、前記第２半導体エピタキシャル層の不純物濃
度よりも高いことを特徴とする請求項２に記載の固体撮
像装置。
【請求項４】前記第１半導体エピタキシャル層の厚さ
は、前記第２半導体エピタキシャル層の厚さよりも薄い
ことを特徴とする請求項３に記載の固体撮像装置。