JPH07211163A - 透明導電膜の製造方法 - Google Patents
透明導電膜の製造方法Info
- Publication number
- JPH07211163A JPH07211163A JP2181294A JP2181294A JPH07211163A JP H07211163 A JPH07211163 A JP H07211163A JP 2181294 A JP2181294 A JP 2181294A JP 2181294 A JP2181294 A JP 2181294A JP H07211163 A JPH07211163 A JP H07211163A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transparent conductive
- grid electrode
- film
- holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Electric Cables (AREA)
- Physical Vapour Deposition (AREA)
- Non-Insulated Conductors (AREA)
Abstract
(57)【要約】
【目的】 簡易な方法で低抵抗な透明導電膜を得る方法
を提供する。 【構成】 絶縁性の透明基板上に透明導電層をスパッタ
法により設けて透明導電膜を製造する。スパッタ法を行
う際に、(1) 該基板が導電性の物質から成る基板ホルダ
ーによって保持されており、該基板ホルダーに、または
(2) 基板とターゲットの間で基板近傍に、基板面に対し
て平行にグリッド電極を設けて該グリッド電極に、５．
０〜５０Ｖの負電位を印加する。
を提供する。 【構成】 絶縁性の透明基板上に透明導電層をスパッタ
法により設けて透明導電膜を製造する。スパッタ法を行
う際に、(1) 該基板が導電性の物質から成る基板ホルダ
ーによって保持されており、該基板ホルダーに、または
(2) 基板とターゲットの間で基板近傍に、基板面に対し
て平行にグリッド電極を設けて該グリッド電極に、５．
０〜５０Ｖの負電位を印加する。
Description
【０００１】
【産業上の利用分野】本発明はスパッタ法により透明導
電膜を製造する方法に関する。
電膜を製造する方法に関する。
【０００２】
【従来の技術およびその課題】透明導電膜の品質は膜の
比抵抗値によって決まり、特にＴＦＴ（薄膜トランジス
タ方式）等の液晶ディスプレイにおいてはより低抵抗な
ものが望まれている。そこで、透明導電膜の低抵抗化の
種々の試みがなされている。
比抵抗値によって決まり、特にＴＦＴ（薄膜トランジス
タ方式）等の液晶ディスプレイにおいてはより低抵抗な
ものが望まれている。そこで、透明導電膜の低抵抗化の
種々の試みがなされている。
【０００３】現在、透明導電膜の作製法は量産の点から
スパッタ法が主流となっている。透明基板としてはガラ
ス基板が汎用されている。最も使用されている膜の低抵
抗化の手段は、基板の耐熱性を利用して、成膜中あるい
は成膜後に結晶化温度以上（ＩＴＯ膜の場合１５０〜２
００℃）に加熱するという手法である。ところが、この
方法は、耐熱性の低いプラスチック基板等には使用でき
ない。
スパッタ法が主流となっている。透明基板としてはガラ
ス基板が汎用されている。最も使用されている膜の低抵
抗化の手段は、基板の耐熱性を利用して、成膜中あるい
は成膜後に結晶化温度以上（ＩＴＯ膜の場合１５０〜２
００℃）に加熱するという手法である。ところが、この
方法は、耐熱性の低いプラスチック基板等には使用でき
ない。
【０００４】このような観点から、スパッタ中の放電イ
ンピーダンスを下げ、低電圧スパッタ化することによ
り、スパッタ放電中に発生したイオンによる膜損傷を低
減させて低抵抗な膜を得る試みが行われた。ターゲット
上に熱電子発生用フィラメント‐対電極を設けた４極ス
パッタ（特開昭61-292817 号公報）、あるいはカソード
部の磁場を強めることによりターゲット上の漏洩磁束密
度を高めた強磁場スパッタ（特開平2-232358号公報）が
その例として挙げられる。しかし、前者はカソード回り
が複雑になり、操作性が悪くなるという問題がある。ま
た、後者は有効な方法といえるが、低電圧化にはかなり
の高磁場磁石が必要となり、取扱いが容易でないなどの
問題がある。さらに、これらの方法ではなお、十分に低
抵抗な膜を得ることができない。
ンピーダンスを下げ、低電圧スパッタ化することによ
り、スパッタ放電中に発生したイオンによる膜損傷を低
減させて低抵抗な膜を得る試みが行われた。ターゲット
上に熱電子発生用フィラメント‐対電極を設けた４極ス
パッタ（特開昭61-292817 号公報）、あるいはカソード
部の磁場を強めることによりターゲット上の漏洩磁束密
度を高めた強磁場スパッタ（特開平2-232358号公報）が
その例として挙げられる。しかし、前者はカソード回り
が複雑になり、操作性が悪くなるという問題がある。ま
た、後者は有効な方法といえるが、低電圧化にはかなり
の高磁場磁石が必要となり、取扱いが容易でないなどの
問題がある。さらに、これらの方法ではなお、十分に低
抵抗な膜を得ることができない。
【０００５】そこで本発明は、比較的簡易な方法を用い
て低抵抗な透明導電膜を得る方法を提供することを目的
とする。
て低抵抗な透明導電膜を得る方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明者は、スパッタ法
における透明導電膜の作成方法について鋭意検討を重ね
た結果、低抵抗な透明導電膜を得るために行われる従来
の成膜条件では膜自体が直接損傷を受けることはあまり
起こらず、むしろその基体である基板に耐熱性の低いプ
ラスチック基板等を用いたときに基板自体がプラズマに
よりその表面に損傷を受け、結果としてその上に堆積さ
れる膜が劣化し、膜の抵抗が大きくなる傾向が強いこと
を見出した。そこで、基板が劣化しない程度に、基板ホ
ルダーまたは基板近傍に設けたグリッド電極に電圧をか
けることにより、前記した低抵抗化のための加熱処理に
おける熱エネルギーに代わるエネルギーを膜に付加すれ
ば膜の低抵抗化に有効であると考え、本発明に到達し
た。
における透明導電膜の作成方法について鋭意検討を重ね
た結果、低抵抗な透明導電膜を得るために行われる従来
の成膜条件では膜自体が直接損傷を受けることはあまり
起こらず、むしろその基体である基板に耐熱性の低いプ
ラスチック基板等を用いたときに基板自体がプラズマに
よりその表面に損傷を受け、結果としてその上に堆積さ
れる膜が劣化し、膜の抵抗が大きくなる傾向が強いこと
を見出した。そこで、基板が劣化しない程度に、基板ホ
ルダーまたは基板近傍に設けたグリッド電極に電圧をか
けることにより、前記した低抵抗化のための加熱処理に
おける熱エネルギーに代わるエネルギーを膜に付加すれ
ば膜の低抵抗化に有効であると考え、本発明に到達し
た。
【０００７】すなわち本発明は、絶縁性の透明基板上に
透明導電層を少なくとも有する透明導電膜の製造方法に
おいて、該透明導電層をスパッタ法により設け、かつ該
スパッタ法を行う際に、(1) 該基板が導電性の物質から
成る基板ホルダーによって保持されており、該基板ホル
ダーに、または(2) 基板とターゲットの間で基板近傍
に、基板面に対して平行にグリッド電極を設けて該グリ
ッド電極に、５．０〜５０Ｖの負電位を印加することを
特徴とする方法を提供するものである。
透明導電層を少なくとも有する透明導電膜の製造方法に
おいて、該透明導電層をスパッタ法により設け、かつ該
スパッタ法を行う際に、(1) 該基板が導電性の物質から
成る基板ホルダーによって保持されており、該基板ホル
ダーに、または(2) 基板とターゲットの間で基板近傍
に、基板面に対して平行にグリッド電極を設けて該グリ
ッド電極に、５．０〜５０Ｖの負電位を印加することを
特徴とする方法を提供するものである。
【０００８】本発明において使用する基板としては、絶
縁性の透明基板であれば特に限定されず、ガラス、プラ
スチック等の透明基板が使用できる。プラスチックとし
ては、例えばポリエチレンテレフタレート、ポリブチレ
ンテレフタレート等のポリエステル、ポリアミド、ポリ
塩化ビニル、ポリカーボネート、ポリスチレン、ポリプ
ロピレン、ポリエチレン、ポリアリーレート等（単独重
合体の他に共重合体も含む）が挙げられる。また、基板
はこれらを２種以上含む積層体であっても良い。基板の
厚さは、用途によって異なるが、通常２５μｍ〜３．５
ｍｍである。
縁性の透明基板であれば特に限定されず、ガラス、プラ
スチック等の透明基板が使用できる。プラスチックとし
ては、例えばポリエチレンテレフタレート、ポリブチレ
ンテレフタレート等のポリエステル、ポリアミド、ポリ
塩化ビニル、ポリカーボネート、ポリスチレン、ポリプ
ロピレン、ポリエチレン、ポリアリーレート等（単独重
合体の他に共重合体も含む）が挙げられる。また、基板
はこれらを２種以上含む積層体であっても良い。基板の
厚さは、用途によって異なるが、通常２５μｍ〜３．５
ｍｍである。
【０００９】透明導電層としては、慣用の透明導電層の
材料、例えば金属酸化物を用いることができる。具体的
には例えばＳｎＯ2 、ＣｄＯ、ＺｎＯ、ＣＴＯ系（Ｃｄ
ＳｎＯ3 、Ｃｄ2 ＳｎＯ4 、ＣｄＳｎＯ4 ）、Ｉｎ2 Ｏ
3 、ＣｄＩｎ2 Ｏ4 等が挙げられる。好ましくは上記の
金属酸化物に、Ｓｎ、Ｓｂ、ＦおよびＡｌから選ばれる
１種または２種以上を添加した複合（ドープ）相であ
る。その中でも好ましいものは、Ｓｎを添加したＩｎ2
Ｏ3 （ＩＴＯ）、Ｓｂを添加したＳｎＯ2 、Ｆを添加し
たＳｎＯ2 、Ａｌを添加したＺｎＯ等である。透明導電
層はこれらの層を単層または多層で使用することができ
る。層厚は、材質によって異なるが、例えばＩＴＯ層で
は３００〜３５００オングストロームが好ましく、より
好ましくは３６０〜３１００オングストロームである。
また透明導電層のシート抵抗は４００Ω／□以下であれ
ば特に制限はない。
材料、例えば金属酸化物を用いることができる。具体的
には例えばＳｎＯ2 、ＣｄＯ、ＺｎＯ、ＣＴＯ系（Ｃｄ
ＳｎＯ3 、Ｃｄ2 ＳｎＯ4 、ＣｄＳｎＯ4 ）、Ｉｎ2 Ｏ
3 、ＣｄＩｎ2 Ｏ4 等が挙げられる。好ましくは上記の
金属酸化物に、Ｓｎ、Ｓｂ、ＦおよびＡｌから選ばれる
１種または２種以上を添加した複合（ドープ）相であ
る。その中でも好ましいものは、Ｓｎを添加したＩｎ2
Ｏ3 （ＩＴＯ）、Ｓｂを添加したＳｎＯ2 、Ｆを添加し
たＳｎＯ2 、Ａｌを添加したＺｎＯ等である。透明導電
層はこれらの層を単層または多層で使用することができ
る。層厚は、材質によって異なるが、例えばＩＴＯ層で
は３００〜３５００オングストロームが好ましく、より
好ましくは３６０〜３１００オングストロームである。
また透明導電層のシート抵抗は４００Ω／□以下であれ
ば特に制限はない。
【００１０】なお、任意的に基板と透明導電層との間
に、保護層として例えばＳｉＯ2 層を設けることも可能
である。
に、保護層として例えばＳｉＯ2 層を設けることも可能
である。
【００１１】本発明の方法は、上記の透明導電層をスパ
ッタ成膜する際に、(1) 該基板が導電性の物質から成る
基板ホルダーによって保持されており、該基板ホルダー
に、または(2) 基板とターゲットの間で基板近傍に、基
板面に対して平行にグリッド電極を設けて該グリッド電
極に、５．０〜５０Ｖ、好ましくは５．０〜４０Ｖの負
電位を印加することを特徴とする。スパッタ成膜には直
流スパッタ法、高周波スパッタ法、反応性高周波スパッ
タ法など任意のスパッタ法を用いることができ、また、
スパッタ条件は慣用の透明導電層の成膜条件を使用する
ことができる。基板がホルダーに比較してある程度小さ
い場合、特に基板の大きさがホルダーの大きさに比べて
無視できるほど小さいような場合には、上記(1) すなわ
ちホルダー自体に直接負電位を印加するのが有効であ
る。そのような場合の具体例としては、例えば数十cm角
のホルダーに対してスライドガラスを基板として用いた
ような場合である。基板ホルダーは、スパッタ成膜の際
に慣用の基板ホルダーが使用でき、導電性の物質、例え
ばＣｕ、Ｗ、ＳＵＳ（スチンレス鋼）、Ｍｏ、Ｔａ等の
金属、炭素などでできたホルダーを使用できる。特に、
汎用のＳＵＳ製ホルダーが好ましい。その形状は基板の
形状によって選択され、特に限定されない。一般的な場
合（すなわち実用的なスパッタ成膜の場合）には、上記
(2) の方法が有効である。グリッド電極は、基板とター
ゲットの間で基板近傍に、基板面に対して平行に設けら
れる。特に、基板面から２０ｍｍ以内、より好ましくは
１０ｍｍ以内（基板と接していてはならない）の位置に
グリッド電極を設けると、効果を有効に得ることができ
るので好ましい。グリッド電極は、隙間のあいた板、例
えば網目状物であるのが好ましい。グリッド電極は基板
面積のほぼ全面を覆っているのが好ましく、より好まし
くはグリッド電極の面積が基板面積より大きい場合であ
る。グリッド電極には慣用の電極材料が使用でき、例え
ばＣｕ、Ｗ、ＳＵＳ（スチンレス鋼）等の金属、炭素な
どが挙げられる。グリッド電極に印加する負電位が上記
の範囲より小さいとイオンの膜へのボンバード効果が弱
すぎて膜の低抵抗化に有効でなく、また上記範囲より大
きいとボンバード効果が強すぎて基板あるいは膜自体に
損傷を与え、膜の劣化を引き起こす。
ッタ成膜する際に、(1) 該基板が導電性の物質から成る
基板ホルダーによって保持されており、該基板ホルダー
に、または(2) 基板とターゲットの間で基板近傍に、基
板面に対して平行にグリッド電極を設けて該グリッド電
極に、５．０〜５０Ｖ、好ましくは５．０〜４０Ｖの負
電位を印加することを特徴とする。スパッタ成膜には直
流スパッタ法、高周波スパッタ法、反応性高周波スパッ
タ法など任意のスパッタ法を用いることができ、また、
スパッタ条件は慣用の透明導電層の成膜条件を使用する
ことができる。基板がホルダーに比較してある程度小さ
い場合、特に基板の大きさがホルダーの大きさに比べて
無視できるほど小さいような場合には、上記(1) すなわ
ちホルダー自体に直接負電位を印加するのが有効であ
る。そのような場合の具体例としては、例えば数十cm角
のホルダーに対してスライドガラスを基板として用いた
ような場合である。基板ホルダーは、スパッタ成膜の際
に慣用の基板ホルダーが使用でき、導電性の物質、例え
ばＣｕ、Ｗ、ＳＵＳ（スチンレス鋼）、Ｍｏ、Ｔａ等の
金属、炭素などでできたホルダーを使用できる。特に、
汎用のＳＵＳ製ホルダーが好ましい。その形状は基板の
形状によって選択され、特に限定されない。一般的な場
合（すなわち実用的なスパッタ成膜の場合）には、上記
(2) の方法が有効である。グリッド電極は、基板とター
ゲットの間で基板近傍に、基板面に対して平行に設けら
れる。特に、基板面から２０ｍｍ以内、より好ましくは
１０ｍｍ以内（基板と接していてはならない）の位置に
グリッド電極を設けると、効果を有効に得ることができ
るので好ましい。グリッド電極は、隙間のあいた板、例
えば網目状物であるのが好ましい。グリッド電極は基板
面積のほぼ全面を覆っているのが好ましく、より好まし
くはグリッド電極の面積が基板面積より大きい場合であ
る。グリッド電極には慣用の電極材料が使用でき、例え
ばＣｕ、Ｗ、ＳＵＳ（スチンレス鋼）等の金属、炭素な
どが挙げられる。グリッド電極に印加する負電位が上記
の範囲より小さいとイオンの膜へのボンバード効果が弱
すぎて膜の低抵抗化に有効でなく、また上記範囲より大
きいとボンバード効果が強すぎて基板あるいは膜自体に
損傷を与え、膜の劣化を引き起こす。
【００１２】本発明の方法によって製造される透明導電
膜は、太陽電池、光センサ等の光電変換用途；液晶、エ
レクトロルミネセンス、エレクトロクロミック、ＥＬ等
の表示素子用途；建築物、自動車、航空機、炉ののぞき
窓等の各種窓の熱線反射用途、可視光の可変遮光用途、
防曇防氷用途；帯電防止用途；タッチスイッチ用途；光
通信用途等の広い分野で使用することができる。
膜は、太陽電池、光センサ等の光電変換用途；液晶、エ
レクトロルミネセンス、エレクトロクロミック、ＥＬ等
の表示素子用途；建築物、自動車、航空機、炉ののぞき
窓等の各種窓の熱線反射用途、可視光の可変遮光用途、
防曇防氷用途；帯電防止用途；タッチスイッチ用途；光
通信用途等の広い分野で使用することができる。
【００１３】
【作用】本発明の方法においては、成膜中に、スパッタ
ガスイオン（Ａｒ、Ｋｒ、Ｘｅ等）が基板の方へ引き寄
せられ、そのため、透明導電膜へイオンの適度なボンバ
ード効果が及ぼされるために、そのエネルギー付与によ
り膜の低抵抗化が達成されるものと推測される。
ガスイオン（Ａｒ、Ｋｒ、Ｘｅ等）が基板の方へ引き寄
せられ、そのため、透明導電膜へイオンの適度なボンバ
ード効果が及ぼされるために、そのエネルギー付与によ
り膜の低抵抗化が達成されるものと推測される。
【００１４】
【実施例】以下の実施例により、本発明をさらに詳しく
説明する。実施例１〜４および比較例１ 基板搬送通過型（インライン方式）の直流プレーナー型
マグネトロンスパッタ装置（ＵＬＶＡＣ社製）を使用し
て、厚さ１．１ｍｍのガラス基板（40×40cm）上にスパ
ッタ成膜を行った。ターゲットとしてＩｎ2 Ｏ3 とＳｎ
Ｏ2 の粉末焼結体（重量比９０：１０）（日鉱共石社
製）を用いた。このとき、基板面からターゲットに向か
って１０ｍｍの位置に基板面に対して平行に基板面を覆
うように、網目状グリッド電極（１．０ｍｍφのＳＵＳ
線から成り、網目の間隔１０ｍｍ、大きさ40×40cm）を
設け、これを直流電源に接続して、表１に示す負電位を
印加した。なお、他のスパッタ条件は以下の通りであっ
た：初期真空度 3×10-6torr以下、ガス種（ガス流
量） Ａｒ＋Ｏ2 （160 SCCM：3.5 SCCM）、ガス圧
4.0×10-3 torr 、ターゲット投入電力 ４．５ W/cm
2 および、ターゲット上漏洩磁束密度 １１００ガウ
ス。なお、基板は特に加熱せず、スパッタ放電による温
度上昇のみとした。かくして膜厚１５００オングストロ
ームのＩＴＯ膜を成膜した。
説明する。実施例１〜４および比較例１ 基板搬送通過型（インライン方式）の直流プレーナー型
マグネトロンスパッタ装置（ＵＬＶＡＣ社製）を使用し
て、厚さ１．１ｍｍのガラス基板（40×40cm）上にスパ
ッタ成膜を行った。ターゲットとしてＩｎ2 Ｏ3 とＳｎ
Ｏ2 の粉末焼結体（重量比９０：１０）（日鉱共石社
製）を用いた。このとき、基板面からターゲットに向か
って１０ｍｍの位置に基板面に対して平行に基板面を覆
うように、網目状グリッド電極（１．０ｍｍφのＳＵＳ
線から成り、網目の間隔１０ｍｍ、大きさ40×40cm）を
設け、これを直流電源に接続して、表１に示す負電位を
印加した。なお、他のスパッタ条件は以下の通りであっ
た：初期真空度 3×10-6torr以下、ガス種（ガス流
量） Ａｒ＋Ｏ2 （160 SCCM：3.5 SCCM）、ガス圧
4.0×10-3 torr 、ターゲット投入電力 ４．５ W/cm
2 および、ターゲット上漏洩磁束密度 １１００ガウ
ス。なお、基板は特に加熱せず、スパッタ放電による温
度上昇のみとした。かくして膜厚１５００オングストロ
ームのＩＴＯ膜を成膜した。
【００１５】かくして得られた透明導電膜の抵抗率を四
端子法により測定した。結果を表１に示す。比較例２ グリッド電極を設けなかった以外は実施例１〜４と同様
にしてスパッタ法により、基板に膜厚１５００オングス
トロームのＩＴＯ膜を成膜した。
端子法により測定した。結果を表１に示す。比較例２ グリッド電極を設けなかった以外は実施例１〜４と同様
にしてスパッタ法により、基板に膜厚１５００オングス
トロームのＩＴＯ膜を成膜した。
【００１６】かくして得られた透明導電膜の抵抗率を実
施例１〜４と同一条件にて測定した。結果を表１に示
す。
施例１〜４と同一条件にて測定した。結果を表１に示
す。
【００１７】
【表１】
【００１８】
【発明の効果】本発明によれば、簡易な方法で低抵抗な
透明導電膜を得る方法を提供することができる。
透明導電膜を得る方法を提供することができる。
Claims (5)
- 【請求項１】 絶縁性の透明基板上に透明導電層を少な
くとも有する透明導電膜の製造方法において、該透明導
電層をスパッタ法により設け、かつ該スパッタ法を行う
際に、(1) 該基板が導電性の物質から成る基板ホルダー
によって保持されており、該基板ホルダーに、または
(2) 基板とターゲットの間で基板近傍に、基板面に対し
て平行にグリッド電極を設けて該グリッド電極に、５．
０〜５０Ｖの負電位を印加することを特徴とする方法。 - 【請求項２】 印加する負電位が５．０〜４０Ｖである
請求項１記載の方法。 - 【請求項３】 基板の大きさが基板ホルダーの大きさに
比較して無視できるほど小さく、該基板ホルダーに前記
負電位を印加する請求項１または２記載の方法。 - 【請求項４】 基板面から２０ｍｍ以内の位置に基板面
に平行にグリッド電極を設ける請求項１または２記載の
方法。 - 【請求項５】 グリッド電極がほぼ基板面積のほぼ全面
を覆っている請求項１、２および４のいずれか１項記載
の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181294A JPH07211163A (ja) | 1994-01-24 | 1994-01-24 | 透明導電膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181294A JPH07211163A (ja) | 1994-01-24 | 1994-01-24 | 透明導電膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211163A true JPH07211163A (ja) | 1995-08-11 |
Family
ID=12065480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181294A Pending JPH07211163A (ja) | 1994-01-24 | 1994-01-24 | 透明導電膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211163A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017195374A (ja) * | 2017-04-28 | 2017-10-26 | 株式会社ユーテック | 配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
-
1994
- 1994-01-24 JP JP2181294A patent/JPH07211163A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017195374A (ja) * | 2017-04-28 | 2017-10-26 | 株式会社ユーテック | 配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Minami et al. | Highly conductive and transparent ZnO thin films prepared by rf magnetron sputtering in an applied external dc magnetic field | |
| US6585871B1 (en) | Method of film deposition on substrate surface and substrate produced by the method | |
| JP2936276B2 (ja) | 透明導電膜の製造方法およびその製造装置 | |
| Maniv et al. | Transparent conducting zinc oxide and indium–tin oxide films prepared by modified reactive planar magnetron sputtering | |
| EP0385475A2 (en) | Method of forming a transparent conductive film | |
| WO2004106581A2 (en) | Transparent conductive oxides | |
| US9570210B2 (en) | Transparent conductive film and production method therefor | |
| JPH05334924A (ja) | 透明導電薄膜の製造法 | |
| JP2000040429A (ja) | 酸化亜鉛系透明導電膜の製造方法 | |
| KR100336621B1 (ko) | 고분자 기판 위의 인듐산화물 또는 인듐주석산화물 박막증착 방법 | |
| Krishna et al. | Effect of substrate temperature on the electrical and optical properties of dc reactive magnetron sputtered indium oxide films | |
| US20110089026A1 (en) | Touch panel manufacturing method and film formation apparatus | |
| JP4010587B2 (ja) | 透明導電性積層体及びそれを用いたエレクトロルミネッセンス発光素子 | |
| JPH02101160A (ja) | イオンプレーティング方法 | |
| JPH0756131A (ja) | 透明導電膜の製造方法 | |
| JP3511337B2 (ja) | 透明導電性積層体及びその製造方法 | |
| Howson et al. | Formation of transparent heat mirrors by ion plating onto ambient temperature substrates | |
| JPH07211163A (ja) | 透明導電膜の製造方法 | |
| Hao et al. | Magnetron sputtering electrode on the BaTiO3-based PTCR ceramics and the effect of heat treatment on their properties | |
| JPH0329216A (ja) | 透明電導膜の形成方法 | |
| JPH07211164A (ja) | 透明導電膜の製造方法 | |
| JPH0273963A (ja) | 低温基体への薄膜形成方法 | |
| JPH09234816A (ja) | 透明導電性積層体 | |
| JPH07207439A (ja) | 透明導電膜の製造方法 | |
| JP3095232B2 (ja) | 透明導電膜の製造方法 |