JPH0720491A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JPH0720491A
JPH0720491A JP15042093A JP15042093A JPH0720491A JP H0720491 A JPH0720491 A JP H0720491A JP 15042093 A JP15042093 A JP 15042093A JP 15042093 A JP15042093 A JP 15042093A JP H0720491 A JPH0720491 A JP H0720491A
Authority
JP
Japan
Prior art keywords
electrode
film
forming
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15042093A
Other languages
Japanese (ja)
Inventor
Ryuji Nishikawa
龍司 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP15042093A priority Critical patent/JPH0720491A/en
Publication of JPH0720491A publication Critical patent/JPH0720491A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To prevent the contamination of display electrodes by plasma film formation and photoetching by executing formation of respective patterns in the state of coating the display electrodes with protective films. CONSTITUTION:The protective film 30 formed over the entire surface after the formation of ITO of the display electrodes is self-aligned to source electrodes 19 and is removed by etching and, therefore, remains at the junctures between the display electrodes 14 and the source electrodes 19. Since the protective films 30 are formed on the display electrodes 14, etching rates are equaled in the films and at the boundaries and, therefore, the edges are not formed to a reverse taper shape at the time of forming contact holes in a gate insulating film 15 of an upper layer. Metals, such as Cr, Al and Mo, are used for the material of the protective films 30. The protective films 30 on the display electrodes 14 are etched away simultaneously at the time of patterning if the drain and source wirings and the protective films 30 are formed of the same material by using the Al and Mo.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示装置およびその
製造方法に関し、更に詳しく言えば、スイッチング素子
として薄膜トランジスタ(以下、TFTと略す)を用い
た、アクティブマトリクス型の液晶表示装置であって、
ゲート絶縁膜を2層にすることにより、配線交差部及び
TFT部の短絡を防止する2層ゲート絶縁膜構造の液晶
表示装置と、その製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more specifically, to an active matrix liquid crystal display device using a thin film transistor (hereinafter abbreviated as TFT) as a switching element,
The present invention relates to a liquid crystal display device having a two-layer gate insulating film structure in which a gate insulating film is formed in two layers to prevent a short circuit between a wiring crossing portion and a TFT portion, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】以下で、従来例に係る液晶表示装置およ
びその製造方法について図6及び図7を参照しながら説
明する。図6は液晶表示装置のTFT基板側の一部平面
図であり、図7は図6に示されたA−A断面図である。
まずガラスなどの透明な絶縁性基板(10)上に、例え
ばCrをスパッタリングしパターニングすることにより
ゲート電極(11)、補助容量電極(12)、ゲート電
極(11)と一体のゲートライン(21)、補助容量電
極(12)と一体の補助容量ライン(22)が形成され
る。続いて全面に、第1のゲート絶縁膜(13)として
SiO2またはSiNXを、CVDにより積層する。第1
のゲート絶縁膜(13)上にITOをスパッタリング
し、パターニングすることにより所定の領域に残して、
表示電極(14)が形成される。
2. Description of the Related Art A conventional liquid crystal display device and a method of manufacturing the same will be described below with reference to FIGS. FIG. 6 is a partial plan view of the liquid crystal display device on the TFT substrate side, and FIG. 7 is a sectional view taken along line AA shown in FIG.
First, on a transparent insulating substrate (10) such as glass, for example, Cr is sputtered and patterned to form a gate electrode (11), an auxiliary capacitance electrode (12), and a gate line (21) integrated with the gate electrode (11). , An auxiliary capacitance line (22) integrated with the auxiliary capacitance electrode (12) is formed. Subsequently, SiO 2 or SiN x is deposited as a first gate insulating film (13) on the entire surface by CVD. First
ITO is sputtered on the gate insulating film (13) and patterned to leave it in a predetermined region,
Display electrodes (14) are formed.

【0003】次に、全面に第2のゲート絶縁膜(15)
としてSiO2またはSiNXをCVDで積層し、続い
て、ノンドープのアモルファスシリコン(以下、a−S
iと略す)膜(16)およびSiNXを、いずれもCV
Dにより連続で積層する。そして、最上層のSiN
Xを、前記ゲート電極(11)に対応する所定の領域を
残してエッチング除去することにより半導体保護膜(1
7)が形成される。
Next, a second gate insulating film (15) is formed on the entire surface.
SiO 2 or SiN x as a layer is deposited by CVD, followed by non-doped amorphous silicon (hereinafter a-S
abbreviated as i) film (16) and SiN x are both CV
D is laminated continuously. And the top layer of SiN
X is removed by etching leaving a predetermined region corresponding to the gate electrode (11) to remove the semiconductor protective film (1
7) is formed.

【0004】更に、全面に燐がドーピングされたアモル
ファスシリコン(以下、N+a−Siと略す)膜(1
8)をCVDで積層し、N+a−Si膜(18)とa−
Si膜(16)を、同一マスクでパターンエッチするこ
とにより、TFTの形状が得られる。続いて、表示電極
(14)上の第2のゲート絶縁膜(15)をエッチング
除去して、後で形成されるソース電極(19)とのコン
タクト部が設けられる。
Further, an amorphous silicon (hereinafter abbreviated as N + a-Si) film (1) doped with phosphorus on the entire surface is used.
8) is laminated by CVD to form an N + a-Si film (18) and a-
The shape of the TFT can be obtained by pattern-etching the Si film (16) with the same mask. Subsequently, the second gate insulating film (15) on the display electrode (14) is removed by etching to provide a contact portion with the source electrode (19) which will be formed later.

【0005】そして、Alなどを積層し、所定のパター
ニングを行うことにより、ドレイン電極(20)、ドレ
インライン(23)及びソース電極(19)が形成され
る。続いてドレイン電極(20)及びソース電極(1
9)をマスクにN+a−Si膜(18)のセンター部を
エッチング除去して、ドレイン部とソース部に分離され
る。
Then, a drain electrode (20), a drain line (23) and a source electrode (19) are formed by laminating Al and the like and performing a predetermined patterning. Then, the drain electrode (20) and the source electrode (1
The center portion of the N + a-Si film (18) is removed by etching using 9) as a mask to separate the drain portion and the source portion.

【0006】以上、説明してきた従来例は、例えば特開
平3-114028号公報に示されている。
The conventional example described above is disclosed, for example, in Japanese Patent Application Laid-Open No. H3-114028.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来の液晶表示装置及びその製造方法によると、図8に示
されるように、第2のゲート絶縁膜(15)であるSi
Xの成膜工程において、ITOの表示電極(14)が
露出している。このため、SiNXをCVDで成膜する
際、用いられる材料ガス〔例えばシラン(SiH4)や、アン
モニア(NH3) 〕中に含まれる水素(H)によって、IT
Oが還元され、表示電極(14)が薄茶色に着色され
て、透過率の低下、表示品位の悪化などの問題が生じて
いた。
However, according to the above-mentioned conventional liquid crystal display device and the manufacturing method thereof, as shown in FIG. 8, the second gate insulating film (15), Si, is used.
In the N x film forming process, the ITO display electrode (14) is exposed. Therefore, when forming a film of SiN x by CVD, hydrogen (H) contained in the material gas used [eg, silane (SiH4) or ammonia (NH3)]
O was reduced, and the display electrode (14) was colored light brown, which caused problems such as reduction in transmittance and deterioration in display quality.

【0008】一般にITO膜は、その表面に水などが吸
着し、汚染されやすい性質があるため、ITOの表示電
極(14)が、第2のゲート絶縁膜(15)の成膜工程
までに汚染される。汚染されたITO膜表面ではエッチ
ングレートが高い。そのため、表示電極(14)上の第
2のゲート絶縁膜(15)をエッチングする際、表示電
極(14)との界面でエッチングが早く進むので、図9
に示すように、第2のゲート絶縁膜(15)がエッジ部
で逆テーパ形状になり、ソース電極(19)の膜剥がれ
やクラックが生じて、表示電極(14)との接続不良が
生じる。
In general, the ITO film has a property that water or the like is adsorbed on its surface and is easily polluted. Therefore, the ITO display electrode (14) is contaminated by the step of forming the second gate insulating film (15). To be done. The etching rate is high on the surface of the contaminated ITO film. Therefore, when the second gate insulating film (15) on the display electrode (14) is etched, the etching progresses quickly at the interface with the display electrode (14), and thus FIG.
As shown in FIG. 5, the second gate insulating film (15) has an inverse taper shape at the edge portion, film peeling or cracking of the source electrode (19) occurs, and connection failure with the display electrode (14) occurs.

【0009】また表示電極(14)が汚染されると、ソ
ース電極(19)との接続部でコンタクト抵抗が上昇す
る問題もあった。
Further, when the display electrode (14) is contaminated, there is a problem that the contact resistance increases at the connection portion with the source electrode (19).

【0010】[0010]

【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、絶縁性基板(10)上に設けられたゲート
電極(11)、補助容量電極(12)、ゲートライン
(21)及び補助容量ライン(22)と、これらを被覆
する第1のゲート絶縁膜(13)と、ゲート絶縁膜(1
3)上の表示領域に設けられた表示電極(14)と、ゲ
ート絶縁膜(13)上の表示領域外に設けられた第2の
ゲート絶縁膜(15)と、第2のゲート絶縁膜(15)
上の前記ゲート電極(11)に対応する部分に形成され
たa−Si膜(16)、a−Si膜(16)の両端に形
成されたN+a−Si膜(18)、a−Si膜(16)
とN+a−Si膜(18)の間に形成された半導体保護
膜(17)、一方のN+a−Si膜(18)に被覆して
形成されたドレイン電極(20)、もう一方のN+a−
Si膜(18)を被覆し、導電性の保護膜(30)を介
して、表示電極(14)に接続されるソース電極(1
9)と、ドレイン電極(20)と一体のドレインライン
(23)からなる構造と、ゲート電極(11)、ゲート
ライン(21)、補助容量電極(12)及び補助容量ラ
イン(22)を被覆して絶縁性基板(10)上に設けら
れた第1のゲート絶縁膜(13)上に、ITO膜及び導
電性の保護膜(30)を形成する工程と、ITO膜およ
び保護膜(30)を同一のマスクでパターニングするこ
とにより、TFTと電気的に接続される予定の、保護膜
(30)が被覆された表示電極(14)を形成する工程
と、保護膜(30)が被覆された表示電極(14)を含
めた第1のゲート絶縁膜(13)上に、還元性ガスを活
用して第2のゲート絶縁膜(15)を形成する工程と、
第2のゲート絶縁膜(15)上に、Siを主体とした半
導体層を形成する工程と、前記保護膜(30)が被覆さ
れた表示電極(14)上の前記第2のゲート絶縁膜(1
5)をエッチング除去する工程と、前記半導体層の一端
を被覆するドレイン電極(20)、前記半導体層の他の
一端を被覆し、前記保護膜(30)が被覆された表示電
極(14)と電気的に接続されるソース電極(19)、
及びドレイン電極(20)と一体のドレインライン(2
3)を形成する工程と、前記ソース電極(19)にセル
フアラインして、前記表示電極(14)上の保護膜(3
0)をエッチング除去する工程とを有する製造方法によ
り、前記課題を解決するものである。
The present invention has been made in view of the above-mentioned problems, and a gate electrode (11), an auxiliary capacitance electrode (12), and a gate line (21) provided on an insulating substrate (10). And the auxiliary capacitance line (22), the first gate insulating film (13) covering them, and the gate insulating film (1
3) A display electrode (14) provided in the upper display area, a second gate insulating film (15) provided on the gate insulating film (13) outside the display area, and a second gate insulating film (15). 15)
The a-Si film (16) formed on the upper part corresponding to the gate electrode (11), the N + a-Si film (18) and a-Si formed on both ends of the a-Si film (16). Membrane (16)
And a N + a-Si film (18) between the semiconductor protective film (17), one N + a-Si film (18) covering the drain electrode (20), the other N + a-
The source electrode (1) which covers the Si film (18) and is connected to the display electrode (14) through the conductive protective film (30).
9) and a structure comprising a drain line (23) integrated with the drain electrode (20), and covering the gate electrode (11), the gate line (21), the auxiliary capacitance electrode (12) and the auxiliary capacitance line (22). Forming an ITO film and a conductive protective film (30) on the first gate insulating film (13) provided on the insulating substrate (10), and forming the ITO film and the protective film (30). A step of forming a display electrode (14) covered with a protective film (30), which is to be electrically connected to a TFT by patterning with the same mask, and a display covered with the protective film (30). Forming a second gate insulating film (15) on the first gate insulating film (13) including the electrode (14) by utilizing a reducing gas;
A step of forming a semiconductor layer mainly containing Si on the second gate insulating film (15), and the second gate insulating film (on the display electrode (14) covered with the protective film (30) ( 1
5) etching away, a drain electrode (20) covering one end of the semiconductor layer, and a display electrode (14) covering the other end of the semiconductor layer and covered with the protective film (30). A source electrode (19) electrically connected,
And the drain line (2) integrated with the drain electrode (20)
3) and self-aligning with the source electrode (19) to form the protective film (3) on the display electrode (14).
The above problem is solved by a manufacturing method including a step of etching away 0).

【0011】[0011]

【作 用】ITO膜の形成後に、導電性の保護膜(3
0)(例えばCrやMo)を形成することにより、Si
Xの第2のゲート絶縁膜(15)をCVDで成膜する
際の、ITOの水素による還元や水の吸着などによる汚
染が防止される。これにより、ITO膜が薄茶色に変色
して透過率が低下する、コンタクト抵抗が上昇する、と
いった問題を防ぐことができる。また、表示電極(1
4)上の第2のゲート絶縁膜(15)をエッチングし
て、コンタクトホールを形成する際、エッチングレート
の違いによってエッジ部が逆テーパ形状になることが防
止でき、TFTと表示電極(14)との良好なコンタク
トが得られる。
[Operation] After forming the ITO film, a conductive protective film (3
0) (eg Cr or Mo) to form Si
When the N x second gate insulating film (15) is formed by CVD, contamination of the ITO due to reduction by hydrogen or adsorption of water is prevented. As a result, it is possible to prevent the problems that the ITO film is discolored to light brown and the transmittance is lowered and the contact resistance is increased. In addition, the display electrode (1
4) When the contact hole is formed by etching the second gate insulating film (15) on the upper side, it is possible to prevent the edge portion from having an inverse taper shape due to the difference in etching rate. Good contact with.

【0012】[0012]

【実施例】続いて、本発明の実施例である液晶表示装置
とその製造方法を説明する。図1は本発明の実施例を示
す液晶表示装置の断面図であり、図6に従来例として示
された平面図のA−A線に沿った部分に相当し、従来と
共通のものについては、符号は同じものを使用してい
る。
EXAMPLES Next, a liquid crystal display device and a method of manufacturing the same according to examples of the present invention will be described. FIG. 1 is a cross-sectional view of a liquid crystal display device showing an embodiment of the present invention, which corresponds to the portion along the line AA of the plan view shown as the conventional example in FIG. , The same symbols are used.

【0013】図1に示された実施例の特徴は、後述する
製造方法の説明から明かになるが、ITOで形成された
表示電極(14)とソース電極(19)の接続部に、C
r、Al、Mo等のメタル性の保護膜(30)が介在し
ている点である。即ち、表示電極(14)のITOを形
成した直後に、全面に設けられた保護膜(30)が、ソ
ース電極(19)にセルフアラインしてエッチング除去
されるために、表示電極(14)とソース電極(19)
の接続部に残存することによっている。表示電極(1
4)上に保護膜(30)が被覆されていることにより、
上層のゲート絶縁膜(15)にコンタクトホールを形成
する際、膜中と界面でエッチングレートが等しくなるた
め、エッジ部が逆テーパー形状にならない。
The features of the embodiment shown in FIG. 1 will be apparent from the description of the manufacturing method which will be described later, but a C electrode is formed at the connecting portion between the display electrode (14) and the source electrode (19) made of ITO.
This is the point where a metallic protective film (30) of r, Al, Mo or the like is interposed. That is, immediately after the ITO of the display electrode (14) is formed, the protective film (30) provided on the entire surface is self-aligned with the source electrode (19) and etched away. Source electrode (19)
It is due to remaining in the connection part of. Display electrode (1
4) Since the protective film (30) is coated on the above,
When forming a contact hole in the upper gate insulating film (15), the etching rate becomes equal in the film and at the interface, so that the edge portion does not have an inverse taper shape.

【0014】保護膜(30)の材料としては、Cr、A
l、Mo等のメタルを用いる。Crは耐浸食性や耐熱性
などの点で優れているが、比抵抗が50μΩ・cmと高
い。そのため、保護膜(30)としてCrを用いると、
コンタクト抵抗の上昇を招きかねない。一方、AlやM
oは耐浸食性や耐熱性に問題があるが、比抵抗がそれぞ
れ3μΩ・cm、20μΩ・cmと低く、コンタクト抵
抗の上昇を防ぐことができる。AlやMoを用いて、ド
レイン及びソース配線と、保護膜(30)を同一材料で
形成すれば、ドレイン電極(20)、ドレインライン
(23)、及びソース電極(19)のパターニングの際
に、同時に、表示電極(14)上の保護膜(30)をエ
ッチング除去できるという製造上の利点がある。また、
構造上でも、ソース電極(19)と保護膜(30)の区
別がなくなり、良好なコンタクトが得られる。
The material of the protective film (30) is Cr or A.
Metals such as l and Mo are used. Cr is excellent in erosion resistance and heat resistance, but has a high specific resistance of 50 μΩ · cm. Therefore, when Cr is used as the protective film (30),
This may cause an increase in contact resistance. On the other hand, Al and M
Although o has a problem in erosion resistance and heat resistance, it has a low specific resistance of 3 μΩ · cm and 20 μΩ · cm, respectively, and can prevent an increase in contact resistance. If the drain and source wirings and the protective film (30) are formed of the same material using Al or Mo, when patterning the drain electrode (20), the drain line (23), and the source electrode (19), At the same time, there is a manufacturing advantage that the protective film (30) on the display electrode (14) can be removed by etching. Also,
In terms of structure, the source electrode (19) and the protective film (30) are not distinguished from each other, and good contact can be obtained.

【0015】また、図1には、他の実施例であるドレイ
ン補助ライン(24)が示されている。ドレイン補助ラ
イン(24)は、ドレインライン(23)が製造上の理
由、例えばゴミ等により断線した場合の救済を目的とし
て設けられたものであり、第2のゲート絶縁膜(15)
に形成されたコンタクトラインによって、ドレインライ
ン(23)の下部に接続されている。ドレイン補助ライ
ン(24)は、ITOと、ITO上に被覆された保護膜
(30)と同一材料であるメタルの2層構造であり、表
示電極(14)及び保護膜(30)と同時に形成され
る。ITOは比抵抗が200〜300μΩ・cmと高
く、配線には向いていないが、上層にメタルを被覆して
2層とすることにより、配線に用いることが可能とな
る。
Further, FIG. 1 shows a drain auxiliary line (24) which is another embodiment. The drain auxiliary line (24) is provided for the purpose of relief when the drain line (23) is broken due to manufacturing reasons, for example, dust, and the second auxiliary gate insulating film (15).
It is connected to the lower part of the drain line (23) by the contact line formed in. The drain auxiliary line (24) has a two-layer structure of ITO and a metal that is the same material as the protective film (30) coated on the ITO, and is formed at the same time as the display electrode (14) and the protective film (30). It Although ITO has a high specific resistance of 200 to 300 μΩ · cm and is not suitable for wiring, it can be used for wiring by covering the upper layer with a metal to form two layers.

【0016】以下で、図1に示された実施例の製造方法
を図2から図5を用いて説明する。 (図2の説明)ガラスなどの絶縁性基板(10)上に、
例えばCrを約1000Åの厚さにスパッタリングし、
パターニングすることにより、ゲート電極(11)、補
助容量電極(12)、及び、ゲート電極(11)と一体
のゲートライン(21)、補助容量電極(12)と一体
の補助容量ライン(22)が形成される。次に、SiN
XまたはSiO2をCVDにより2000〜4000Å積
層して、これを第1のゲート絶縁膜(13)とする。
The manufacturing method of the embodiment shown in FIG. 1 will be described below.
Will be described with reference to FIGS. 2 to 5. (Explanation of FIG. 2) On an insulating substrate (10) such as glass,
For example, Cr is sputtered to a thickness of about 1000Å,
By patterning, the gate electrode (11)
Integrated with the storage capacitor electrode (12) and the gate electrode (11)
Integrated with the gate line (21) and auxiliary capacitance electrode (12)
Auxiliary capacitance line (22) is formed. Next, SiN
XOr SiO22000-4000 liters by CVD
This is used as a first gate insulating film (13).

【0017】続いて、表示電極(14)の材料であるI
TOと保護膜(30)の材料であるCrを、スパッタリ
ングにより連続で形成する。本工程は、本発明の特徴と
する所であり、ITO上に保護膜(30)を形成するも
のであり、保護膜(30)は、ITOを被着した直後に
形成されるので、後に続く工程でのITOの汚染が防止
される。なお、保護膜(30)の材料はCrに限らず、
Al、Moなどでも良いことは前述の通りである。 (図3の説明)Cr及びITOを同一のマスクでパター
ンニングすることにより、表示領域及びドレインライン
(23)が形成される予定の領域に残し、保護膜(3
0)が被覆された表示電極(14)とドレイン補助ライ
ン(24)が形成される。
Next, I which is the material of the display electrode (14)
Cr, which is the material of TO and the protective film (30), is continuously formed by sputtering. This step is a feature of the present invention, in which the protective film (30) is formed on the ITO, and since the protective film (30) is formed immediately after the ITO is deposited, the subsequent step follows. Contamination of ITO in the process is prevented. The material of the protective film (30) is not limited to Cr,
As described above, Al, Mo or the like may be used. (Description of FIG. 3) By patterning Cr and ITO with the same mask, the protective film (3) is left in the display region and the region where the drain line (23) is to be formed.
The display electrode (14) covered with 0) and the drain auxiliary line (24) are formed.

【0018】次に、全面に第2のゲート絶縁膜(15)
としてSiNXまたはSiO2を、CVDにより約200
0〜4000Åの厚さに積層し、引き続いて、CVDに
よりa−Si膜(16)を約1000Å、SiNXを約
2500Åの厚さに連続で成膜する。そして、最上層の
SiNXに所定のパターニングを行うことによりTFT
の半導体保護膜(17)が形成される。 (図4の説明)次に、N+a−Si膜(18)を500
Å程度の膜厚にCVD成膜した後、N+a−Si膜(1
8)及びa−Si膜(16)に同一のパターニングを行
って、TFT部に残す。 (図5の説明)続いて、表示電極(14)上及びドレイ
ン補助ライン(24)上の第2のゲート絶縁膜(15)
をエッチング除去することにより、保護膜(30)が被
覆された表示電極(14)と、ドレイン補助ライン(2
4)が露出される。ドレイン補助ライン(24)は、後
で形成されるドレインライン(23)と接触される。
Next, a second gate insulating film (15) is formed on the entire surface.
SiN x or SiO 2 is used for about 200 by CVD
The layers are laminated to a thickness of 0 to 4000 Å, and subsequently, an a-Si film (16) is continuously formed to a thickness of about 1000 Å and SiN x to a thickness of about 2500 Å by CVD. Then, by performing a predetermined patterning on the uppermost SiN x , the TFT
The semiconductor protective film (17) is formed. (Explanation of FIG. 4) Next, 500 N + a-Si film (18) is formed.
After the CVD film is formed to a film thickness of about Å, the N + a-Si film (1
8) and the a-Si film (16) are subjected to the same patterning and left in the TFT section. (Explanation of FIG. 5) Subsequently, the second gate insulating film (15) on the display electrode (14) and the drain auxiliary line (24).
Are removed by etching, and the display electrode (14) covered with the protective film (30) and the drain auxiliary line (2
4) is exposed. The drain auxiliary line (24) is contacted with a drain line (23) which will be formed later.

【0019】次に、配線材料として例えばAlを800
0Åの膜厚で形成しパターニングすることにより、N+
a−Si膜(18)の一端を被覆するドレイン電極(2
0)、N+a−Si膜(18)の他の一端を被覆し、保
護膜(30)が被覆された表示電極(14)に接続する
ソース電極(19)、ドレイン電極(20)と一体のド
レインライン(23)が形成される。配線材料として
は、下層が1000ÅのMo、上層が7000ÅのAl
でなる2層構造でもよい。
Next, as a wiring material, for example, Al is 800
By forming and patterning with a film thickness of 0Å, N +
The drain electrode (2 which covers one end of the a-Si film (18)
0), the source electrode (19) and the drain electrode (20) which are connected to the display electrode (14) which covers the other end of the N + a-Si film (18) and is covered with the protective film (30). A drain line (23) is formed. As the wiring material, the lower layer is 1000 Å Mo and the upper layer is 7,000 Å Al
It may have a two-layer structure.

【0020】そして、表示電極(14)上の保護膜(3
0)を、ソース電極(19)にセルフアラインしてエッ
チング除去することにより、表示電極(14)が露出さ
れる。また、ドレイン電極(20)及びソース電極(1
9)をマスクとして、N+a−Si膜(18)のセンタ
ー部をエッチング除去することにより、ドレイン部とソ
ース部に分離されて、図1に示される構造となる。
Then, the protective film (3
The display electrode (14) is exposed by self-aligning 0) with the source electrode (19) and etching away. In addition, the drain electrode (20) and the source electrode (1
9) is used as a mask to remove the center portion of the N + a-Si film (18) by etching, thereby separating the drain portion and the source portion to obtain the structure shown in FIG.

【0021】[0021]

【発明の効果】以上の説明から明らかなように、ITO
の表示電極が基板製造の比較的早い段階で形成される場
合、表示電極を保護膜で被覆した状態で各パターン形成
を行うことで、プラズマ成膜やホトエッチによる表示電
極の汚染が防止される。また、これにより、絶縁膜をエ
ッチングしてコンタクトホールを形成する際、保護膜と
の界面におけるエッチングレートの上昇が防止されるた
め、エッジ部が逆テーパー形状にならず、ソース電極の
膜剥がれやクラックが防止される。また、ITOの汚染
によって生じていた、ソース電極と表示電極との接触不
良が改善される。
As is apparent from the above description, ITO
When the display electrode is formed at a relatively early stage of manufacturing the substrate, each pattern is formed with the display electrode covered with the protective film, so that the display electrode is prevented from being contaminated due to plasma film formation or photoetching. Further, by this, when the insulating film is etched to form the contact hole, the etching rate at the interface with the protective film is prevented from increasing, so that the edge portion does not have a reverse taper shape and the film peeling of the source electrode occurs. Cracks are prevented. Further, the poor contact between the source electrode and the display electrode caused by the contamination of ITO is improved.

【0022】そして、TFTの形成後に保護膜をエッチ
ング除去して表示電極を露出させることにより、表示品
位の悪化や消費電力の増大が防止された液晶表示装置が
得られることになる。また、マスク数を増やすことな
く、ドレインラインと接続するドレイン補助ラインを形
成でき、断線による不良が低減される。
Then, after the TFT is formed, the protective film is removed by etching to expose the display electrode, whereby a liquid crystal display device in which deterioration of display quality and increase in power consumption are prevented can be obtained. Further, the drain auxiliary line connected to the drain line can be formed without increasing the number of masks, and defects due to disconnection can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る液晶表示装置の断面図で
ある。
FIG. 1 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

【図2】本発明の実施例に係る液晶表示装置の製造方法
を示す断面図である。
FIG. 2 is a cross-sectional view showing a method of manufacturing a liquid crystal display device according to an embodiment of the present invention.

【図3】本発明の実施例に係る液晶表示装置の製造方法
を示す断面図である。
FIG. 3 is a cross-sectional view showing the method of manufacturing the liquid crystal display device according to the embodiment of the present invention.

【図4】本発明の実施例に係る液晶表示装置の製造方法
を示す断面図である。
FIG. 4 is a cross-sectional view showing the method of manufacturing the liquid crystal display device according to the embodiment of the present invention.

【図5】本発明の実施例に係る液晶表示装置の製造方法
を示す断面図である。
FIG. 5 is a cross-sectional view showing the method of manufacturing the liquid crystal display device according to the embodiment of the present invention.

【図6】従来の液晶表示装置の平面図である。FIG. 6 is a plan view of a conventional liquid crystal display device.

【図7】図6のA−A線に沿う断面図である。7 is a sectional view taken along the line AA of FIG.

【図8】従来の液晶表示装置の製造方法を示す断面図で
ある。
FIG. 8 is a cross-sectional view showing a method of manufacturing a conventional liquid crystal display device.

【図9】従来の液晶表示装置の製造方法を示す断面図で
ある。
FIG. 9 is a cross-sectional view showing a method of manufacturing a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

10 透明な絶縁性基板 11 ゲート電極 12 補助容量電極 13 第1のゲート絶縁膜 14 表示電極 15 第2のゲート絶縁膜 16 a−Si膜 17 半導体保護膜 18 N+a−Si膜 19 ソース電極 20 ドレイン電極 21 ゲートライン 22 補助容量ライン 23 ドレインライン 24 ドレイン補助ライン 30 保護膜10 Transparent Insulating Substrate 11 Gate Electrode 12 Auxiliary Capacitance Electrode 13 First Gate Insulating Film 14 Display Electrode 15 Second Gate Insulating Film 16 a-Si Film 17 Semiconductor Protective Film 18 N + a-Si Film 19 Source Electrode 20 Drain electrode 21 Gate line 22 Auxiliary capacitance line 23 Drain line 24 Drain auxiliary line 30 Protective film

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 透明な絶縁性基板上に設けられた複数の
ゲートラインと、該ゲートラインと交差して設けられた
複数のドレインラインと、該ゲートラインと該ドレイン
ラインとの交点に設けられたゲート電極、ドレイン電
極、ソース電極及び半導体層よりなる薄膜トランジスタ
と、該ソース電極と電気的に接続し、透明導電性の表示
電極とからなる液晶表示装置において、 前記表示電極と前記ソース電極は、導電性の保護膜を介
して接続されていることを特徴とする液晶表示装置。
1. A plurality of gate lines provided on a transparent insulating substrate, a plurality of drain lines provided to intersect the gate lines, and an intersection of the gate lines and the drain lines. A thin film transistor including a gate electrode, a drain electrode, a source electrode and a semiconductor layer, and a liquid crystal display device electrically connected to the source electrode and including a transparent conductive display electrode, wherein the display electrode and the source electrode are: A liquid crystal display device, wherein the liquid crystal display device is connected through a conductive protective film.
【請求項2】 前記ドレインラインの下層に、前記ドレ
インラインと電気的に接続されたドレイン補助ラインが
設けられ、該ドレイン補助ラインは、前記表示電極と同
一の透明導電材料、及び前記保護膜と同一の導電性材料
で構成されていることを特徴とする請求項1記載の液晶
表示装置。
2. A drain auxiliary line electrically connected to the drain line is provided below the drain line, and the drain auxiliary line includes the same transparent conductive material as the display electrode and the protective film. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is made of the same conductive material.
【請求項3】 透明な絶縁性基板上に複数のゲート電極
および該ゲート電極と一体のゲートラインを形成する工
程と、 全面に第1のゲート絶縁膜を形成する工程と、 全面にITO膜を被覆形成する工程と、 該ITO膜上に、導電性の保護膜を被覆形成する工程
と、 該ITO膜および該保護膜を同一マスクでパターニング
し、保護膜が被覆された表示電極を形成する工程と、 全面に第2のゲート絶縁膜を形成する工程と、 該第2のゲート絶縁膜上の前記ゲート電極に対応する領
域に半導体層を形成する工程と、 前記第2のゲート絶縁膜の、前記保護膜が被覆された表
示電極上の少なくとも一部をエッチング除去する工程
と、 全面にメタル層を被覆形成する工程と、 該メタル層をパターニングして、前記ゲートラインと交
差するドレインライン、該ドレインラインと一体で、前
記半導体層の一端に被覆されるドレイン電極、及び前記
保護膜が被覆された表示電極に電気的に接続し、前記半
導体層の別の一端に被覆されるソース電極を形成する工
程と、 該ソース電極にセルフアラインして前記保護膜をエッチ
ング除去し、前記表示電極を露出する工程とを少なくと
も有する液晶表示装置の製造方法。
3. A step of forming a plurality of gate electrodes and a gate line integrated with the gate electrodes on a transparent insulating substrate; a step of forming a first gate insulating film on the entire surface; and an ITO film on the entire surface. A step of forming a coating, a step of forming a conductive protective film on the ITO film, and a step of patterning the ITO film and the protective film with the same mask to form a display electrode covered with the protective film. A step of forming a second gate insulating film on the entire surface, a step of forming a semiconductor layer on a region of the second gate insulating film corresponding to the gate electrode, and a step of forming the second gate insulating film, A step of etching and removing at least a part of the display electrode covered with the protective film, a step of forming a metal layer on the entire surface, and a patterning of the metal layer to form a drain line crossing the gate line. Source, which is integrated with the drain line and electrically connected to a drain electrode covered at one end of the semiconductor layer, and a display electrode covered with the protective film, and a source covered at another end of the semiconductor layer. A method for manufacturing a liquid crystal display device, which comprises at least a step of forming an electrode, and a step of self-aligning with the source electrode to remove the protective film by etching to expose the display electrode.
【請求項4】 透明な絶縁性基板上に複数のゲート電極
および該ゲート電極と一体のゲートラインを形成する工
程と、 全面に第1のゲート絶縁膜を形成する工程と、 全面にITO膜を被覆形成する工程と、 該ITO膜上に、導電性の保護膜を被覆形成する工程
と、 該ITO膜および該保護膜を同一マスクでパターニング
し、保護膜が被覆された表示電極と、前記ゲートライン
と交差するドレイン補助ラインを形成する工程と、 全面に第2のゲート絶縁膜を形成する工程と、 該第2のゲート絶縁膜上の前記ゲート電極に対応する領
域に半導体層を形成する工程と、 前記第2のゲート絶縁膜の、前記保護膜が被覆された表
示電極上の少なくとも一部、及び前記ドレイン補助ライ
ン上の少なくとも一部をエッチング除去する工程と、 全面にメタル層を被覆形成する工程と、 該メタル層をパターニングして、前記ドレイン補助ライ
ンに接続され、前記ゲートラインと交差するドレインラ
イン、該ドレインラインと一体で前記半導体層の一端に
被覆されるドレイン電極、及び前記保護膜が被覆された
表示電極に電気的に接続し、前記半導体層の別の一端に
被覆されるソース電極とを形成する工程と、 該ソース電極にセルフアラインして前記保護膜をエッチ
ング除去し、前記表示電極を露出する工程とを少なくと
も有する液晶表示装置の製造方法。
4. A step of forming a plurality of gate electrodes and a gate line integrated with the gate electrodes on a transparent insulating substrate; a step of forming a first gate insulating film on the entire surface; and an ITO film on the entire surface. A step of forming a coating, a step of forming a conductive protective film on the ITO film, a patterning of the ITO film and the protective film with the same mask, a display electrode covered with the protective film, and the gate. Forming a drain auxiliary line that intersects with the line, forming a second gate insulating film on the entire surface, and forming a semiconductor layer in a region corresponding to the gate electrode on the second gate insulating film A step of etching and removing at least a part of the second gate insulating film on the display electrode covered with the protective film and at least a part of the drain auxiliary line, and A step of forming a layer by coating, a pattern of the metal layer, a drain line connected to the drain auxiliary line and intersecting with the gate line, and a drain electrode integrally formed with the drain line at one end of the semiconductor layer And a source electrode that is electrically connected to the display electrode covered with the protective film to cover another end of the semiconductor layer, and the protective film is self-aligned with the source electrode. A method of manufacturing a liquid crystal display device, which comprises at least a step of removing the display electrode by etching.
【請求項5】 前記保護膜は前記ソース電極と同一材料
であり、前記メタル層をパターニングの際に、同時にエ
ッチング除去することを特徴とする請求項3または請求
項4記載の液晶表示装置の製造方法。
5. The liquid crystal display device according to claim 3, wherein the protective film is made of the same material as the source electrode and is removed by etching at the same time when the metal layer is patterned. Method.
JP15042093A 1993-06-22 1993-06-22 Liquid crystal display device and its production Pending JPH0720491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15042093A JPH0720491A (en) 1993-06-22 1993-06-22 Liquid crystal display device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15042093A JPH0720491A (en) 1993-06-22 1993-06-22 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JPH0720491A true JPH0720491A (en) 1995-01-24

Family

ID=15496554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15042093A Pending JPH0720491A (en) 1993-06-22 1993-06-22 Liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JPH0720491A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151826A (en) * 2006-12-14 2008-07-03 Epson Imaging Devices Corp Liquid crystal display device and method for manufacturing the same
US8031283B2 (en) 2008-01-31 2011-10-04 Mitsubishi Electric Corporation Active matrix substrate and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151826A (en) * 2006-12-14 2008-07-03 Epson Imaging Devices Corp Liquid crystal display device and method for manufacturing the same
US8031283B2 (en) 2008-01-31 2011-10-04 Mitsubishi Electric Corporation Active matrix substrate and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100445286B1 (en) Liquid crystal display device and method of manufacturing the same
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US7034335B2 (en) ITO film contact structure, TFT substrate and manufacture thereof
US5978058A (en) Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor
JPH0219840A (en) Manufacture of active matrix panel
JP2010199556A (en) Method of forming multilayered film, method of manufacturing display panel
JPH11133455A (en) Production of liquid crystal display device
JP4166300B2 (en) Manufacturing method of liquid crystal display device
JPH11258625A (en) Array substrate for display device and its manufacture
JPH11352515A (en) Liquid crystal display device and its production
JP2001272698A (en) Liquid crystal display device and manufacturing method therefor
JPS60261174A (en) Matrix array
JPH0720491A (en) Liquid crystal display device and its production
JP2000029066A (en) Array substrate for display device and its manufacture
JP2533137B2 (en) Thin film transistor matrix
JPH0534717A (en) Liquid crystal display device and production thereof
JPH11202360A (en) Array substrate for plane display device and production thereof
JPH07120790A (en) Active matrix substrate and its production
KR100590755B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR100580397B1 (en) manufacturing methods of a thin film transistor substrate for a liquid crystal display
KR100670050B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR100601177B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR20020028014A (en) Method for fabricating tft-lcd
JP2005141090A (en) Device and method protecting gate terminal and lead wiring
JP2000180890A (en) Tft array substrate, liquid crystal display device using the same and production of tft array substrate