JPH07202606A

JPH07202606A - リミッタ回路

Info

Publication number: JPH07202606A
Application number: JP6194273A
Authority: JP
Inventors: Natale Aiello; ナターレ・アイエッロ; Sergio Palara; セルジオ・パラーラ; Salvatore Scaccianoce; サルヴァトーレ・スキアッチァノーセ
Original assignee: CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Current assignee: CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date: 1993-08-18
Filing date: 1994-08-18
Publication date: 1995-08-04
Also published as: US5635868A; DE69308131D1; EP0639894A1; DE69308131T2; EP0639894B1

Abstract

(57)【要約】【構成】パワートランジスタ(T'p)からこれに接続さ
れた負荷(ZL)へ通される最大電流のためのリミッタ回路
は、偏差増幅器(1')、ドライバ段(P')、及び負荷電流(I
L)検出手段(Rs)に加えて、帰還回路ブロック(2)を備え
ている。この帰還回路ブロックは、(T'p)の制御端子と
偏差増幅器内部の電流発生器との間に接続されている。【効果】帰還回路ブロックを導入することにより、オ
ープンリング装置の利得を下げてこの装置を安定させ且
つ負荷電流のどんな増大時にもスムーズに減少させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パワートランジスタ
から、このトランジスタの一方の出力端子と電源の第１
端子との間に接続された負荷へ通される最大電流のため
のリミッタ回路に関するものである。

【０００２】特に、この発明は、パワートランジスタか
ら、このトランジスタの第１出力端子と電源の第１極と
の間に接続された負荷へ通される最大電流のためのリミ
ッタ回路であって、制御信号を受けるようになっている
入力端子及び前記トランジスタの制御端子に接続された
出力端子を有する、前記トランジスタのためのドライバ
段と、電流発生器が組み込まれ、且つ２個の入力端子及
び前記ドライバ段に接続された出力端子を有する偏差増
幅器と、前記トランジスタの第２出力端子に接続された
第１端子、及び前記電源の第２極に接続された第２端子
を有し、前記負荷に流される電流を検出するための回路
手段と、を備えたリミッタ回路に関するものである。

【０００３】

【従来の技術】パワートランジスタの出力端子に接続さ
れた負荷を通る最大電流を制限する方法は沢山ある。最
も広く使用されている方法は、偏差増幅器を備えた帰還
回路網を提供する。偏差増幅器は、その一方の入力端子
が基準電源に接続され且つ他方の入力端子が負荷を流れ
る電流を検出する回路手段に接続される反面、その出力
端子がトランジスタの制御端子に接続されている。偏差
増幅器は、基本的には、基準電圧とその他方の入力端子
に印加された電圧（負荷を流れる電流と共に上昇する）
とを比較する。これら２つの電圧が互いに等しくなろう
とする時に、偏差増幅器の出力はトランジスタの制御端
子での電流を制限し、従って負荷に接続された出力端子
での電流を制限する。

【０００４】図１は、パワートランジスタＴｐから負荷
ＺＬへ流される電流ＩＬを制限するための慣用のリミッ
タ回路の一例をブロック図で示す。負荷ＺＬは電源Ｖａ
の第１端子と出力端子即ちトランジスタＴｐのコレクタ
との間に接続され、電流ＩＬ検出手段は他の出力端子即
ちトランジスタＴｐのエミッタに接続された抵抗Ｒｓか
ら成る。

【０００５】偏差増幅器１の２つの入力端子Ａ，Ｂには
それぞれ基準電源Ｖｒの正極、抵抗Ｒｓの一端が接続さ
れている。偏差増幅器１の出力端子を、トランジスタＴ
ｐの制御端子即ちベースに直接接続しても良いが、図示
のようにトランジスタＴｐのドライバ段Ｐのノードに接
続しても良い。トランジスタＴｐのベース電流を無視す
ると、負荷ＺＬを流れるのと同一の電流ＩＬが抵抗Ｒｓ
にも流れるので、大地に対する電圧降下（これは抵抗Ｒ
ｓの両端間で起こる）は電流ＩＬと共に増大する。この
電圧が基準電圧Ｖｒを越えようとすると、偏差増幅器１
の出力はトランジスタＴｐのベースに供給される電流従
ってそのコレクタ電流を、ドライバ段Ｐを介して制限す
る。このような負帰還トランジスタ回路は、上述したよ
うに特に負荷が誘導型の場合に不安定になるかもしれな
い。

【０００６】

【発明が解決しようとする課題】このような負帰還構成
で直面する主な問題は安定性の問題であり、特にトラン
ジスタに接続された負荷が誘導性である場合に問題があ
る。事実、この型の負荷は不所望なポールを伝達関数に
導入するので、偏差増幅器がカットインするやいなやト
ランジスタが発振し始めがちであることを考慮して負帰
還トランジスタの周波数補償を行うのが難しくなる。

【０００７】ヨーロッパ特許第０１５１７６４−Ｂ号に
開示された回路は効果的な補償を行う例であり、即ち帰
還回路網中の偏差増幅器がカットインして負荷電流を制
限する時でさえ安定なままである負帰還パワートランジ
スタから成る。この回路では、帰還回路網中に、ダイオ
ード接続されたトランジスタ及びトランジスタを備えた
回路手段を接続することにより、トランジスタの伝達関
数が変えられる。後者のトランジスタは、そのベースが
回路ノード（基準電位即ちアース電位に対するその電圧
が負荷電流に応じて変わる）に接続され、且つそのエミ
ッタが偏差増幅器の入力段の一脚に接続された抵抗と接
続され、偏差増幅器の他方の入力端子は定電位に保持さ
れる。ダイオードは、その一方の端子が負荷を流れる電
流を“検知”する抵抗に接続され、且つ他方の端子が上
記トランジスタのベース抵抗従って偏差増幅器の−入力
端子に接続されている。ダイオードの両端間の電圧が変
動すると、これを反映して負荷電流も変動し、これら変
動は対数型即ち全く限界に近いことが知られている。従
って、そのように適度な電圧変動は、定電位に保持され
ない偏差増幅器入力端子に伝送される。

【０００８】前記回路手段をパワートランジスタの帰還
回路網へ導入すると、局部的な作用を生じ、その全効果
はオープン・リング装置の電圧利得を下げ、もってこの
装置に安定性を与える。しかしながら、負荷電流を制限
する際の偏差増幅器の作用はまだぴくぴくしようとし、
負荷電流が一定値に落ち着く前に負荷電流の増大を突然
停止させる。

【０００９】この発明の下記の技術的問題は、パワート
ランジスタからその出力端子に接続された負荷へ通され
る最大電流のためのリミッタ回路を提供し、このリミッ
タ回路では、負荷電流のどんな増大も、鋭い制限効果に
よることなく且つ安定な状態を維持しながら、徐々に少
なくすることができる。

【００１０】

【課題を解決するための手段】この問題は、特許請求の
範囲の請求項１に開示されたように、特にその特徴部分
によって解決されることができる。

【００１１】

【実施例】以下、この発明を、添付図面に示した一実施
例について詳しく説明する。図２に示すのはこの発明の
リミッタ回路のブロック図である。図１のブロック図と
比較してまず目に付くことは帰還回路ブロック２が設け
られたことである。この帰還回路ブロック２は、その入
力端子がパワートランジスタＴ'ｐの制御端子に接続さ
れ且つ出力端子が偏差増幅器１’内部の電流発生器に接
続されている。図１と同様に、負荷電流ＩＬを検出する
ための回路手段は抵抗Ｒｓで表され、この抵抗Ｒｓはト
ランジスタＴ'ｐの、負荷ＺＬに接続されていない出力
端子と電源の端子即ちアース端子との間に接続されてい
る。しかしながら、そのようなＩＬ検出手段は種々の方
法で実施でき、例えば上述したヨーロッパ特許に教示さ
れているように抵抗及びこれと並列の抵抗分圧器（その
第３の内部検出端子を介してアクセスできる）で実施で
きる点で、抵抗Ｒｓに限ることはない。いずれにして
も、そのようなＩＬ検出手段には負荷電流ＩＬと事実上
一致するとみなせる電流が入力されるので、大地に対す
る電圧は負荷電流と共に増大する。図２には偏差増幅器
１’も示され、この偏差増幅器１’は、その入力端子
Ｂ’がトランジスタＴ'ｐの、負荷ＺＬに接続されてい
ない出力端子に接続され且つ他方の入力端子Ａ’が抵抗
Ｒ３を介してアース端子に接続されている。この方法で
は、入力端子Ａ’での対地電圧は、抵抗Ｒ３を流れる電
流が変わると変わる。偏差増幅器１’の出力端子Ｃ’は
図１のようにトランジスタＴ'ｐのドライバ段Ｐ’のノ
ードに接続され、矢張りトランジスタＴ'ｐの制御端子
を流れる電流従って負荷電流を適正に制限する。

【００１２】帰還回路ブロック２は、抵抗Ｒｓ及びトラ
ンジスタＴ'ｐのドライバ段Ｐ’に接続された偏差増幅
器１’によって形成された“主”帰還回路網内の帰還回
路網を構成する。即ち、帰還回路ブロック２は、装置を
安定化し従って偏差増幅器１’の動作閾値をドライブし
て負荷電流をスムーズに制限するために主として向けら
れている“局部”帰還回路網を形成する。帰還回路ブロ
ック２には、その入力端子の接続点に鑑み、抵抗Ｒｓの
両端間の電圧（負荷電流ＩＬと共に変わる）と、トラン
ジスタＴ'ｐの制御端子と抵抗Ｒｓに接続された出力端
子との間に現れる電圧（トランジスタＴ'ｐの動作状態
と共に変わる）との和である電圧が入力される。帰還回
路ブロック２は上記入力電圧の関数である電流Ｉ１を出
力するためのものであり、この電流Ｉ１は偏差増幅器
１’の内部電流発生器に流れることにより抵抗Ｒ３を通
るのが認められるべき電流ひいては偏差増幅器１’の入
力端子Ａ’の対地電圧を調整する。このように、上述し
た特性を持つ帰還回路ブロック２を導入することにより
且つ偏差増幅器１’の入力端子（Ａ’及びＢ’）に特定
された回路接続により、これら入力端子の一方（Ｂ’）
の対地電圧は負荷電流及びトランジスタＴ'ｐの動作状
態に応じて変えられる。この偏差増幅器１’のためのカ
ットイン閾値は、従ってそのようなパラメータに応じて
変わる。

【００１３】帰還回路ブロック２を縦続接続された２つ
の回路ブロック３及び４（図２には示さない）に分ける
ことを考察しよう。第１の回路ブロック３は開リング装
置の利得を下げるのに有効であり、そして第２の回路ブ
ロック４はその出力端子（偏差増幅器１’の内部電流発
生器に接続された）に電流Ｉ１（第１の回路ブロック３
の２個の端子間に流れる電流Ｉ２従って第１の回路ブロ
ック３の入力端子に印加される電圧の関数である）を供
給するのに有効である。第１の回路ブロック３は基本的
には抵抗を備え、そして第２の回路ブロック４は第１の
回路ブロック３を流れ且つ例えばバイポーラトランジス
タの出力端子によって供給される電流（Ｉ２）によって
ドライブされる電流（Ｉ１）発生器を備える。上記バイ
ポーラトランジスタは、その他方の出力端子（これに帰
還回路ブロック２の出力端子が接続されている）に接続
された抵抗を有し、そしてＤＣ電圧発生器が上記バイポ
ーラトランジスタの制御端子と上記抵抗の間に接続され
ている。もちろん、上記電流（Ｉ１）発生器があたかも
被ドライブ電圧と見なされることを何も禁じない。

【００１４】この構成は、この発明の望ましい実施例の
回路図を示す図３に一番良く示されている。図３におい
て、図２に示した種々の回路ブロックは破線で囲まれて
いるので、この実施例では下記のことを認識できる。パ
ワートランジスタＴ'ｐは、ダーリントン接続された２
個のトランジスタＴ１０及びＴ１１から成る。第１の回
路ブロック３は、抵抗Ｒ２及びダイオードＤ１の直列接
続体を含む。第２の回路ブロック４は、トランジスタＴ
１、抵抗Ｒ１、及びＤＣ電圧発生器Ｖ₀を備える。

【００１５】ドライバ段Ｐ’は、制御信号ＩＮによって
作動されるドライバ回路５を備え、その出力端子はトラ
ンジスタＴ９の制御端子に接続され、その出力端子はト
ランジスタＴ１０従ってトランジスタＴ'ｐの制御端子
に接続されている。

【００１６】偏差増幅器１’は、２個のトランジスタＴ
５及びＴ６から成る差動型の入力段と、トランジスタＴ
７及びＴ８のダーリントン対から成る最終段と、ダイオ
ードＤ２並びにトランジスタＴ３及びＴ４から成り且つ
内部電流発生器を表すカレントミラー回路とを備えてい
る。

【００１７】全回路を安定化させ且つ偏差増幅器１’の
所望動作を生じる際に帰還回路ブロック２の作用を説明
するために、負荷ＺＬが一例として（コイルのような）
誘導性負荷であるとして、図３の全回路の動作を今から
考察する。上述したように、これは、回路の安定性を評
価するのに最も重要な状況である。

【００１８】時点ｔ＝０にて、トランジスタＴ'ｐ（即
ちダーリントン対Ｔ１０及びＴ１１）は、適切な入力信
号ＩＮによってドライバ回路４から通電するように制御
される。トランジスタＴ１１のコレクタ従って負荷イン
ピーダンスＺＬを通して電流ＩＬが流れ始める。

【００１９】ダイオードＤ１のアノードは２Ｖbeの対地
電圧にあり、そしてトランジスタＴ１のエミッタはＶ₀
を適当にセットすることによって得られるべき電圧Ｖ１
＝Ｖ₀−Ｖbe＝０.５ボルトにセットされる。Ｖbe−０.
５ボルトの電圧が抵抗Ｒ２の両端間に発生するのは、図
面から容易に推断することができる。抵抗Ｒ２の抵抗値
で上記電圧の値を割ることによって得られる電流Ｉ２は
ダイオードＤ１及び抵抗Ｒ２を通って抵抗Ｒ１に流れ、
この抵抗Ｒ１はトランジスタＴ１のエミッタとアースの
間に接続されている。従って、トランジスタＴ１のコレ
クタにてセットされた電流は抵抗Ｒ２への電流Ｉ２より
も小さいＶ１／Ｒ１であろう。全ての時点ｔ＞０で、負
荷ＺＬを流れる電流ＩＬは抵抗Ｒｓの両端間に電圧降下
を起こさせ、これは時間の経過につれて直線的に増大す
る。それは、負荷として誘導性負荷を仮定したからであ
る。ダイオードＤ１のアノードでの電圧も、負荷電流Ｉ
Ｌと並列に変わる電流Ｉ２と同様に、直線的に増大す
る。

【００２０】しかしながら、トランジスタＴ１のコレク
タでの電流はＩ１＝Ｖ１／Ｒ１−Ｉ２であるとした。Ｉ
２が直線的に増大するので、Ｉ１は時間の経過につれて
直線的に減少する。トランジスタＴ１はまたそれ自体の
電流Ｉ１をトランジスタＴ３及びＴ４に流させる。その
理由は、Ｄ２、Ｔ３及びＴ４がカレントミラー回路を形
成するからである。電流Ｉ１はトランジスタＴ５及び抵
抗Ｒ３を流れるので、電圧Ｖ_A’＝Ｒ３×Ｉ１も時間の
経過につれて直線的に減少し、もって電流Ｉ２従って負
荷電流ＩＬの変動に追従する。偏差増幅器１’の入力端
子Ｂ’での電圧は、抵抗Ｒｓの非アース端子への接続に
鑑みて、Ｒｓ×ＩＬ（ただし、Ｒｓは２０ミリオームの
最適値を持つ。）であるので、ＩＬと同じパターンであ
る。他方、Ｖ_A’及びＶ_B’は偏差増幅器１’への入力電
圧を表す。入力他方Ａ’での電圧が入力端子Ｂ’での電
圧よりも高いので、トランジスタＴ６は飽和され且つト
ランジスタＴ７及びＴ８をオフ状態に保持するので、偏
差増幅器１’は作動されない。Ｖ_B’がＶ_A’を超えよう
とすると、偏差増幅器１’の入力段は不平衡になろうと
し且つ最終段のトランジスタＴ７及びＴ８を導通させ、
これらトランジスタＴ７及びＴ８はトランジスタＴ９の
ベースから電流を引き出すことによりトランジスタＴ１
０及びＴ１１即ちＴ'ｐのベース電流を少なくし、もっ
て負荷ＺＬを流れる電流ＩＬを制限する。しかしなが
ら、この点で、Ｔ１０及びＴ１１のＶｂｅもこれらトラ
ンジスタの不飽和の結果として低下するので、Ｄ１のア
ノード電圧従ってＩ２も減少する。これはＩ１に反映す
るので、Ｖ_B’は上昇させられる。

【００２１】図３に示した回路の動作態様を、図４の
（Ａ）及び（Ｂ）のグラフで要約する。図４の（Ａ）に
示されたグラフは負荷電流ＩＬの経時変化を表し、この
経時変化は図３のこの発明に係るリミッタ回路により最
大値に対して適用された制限作用による。最初はＶ_A’
＞Ｖ_B’であるので、負荷電流ＩＬが最初は直線的に増
大することが理解できる。Ｖ_B’がＶ_A’に近付くと、入
力端子Ａ’での電圧は図４の（Ｂ）に示したように下降
する代わりに上昇し始め、Ｖ_B’のパターンに追従す
る。Ｖ_B’は（オームの法則の直線性に鑑みて）負荷電
流ＩＬのパターンを反映する。詳しく云えば、負荷電流
ＩＬは図４の（Ａ）のカーブの湾曲部沿いにしばしの間
増大し、やがて負荷ＺＬに流されるべき電流が保持され
なければならない最大値を表す値Ｉ_maxにて一定にな
る。図４の（Ａ）のカーブは、以前に何が述べられた
か、即ち図３のこの発明に係るリミッタ回路が負荷電流
ＩＬを制限する際にスムーズな作用を行い、負荷電流Ｉ
Ｌの増大中にどんな突然のしゃ断を起こさせず且つ発振
も発生させずに、所要の最大値まで徐々に減少させる。

【００２２】図５はこの発明の他の実施例を示す。この
実施例は図３に示したものと同様であるが、バイポーラ
（ＢＪＴ）及びユニポーラ（ＭＯＳＦＥＴ）能動部品を
有する混合技術を下記のように利用する。パワートラン
ジスタＴ'ｐはここではバイポーラトランジスタＴ２の
みから成る。偏差増幅器１’は図３のものと同一構成で
あるが、専らユニポーラ能動部品を使用し、最終段はト
ランジスタＭ６のみから成る。

【００２３】ドライバ段Ｐ’はドライバ回路５及びユニ
ポーラトランジスタＭ７を備え、このトランジスタＭ７
の出力（ドレイン）端子はトランジスタＴ２（即ちＴ'
ｐ）の制御（ベース）端子に接続されている。

【００２４】第２の回路ブロック４は図３のものと同じ
である（トランジスタＴ１はここでもバイポーラ型であ
る）反面、第１の回路ブロック３は抵抗Ｒ２のみから成
る。

【００２５】

【発明の効果】帰還回路ブロックを導入することによ
り、オープンリング装置の利得を下げてこの装置を安定
させ且つ負荷電流のどんな増大時にもスムーズに減少さ
せる。

【図面の簡単な説明】

【図１】パワートランジスタを介して負荷へ通される電
流のための従来のリミッタ回路のブロック図である。

【図２】この発明に係るリミッタ回路を示すブロック図
である。

【図３】この発明の望ましい一実施例の回路図である。

【図４】（Ａ）は図３の回路中の負荷が誘導性負荷であ
るときにこの負荷を流れる電流を示すグラフであり、そ
して（Ｂ）は図３に示した偏差増幅器の２個の入力端子
に現れる対地電圧のレベル図である。

【図５】バイポーラとユニポーラが混合した構成部品を
用いるこの発明の他の実施例の回路図である。

【符号の説明】

Ｔ'ｐパワートランジスタＶａ電源の第１極ＺＬ負荷ＩＬ負荷電流ＩＮ制御信号Ｐ’ ドライバ段１’ 偏差増幅器Ａ’，Ｂ’ 偏差増幅器の入力端子Ｃ’ 偏差増幅器の出力端子Ｒｓ，Ｒ３，Ｒ２，Ｒ１抵抗２帰還回路ブロック３第１の回路ブロック４第２の回路ブロックＴ１，Ｔ２バイポーラトランジスタＶ₀ ＤＣ電圧発生器Ｔ９出力トランジスタ５ドライバ回路Ｔ５，Ｔ６トランジスタＴ７，Ｔ８：Ｔ１０，Ｔ１１ダーリントン接続のト
ランジスタＤ２，Ｔ３，Ｔ４：Ｍ１，Ｍ２，Ｍ３カレントミラ
ー回路Ｄ１ダイオードＭ７，Ｍ４，Ｍ５，Ｍ６シングルポール型のトラン
ジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者ナターレ・アイエッロイタリア国、95123 カタニア、ヴィア・デイ・ピッチョーニ３ (72)発明者セルジオ・パラーライタリア国、95026 アチ・カステッロ、フランツィオーニ・アチトレッツァ、ヴィア・リヴォルノ 103 (72)発明者サルヴァトーレ・スキアッチァノーセイタリア国、95018 リポスト、ヴィア・ピエルサンティ・マッタレッラ３

Claims

【特許請求の範囲】

【請求項１】パワートランジスタ(T'p)から、このト
ランジスタの第１出力端子と電源の第１極(Va)との間に
接続された負荷(ZL)へ通される最大電流のためのリミッ
タ回路であって、制御信号(IN)を受けるようになっている入力端子及び前
記トランジスタ(T'p)の制御端子に接続された出力端子
を有する、前記トランジスタ(T'p)のドライバ段(P')
と、電流発生器が組み込まれ、且つ２個の入力端子(A',B')
及び前記ドライバ段(P')に接続された出力端子(C')を有
する偏差増幅器(1')と、前記トランジスタ(T'p)の第２出力端子に接続された第
１端子、及び前記電源の第２極に接続された第２端子を
有し、前記負荷(ZL)に流される電流(IL)を検出する回路
手段(Rs)と、を備えたリミッタ回路において、前記トランジスタ(T'p)の制御端子に接続された入力端
子、及び前記偏差増幅器(1')内部の前記電流発生器に接
続された出力端子を有する帰還回路ブロック(2)を設
け、前記偏差増幅器(1')の入力端子(A')が抵抗性素子(R3)を
介して前記電源の第２極に接続され、且つ前記偏差増幅
器(1')の入力端子(B')が前記検出回路手段(Rs)の第１端
子に接続されている、ことを特徴とするリミッタ回路。
【請求項２】前記帰還回路ブロック(2)は、第１の回
路ブロック(3)及びこれと縦続接続された第２の回路ブ
ロック(4)を備え、前記第１の回路ブロック(3)は、その
入力端子が前記トランジスタ(T'p)の制御端子に接続さ
れ且つ前記トランジスタ(T'p)の利得を下げるのに有効
であり、そして前記第２の回路ブロック(4)は電流(I1)
被駆動電流発生器を備え、この電流発生器は、その出力
端子が前記偏差増幅器の内部電流発生器に接続され、前
記第１の回路ブロック(3)によって共通の端子を通して
供給される電流(I2)の関数である電流を供給することを
特徴とする請求項１のリミッタ回路。
【請求項３】前記第１の回路ブロック(3)が抵抗(R2)
を含むことを特徴とする請求項２のリミッタ回路。
【請求項４】前記第２の回路ブロック(4)は、バイポ
ーラトランジスタ(T1)、ＤＣ電圧発生器(V₀)、及び抵抗
(R1)を含み、前記トランジスタ(T1)の第１出力端子が前
記偏差増幅器(1')の前記内部電流発生器に接続され、前
記トランジスタ(T1)の第２出力端子が前記抵抗(R1)の第
１端子に接続され、前記ＤＣ電圧発生器(V₀)が前記トラ
ンジスタ(T1)の制御端子と前記抵抗(R1)の第２端子との
間に接続され、そして前記第１の回路ブロック(3)が更
に前記抵抗(R1)の第１端子に接続されていることを特徴
とする請求項２のリミッタ回路。
【請求項５】前記ドライバ段(P')は、前記制御信号(I
N)によって作動され且つ出力トランジスタ(T9)の制御端
子に接続されたドライバ回路(5)を含み、前記出力トラ
ンジスタ(T9)の一方の出力端子が前記パワートランジス
タ(T'p)の制御端子に接続され、前記偏差増幅器(1')は制御端子を介して共結された２個
のトランジスタ(T5)及び(T6)を含み、前記トランジスタ
(T5)の第１出力端子が前記制御端子に短絡され、前記ト
ランジスタ(T6)の第１出力端子が出力ダーリントン回路
(T7,T8)の制御端子に接続され、前記ダーリントン回路
の出力端子が前記出力トランジスタ(T9)の接続端子に接
続され、前記トランジスタ(T5)及び(T6)の前記第１出力
端子がまたカレントミラー回路(D2,T3,T4)の出力端子に
接続され、前記カレントミラー回路が前記偏差増幅器
(1')の前記内部電流発生器を構成し、その入力端子が前
記トランジスタ(T1)の前記第１出力端子に接続されてい
る、ことを特徴とする請求項３又は４のリミッタ回路。
【請求項６】前記パワートランジスタ(T'p)がダーリ
ントン構成の２個のトランジスタ(T10,T11)から成り、前記第１の回路ブロック(3)が前記抵抗(R2)に直列接続
されたダイオード(D1)を更に含む、ことを特徴とする請求項５のリミッタ回路。
【請求項７】全てのトランジスタがバイポーラ型であ
ることを特徴とする請求項５又は６のリミッタ回路。
【請求項８】前記パワートランジスタ(T'p)はバイポ
ーラ型のトランジスタ(T2)であり、前記ドライバ段(P')は、前記制御信号(IN)によって作動
され且つシングルポール型のトランジスタ(M7)の制御端
子に接続されたドライバ回路(5)を含み、前記トランジ
スタ(M7)の出力端子が前記トランジスタ(T2)のベースに
接続され、前記偏差増幅器(1')は制御端子を介して結合された２個
のシングルポール型のトランジスタ(M4)及び(M5)を含
み、前記トランジスタ(M4)の第１出力端子が前記制御端
子に短絡され、前記トランジスタ(M5)の第１出力端子が
シングルポール型のトランジスタ(M6)の制御端子に接続
され、前記トランジスタ(M6)の出力端子が前記トランジ
スタ(M7)の制御端子に接続され、前記トランジスタ(M4)
及び(M5)の前記第１出力端子がまたシングルポール部品
(M1,M2,M3)から成るカレントミラー回路の出力端子に接
続され、前記カレントミラー回路が前記偏差増幅器(1')
の前記内部電流発生器を構成し、その入力端子がバイポ
ーラ型の前記トランジスタ(T1)の前記第１出力端子に接
続されている、ことを特徴とする請求項３又は４のリミッタ回路。
【請求項９】パワートランジスタ(T'p)から、このト
ランジスタの第１出力端子と電源の第１極(Va)との間に
接続された負荷(ZL)へ通される最大電流のためのリミッ
タ回路であって、制御信号(IN)を受けるようになっている入力端子及び前
記トランジスタ(T'p)の制御端子に接続された出力端子
を有する、前記トランジスタ(T'p)のドライバ段(P')
と、電流発生器が組み込まれ、且つ２個の入力端子(A',B')
及び前記ドライバ段(P')に接続された出力端子(C')を有
する偏差増幅器(1')と、前記トランジスタ(T'p)の第２出力端子に接続された第
１端子、前記電源の第２極に接続された第２端子、及び
検出用第３端子を有し、前記負荷(ZL)に流される電流(I
L)を検出する回路手段(Rs)と、を備えたリミッタ回路において、前記トランジスタ(T'p)の制御端子に接続された入力端
子、及び前記偏差増幅器(1')内部の前記電流発生器に接
続された出力端子を有する帰還回路ブロック(2)を設
け、前記偏差増幅器(1')の入力端子(A')が抵抗性素子(R3)を
介して前記電源の第２極に接続され、且つ前記偏差増幅
器(1')の入力端子(B')が前記検出回路手段(Rs)の第３端
子に接続されている、ことを特徴とするリミッタ回路。