JPH07201836A - 半導体製造装置のウェーハホルダー構造 - Google Patents
半導体製造装置のウェーハホルダー構造Info
- Publication number
- JPH07201836A JPH07201836A JP33405193A JP33405193A JPH07201836A JP H07201836 A JPH07201836 A JP H07201836A JP 33405193 A JP33405193 A JP 33405193A JP 33405193 A JP33405193 A JP 33405193A JP H07201836 A JPH07201836 A JP H07201836A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer holder
- semiconductor
- wafer
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】半導体チップの良品率を向上する半導体製造装
置のウェーハホルダー構造を得る。 【構成】装置内部に半導体ウェーハ２下面に成膜するウ
ェーハホルダー１を設けたプラズマＣＶＤ装置におい
て、前記ウェーハホルダー１の半導体ウェーハ受け部４
を逆円すい形とし線接触で半導体ウェーハ１を受け、半
導体ウェーハ受け部４の下方に円筒形開口部５を設ける
こととする。
置のウェーハホルダー構造を得る。 【構成】装置内部に半導体ウェーハ２下面に成膜するウ
ェーハホルダー１を設けたプラズマＣＶＤ装置におい
て、前記ウェーハホルダー１の半導体ウェーハ受け部４
を逆円すい形とし線接触で半導体ウェーハ１を受け、半
導体ウェーハ受け部４の下方に円筒形開口部５を設ける
こととする。
Description
【０００１】
【産業上の利用分野】この発明は半導体ウェーハ下面に
成膜するデポジションアップ方式のプラズマＣＶＤ装置
に係わり、特に半導体ウェーハを受ける半導体製造装置
のウェーハホルダー構造に関する。
成膜するデポジションアップ方式のプラズマＣＶＤ装置
に係わり、特に半導体ウェーハを受ける半導体製造装置
のウェーハホルダー構造に関する。
【０００２】
【従来の技術】図３に基づいて説明する。図３は従来例
を示すウェーハホルダーの構成図であり、（ａ）は平面
図、（ｂ）はＢ部拡大平面図、（ｃ）はｂ−ｂ線断面拡
大図である。図示しないプラズマＣＶＤ装置のカバーを
開放しウェーハホルダー１の２５の半導体ウェーハ受け
部４に上方より４インチ半導体ウェーハ２をそれぞれ搭
載する。その後プラズマＣＶＤ装置のカバーを閉じ、装
置の下方よりアンモニアなどの反応ガスを入れ半導体ウ
ェーハ２下面に薄膜を成膜する。半導体ウェーハ受け部
４は図３（ｃ）に示すように、半導体ウェーハ２の落下
防止、反応ガスの回り込み防止を目的として幅（図でＳ
寸法）３〜５ｍｍのエッジ部３を形成している。このた
め半導体ウェーハ２は面接触で受けられている。
を示すウェーハホルダーの構成図であり、（ａ）は平面
図、（ｂ）はＢ部拡大平面図、（ｃ）はｂ−ｂ線断面拡
大図である。図示しないプラズマＣＶＤ装置のカバーを
開放しウェーハホルダー１の２５の半導体ウェーハ受け
部４に上方より４インチ半導体ウェーハ２をそれぞれ搭
載する。その後プラズマＣＶＤ装置のカバーを閉じ、装
置の下方よりアンモニアなどの反応ガスを入れ半導体ウ
ェーハ２下面に薄膜を成膜する。半導体ウェーハ受け部
４は図３（ｃ）に示すように、半導体ウェーハ２の落下
防止、反応ガスの回り込み防止を目的として幅（図でＳ
寸法）３〜５ｍｍのエッジ部３を形成している。このた
め半導体ウェーハ２は面接触で受けられている。
【０００３】なおこの半導体ウェーハ２よりカットされ
る半導体チップの大きさは７〜８ｍｍ角のものである。
る半導体チップの大きさは７〜８ｍｍ角のものである。
【０００４】
【発明が解決しようとする課題】前述の方法によれば、
半導体ウェーハ外周部が３〜５ｍｍにわたり成膜されて
いないため、この部分が不良半導体チップとなり良品率
が低下するという問題が発生している。この発明は前記
の問題点に鑑みてなされたものであり、その目的は半導
体チップの良品率を向上する半導体製造装置のウェーハ
ホルダー構造を提供することにある。
半導体ウェーハ外周部が３〜５ｍｍにわたり成膜されて
いないため、この部分が不良半導体チップとなり良品率
が低下するという問題が発生している。この発明は前記
の問題点に鑑みてなされたものであり、その目的は半導
体チップの良品率を向上する半導体製造装置のウェーハ
ホルダー構造を提供することにある。
【０００５】
【課題を解決するための手段】この発明によれば前述の
目的は、装置内部に半導体ウェーハ下面に成膜するウェ
ーハホルダーを設けたプラズマＣＶＤ装置において、前
記ウェーハホルダーの半導体ウェーハ受け部を逆円すい
形とし線接触で半導体ウェーハを受け、半導体ウェーハ
受け部の下方に円筒形開口部を設けることにより達成さ
れる。
目的は、装置内部に半導体ウェーハ下面に成膜するウェ
ーハホルダーを設けたプラズマＣＶＤ装置において、前
記ウェーハホルダーの半導体ウェーハ受け部を逆円すい
形とし線接触で半導体ウェーハを受け、半導体ウェーハ
受け部の下方に円筒形開口部を設けることにより達成さ
れる。
【０００６】なお前記円筒形開口部下端の直径を半導体
ウェーハ直径より大きくすることが有効である。
ウェーハ直径より大きくすることが有効である。
【０００７】
【作用】この発明の構成によれば、前記ウェーハホルダ
ーの半導体ウェーハ受け部を逆円すい形とし線接触で半
導体ウェーハを受け、半導体ウェーハ受け部の下方に円
筒形開口部を設けることにより、半導体ウェーハの外形
端部と半導体ウェーハ受け部の逆円すい形面とが線接触
となり、円筒形開口部から反応ガスが十分供給され、半
導体ウェーハ全面にわたり成膜されることになる。さら
に前記円筒形開口部下端の直径を半導体ウェーハ直径よ
り大きくすることにより、反応ガスが円筒形開口部下部
端部の角で渦流を起こすことなく供給されるため、薄膜
が均一に成膜されることになる。
ーの半導体ウェーハ受け部を逆円すい形とし線接触で半
導体ウェーハを受け、半導体ウェーハ受け部の下方に円
筒形開口部を設けることにより、半導体ウェーハの外形
端部と半導体ウェーハ受け部の逆円すい形面とが線接触
となり、円筒形開口部から反応ガスが十分供給され、半
導体ウェーハ全面にわたり成膜されることになる。さら
に前記円筒形開口部下端の直径を半導体ウェーハ直径よ
り大きくすることにより、反応ガスが円筒形開口部下部
端部の角で渦流を起こすことなく供給されるため、薄膜
が均一に成膜されることになる。
【０００８】
【実施例】図１はこの実施例を示すウェーハホルダーの
構成図であり、（ａ）は平面図、（ｂ）はＡ部拡大平面
図、（ｃ）はａ−ａ線断面拡大図である。図２は他の実
施例を示すウェーハホルダーの構成図であり、（ａ）は
平面図、（ｂ）はＡ部拡大平面図、（ｃ）はａ−ａ線断
面拡大図である。 〔実施例１〕図１に基づいて説明する。図示しないプラ
ズマＣＶＤ装置のカバーを開放しウェーハホルダーの２
５の半導体ウェーハ受け部４に上方より、真空チャック
を用いて４インチ半導体ウェーハ２をそれぞれ搭載す
る。その後プラズマＣＶＤ装置のカバーを閉じ、装置の
下方よりアンモニアなどの反応ガスを入れ半導体ウェハ
ー２下面に薄膜を成膜する。半導体ウェーハ受け部４は
図１（ｃ）に示すように、半導体ウェーハ受け部４の上
面直径Ｄ1 は半導体ウェハー２の直径より少なくても２
ｍｍ以上大きく、半導体ウェーハ受け部４の下面直径Ｄ
2 は半導体ウェーハ２の直径より０．５〜１ｍｍ小さい
直径で形成するのがよい。この数値は実験値より求めた
ものである。なお半導体ウェーハ受け部４の下面直径Ｄ
2 を半導体ウェーハ２の直径より０．５ｍｍ程度の小さ
い直径で形成する場合は、従来例と同様にこの部分に段
差を形成してもこの発明の目的である半導体チップの良
品率を向上することが可能である。この場合は反応ガス
の回り込みが更に少なくなるという付随効果もある。 〔実施例２〕図２に基づいて説明する。実施例１と異な
っているのは開口部下端７の直径を半導体ウェハー２の
直径より大きくして、開口部逃げ部６を設けたことであ
る。又各部の寸法およびその他の内容は実施例１と同様
である。
構成図であり、（ａ）は平面図、（ｂ）はＡ部拡大平面
図、（ｃ）はａ−ａ線断面拡大図である。図２は他の実
施例を示すウェーハホルダーの構成図であり、（ａ）は
平面図、（ｂ）はＡ部拡大平面図、（ｃ）はａ−ａ線断
面拡大図である。 〔実施例１〕図１に基づいて説明する。図示しないプラ
ズマＣＶＤ装置のカバーを開放しウェーハホルダーの２
５の半導体ウェーハ受け部４に上方より、真空チャック
を用いて４インチ半導体ウェーハ２をそれぞれ搭載す
る。その後プラズマＣＶＤ装置のカバーを閉じ、装置の
下方よりアンモニアなどの反応ガスを入れ半導体ウェハ
ー２下面に薄膜を成膜する。半導体ウェーハ受け部４は
図１（ｃ）に示すように、半導体ウェーハ受け部４の上
面直径Ｄ1 は半導体ウェハー２の直径より少なくても２
ｍｍ以上大きく、半導体ウェーハ受け部４の下面直径Ｄ
2 は半導体ウェーハ２の直径より０．５〜１ｍｍ小さい
直径で形成するのがよい。この数値は実験値より求めた
ものである。なお半導体ウェーハ受け部４の下面直径Ｄ
2 を半導体ウェーハ２の直径より０．５ｍｍ程度の小さ
い直径で形成する場合は、従来例と同様にこの部分に段
差を形成してもこの発明の目的である半導体チップの良
品率を向上することが可能である。この場合は反応ガス
の回り込みが更に少なくなるという付随効果もある。 〔実施例２〕図２に基づいて説明する。実施例１と異な
っているのは開口部下端７の直径を半導体ウェハー２の
直径より大きくして、開口部逃げ部６を設けたことであ
る。又各部の寸法およびその他の内容は実施例１と同様
である。
【０００９】開口部逃げ部６を設けることにより反応ガ
スの渦流が防止され、成膜がより均一になるという特徴
がある。
スの渦流が防止され、成膜がより均一になるという特徴
がある。
【００１０】
【発明の効果】この発明によれば、半導体ウェーハ受け
部を面接触から線接触に変えたことにより、反応ガスが
半導体ウェーハ全面にわたり供給され、成膜面積が増大
し半導体チップの良品率が約７％向上した。
部を面接触から線接触に変えたことにより、反応ガスが
半導体ウェーハ全面にわたり供給され、成膜面積が増大
し半導体チップの良品率が約７％向上した。
【図１】この実施例を示すウェーハホルダーの構成図で
あり、（ａ）は平面図、（ｂ）はＡ部拡大平面図、
（ｃ）はａ−ａ線断面拡大図
あり、（ａ）は平面図、（ｂ）はＡ部拡大平面図、
（ｃ）はａ−ａ線断面拡大図
【図２】他の実施例を示すウェーハホルダーの構成図で
あり、（ａ）は平面図、（ｂ）はＡ部拡大平面図、
（ｃ）はａ−ａ線断面拡大図
あり、（ａ）は平面図、（ｂ）はＡ部拡大平面図、
（ｃ）はａ−ａ線断面拡大図
【図３】従来例を示すウェーハホルダーの構成図であ
り、（ａ）は平面図、（ｂ）はＢ部拡大平面図、（ｃ）
はｂ−ｂ線断面拡大図
り、（ａ）は平面図、（ｂ）はＢ部拡大平面図、（ｃ）
はｂ−ｂ線断面拡大図
１ ウェーハホルダー ２ 半導体ウェーハ ３ エッジ部 ４ 半導体ウェーハ受け部 ５ 円筒形開口部 ６ 開口部逃げ部 ７ 開口部下端
Claims (3)
- 【請求項１】装置内部に半導体ウェーハ下面に成膜する
ウェーハホルダーを設けたプラズマＣＶＤ装置におい
て、前記ウェーハホルダーの半導体ウェーハ受け部を逆
円すい形とし線接触で半導体ウェーハを受けることを特
徴とする半導体製造装置のウェーハホルダー構造。 - 【請求項２】請求項１記載のウェーハホルダーにおい
て、半導体ウェーハ受け部の下方に円筒形開口部を設け
ることを特徴とする半導体製造装置のウェーハホルダー
構造。 - 【請求項３】請求項２記載の円筒形開口部において、開
口部下端の直径が半導体ウェーハ直径より大きいことを
特徴とする半導体製造装置のウェーハホルダー構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33405193A JPH07201836A (ja) | 1993-12-28 | 1993-12-28 | 半導体製造装置のウェーハホルダー構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33405193A JPH07201836A (ja) | 1993-12-28 | 1993-12-28 | 半導体製造装置のウェーハホルダー構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201836A true JPH07201836A (ja) | 1995-08-04 |
Family
ID=18272967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33405193A Pending JPH07201836A (ja) | 1993-12-28 | 1993-12-28 | 半導体製造装置のウェーハホルダー構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959929B1 (ko) * | 2009-08-24 | 2010-05-26 | 주식회사제4기한국 | 고효율 웨이퍼 이송용 지그 |
-
1993
- 1993-12-28 JP JP33405193A patent/JPH07201836A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959929B1 (ko) * | 2009-08-24 | 2010-05-26 | 주식회사제4기한국 | 고효율 웨이퍼 이송용 지그 |
| WO2011025083A1 (ko) * | 2009-08-24 | 2011-03-03 | 주식회사 제4기한국 | 고효율 웨이퍼 이송용 지그 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6251216B1 (en) | Apparatus and method for plasma processing | |
| US20040043614A1 (en) | Semiconductor chip and fabrication method thereof | |
| TW345710B (en) | Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package | |
| EP1213746A3 (en) | Single wafer type substrate cleaning method and apparatus | |
| CA2229975A1 (en) | Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method | |
| KR970023799A (ko) | 본체내에 결합된 소자, 특히 전자 소자를 분리하는 방법 | |
| US5389551A (en) | Method of manufacturing a semiconductor substrate | |
| EP0251767A3 (en) | Insulated gate type semiconductor device and method of producing the same | |
| EP0137209A3 (en) | Silicon wafer and its application in producing integrated circuit devices | |
| JPH07201836A (ja) | 半導体製造装置のウェーハホルダー構造 | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 | |
| JPH0661328A (ja) | 半導体ウェハー搬送装置 | |
| TW202426121A (zh) | 儲氫裝置和儲氫方法 | |
| JPS52124860A (en) | Electrode formation method for semiconductor devices | |
| JPS60109217A (ja) | 半導体チツプ収納用トレイ | |
| JPH05335319A (ja) | 単結晶シリコンウェーハ | |
| JPS60186016A (ja) | 半導体装置の製造方法 | |
| US7125778B2 (en) | Method for fabricating a self-aligning mask | |
| KR100361525B1 (ko) | 반도체기판형성방법 | |
| JPS63117468A (ja) | 半導体装置の製造方法 | |
| JPS6271231A (ja) | サセプタ | |
| JPH05109658A (ja) | 半導体装置の製造方法 | |
| TW351018B (en) | Method of manufacturing of the figured capacitor in D-RAMs | |
| JPS58132947A (ja) | 半導体装置の製造方法 | |
| KR19990051405A (ko) | 보우트 링 폭이 확장된 웨이퍼 보우트 |