JPH07199171A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH07199171A
JPH07199171A JP33537193A JP33537193A JPH07199171A JP H07199171 A JPH07199171 A JP H07199171A JP 33537193 A JP33537193 A JP 33537193A JP 33537193 A JP33537193 A JP 33537193A JP H07199171 A JPH07199171 A JP H07199171A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
black matrix
transparent
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33537193A
Other languages
Japanese (ja)
Inventor
Takaaki Kuji
卓見 久慈
Hiromasa Shimizu
浩雅 清水
Satoyuki Sugitani
智行 杉谷
Akiko Kubo
晶子 久保
Tatsuo Hamamoto
辰雄 濱本
Akiya Izumi
章也 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33537193A priority Critical patent/JPH07199171A/en
Publication of JPH07199171A publication Critical patent/JPH07199171A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a liquid crystal display device which reduces the problem or degredation in picture quality due to the step of a light shielding film or a black matrix by selectively providing the light shielding film on the surface of a transparent substrate and burying a transparent resin film in intervals of the light shielding film with the same film thickness as the light shielding film. CONSTITUTION:A liquid crystal panel where a polarizing plate is provided on the outside of a substrate SUB2 is provided, and a black matrix BM consisting of an organic or inorganic light absorbing material and an organic resin is selectively provided on one face of the transparent glass substrate SUB2. A transparent resin film FU is buried in intervals of the black matrix BM with the same film thickness as the black matrix BM to make the transparent resin film FU and the black matrix BM approximately flat, and a color filter FIL is provided on intervals of the black matrix BM, and a transparent picture element electrode and an oriented film are provided on it. Since the black matrix BM and the transparent resin film FU are made approximately flat, the variance in threshold voltage of liquid crystal and the occurrence of domains are reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示パネル(液晶
表示素子)を構成する透明基板の面上に遮光膜を選択的
に設けた液晶表示装置に係り、特に、片側の透明基板に
ブラックマトリクスおよびカラーフィルタを設けたカラ
ー液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device in which a light-shielding film is selectively provided on the surface of a transparent substrate which constitutes a liquid crystal display panel (liquid crystal display element), and in particular, one transparent substrate is black. The present invention relates to a color liquid crystal display device provided with a matrix and a color filter.

【0002】[0002]

【従来の技術】液晶表示装置は、一般に、表示用透明画
素電極と配向膜等をそれぞれ積層した面が対向するよう
に所定の間隙を隔てて2枚の透明ガラス基板を重ね合わ
せ、該両基板間の縁部に枠状に設けたシール材により、
両基板を貼り合わせると共に、シール材の一部に設けた
液晶封入口から両基板間のシール材の内側に液晶を封
入、封止し、さらに両基板の外側に偏光板を設置または
貼り付けて成る液晶表示パネルと、液晶表示パネルの下
に配置され、液晶表示パネルに光を供給するバックライ
トと、液晶表示パネルの外周部の外側に配置された駆動
回路基板(プリント基板)と、これらの各部材を保持す
るモールド成形品である枠状体と、これらの各部材を収
納し、液晶表示窓があけられた金属製フレーム等を含ん
で構成されている。
2. Description of the Related Art Generally, a liquid crystal display device is formed by stacking two transparent glass substrates with a predetermined gap so that the surfaces on which the transparent pixel electrodes for display and the alignment film are laminated face each other. With the frame-shaped sealing material at the edge between,
Attach both substrates, seal the liquid crystal inside the sealing material between both substrates from the liquid crystal sealing port provided in a part of the sealing material, seal it, and install or paste the polarizing plate on the outside of both substrates. A liquid crystal display panel, a backlight arranged below the liquid crystal display panel to supply light to the liquid crystal display panel, a drive circuit board (printed board) arranged outside the outer peripheral portion of the liquid crystal display panel, and It is configured to include a frame-shaped body that is a molded product that holds each member, and a metal frame that houses each of these members and has a liquid crystal display window opened.

【0003】図17は、従来の液晶表示装置の液晶表示
パネルを構成する2枚の透明ガラス基板のうち、ブラッ
クマトリクスおよびカラーフィルタを設けた方の透明ガ
ラス基板の要部断面図である。
FIG. 17 is a cross-sectional view of an essential part of a transparent glass substrate provided with a black matrix and a color filter among two transparent glass substrates constituting a liquid crystal display panel of a conventional liquid crystal display device.

【0004】すなわち、カラー液晶表示装置において
は、図17に示すように、液晶表示パネルを構成する2
枚の透明ガラス基板のうちの一方の透明ガラス基板SU
B2の片方の面に、各画素の周囲に画素の輪郭をはっき
りさせるためのブラックマトリクスBMが選択的に形成
され、その上のブラックマトリクスBMの間の、ブラッ
クマトリクスBMの存在しない画素部(ブラックマトリ
クスBMの開口部)に赤色のカラーフィルタFIL
(R)、緑色のカラーフィルタFIL(G)、青色のカ
ラーフィルタFIL(B)が順次形成されている。な
お、図示は省略するが、この上にカラーフィルタの保護
膜、透明画素電極、および配向膜が順次形成される。
That is, in a color liquid crystal display device, as shown in FIG.
One transparent glass substrate SU of the transparent glass substrates
A black matrix BM for clarifying the contour of each pixel is selectively formed around each pixel on one surface of B2, and a pixel portion (black portion) where the black matrix BM does not exist between the black matrixes BM on the black matrix BM. Red color filter FIL in the opening of the matrix BM)
(R), a green color filter FIL (G), and a blue color filter FIL (B) are sequentially formed. Although not shown, a protective film for the color filter, a transparent pixel electrode, and an alignment film are sequentially formed thereon.

【0005】[0005]

【発明が解決しようとする課題】ブラックマトリクスB
Mを形成した後、3色のカラーフィルタFIL(R)、
(G)、(B)を形成するときは、各カラーフィルタF
ILとブラックマトリクスBMとの合わせずれが生じて
も、目あきが生じないように、各カラーフィルタFIL
の周囲の端部がブラックマトリクスBMに一部重なるよ
うに形成している。したがって、図17に示すように、
この重なりによりカラーフィルタFILの周囲の端部が
高くなり、該端部にブラックマトリクスBMの膜厚と同
等の段差が生じてしまう。このような段差を有する透明
ガラス基板SUB2を用いて液晶表示装置を組み立てる
と、この段差に起因して液晶層の厚さにむらが生じ、液
晶のしきい値電圧に差が生じたり、ドメインが発生した
りして、画質劣化を引き起こす原因となった。特に、ブ
ラックマトリクスの材料として黒色に着色した有機系樹
脂膜を使用する場合は、液晶表示画面の外光の反射によ
る写り込みの問題をなくすことができるが、外光を遮光
するために該ブラックマトリクスの膜厚が1〜2μm必
要となり、ブラックマトリクスの材料としてCr(クロ
ム)等からなる薄い蒸着金属膜を用いる場合に比べて段
差が大きく、上記の画質劣化の問題が大きくなる。特
に、薄膜トランジスタ等をスイッチング素子とするアク
ティブ・マトリクス方式のカラー液晶表示装置の場合
は、ブラックマトリクスの遮光率を光学濃度2.5以
上、望ましくは3.0以上を確保する必要があるので、
黒色有機系樹脂膜でブラックマットリクスを形成しよう
とすると、膜厚が3〜5μmとなり、極めて大きな段差
が生じ、その上にカラーフィルタを形成することができ
なくなる。
Problem to be Solved by the Invention Black Matrix B
After forming M, three color filter FIL (R),
When forming (G) and (B), each color filter F
Even if there is a misalignment between the IL and the black matrix BM, each color filter FIL is adjusted so as not to cause an eye open.
Is formed so that the peripheral edge portion of the black matrix partially overlaps the black matrix BM. Therefore, as shown in FIG.
Due to this overlap, the edge around the color filter FIL becomes high, and a step equivalent to the film thickness of the black matrix BM occurs at the edge. When a liquid crystal display device is assembled using the transparent glass substrate SUB2 having such a step, the step causes unevenness in the thickness of the liquid crystal layer, a difference in the threshold voltage of the liquid crystal, and a domain difference. It is a cause of deterioration of image quality. In particular, when an organic resin film colored in black is used as the material of the black matrix, the problem of reflection due to the reflection of external light on the liquid crystal display screen can be eliminated, but in order to block external light, the black The film thickness of the matrix is required to be 1 to 2 μm, and there is a large step difference as compared with the case where a thin vapor-deposited metal film made of Cr (chrome) or the like is used as the material of the black matrix, and the above-mentioned problem of image quality deterioration becomes large. Particularly, in the case of an active matrix type color liquid crystal display device using a thin film transistor or the like as a switching element, it is necessary to secure an optical density of at least 2.5, preferably at least 3.0, for the black matrix.
If the black matte film is to be formed from the black organic resin film, the film thickness becomes 3 to 5 μm, and an extremely large step is generated, so that the color filter cannot be formed thereon.

【0006】本発明の目的は、遮光膜またはブラックマ
トリクスの段差に起因する画質劣化の問題を低減するこ
とができる液晶表示装置を提供することにある。
An object of the present invention is to provide a liquid crystal display device capable of reducing the problem of image quality deterioration due to the step of the light shielding film or the black matrix.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するため
に、本発明は、透明基板の面上に遮光膜を選択的に設け
た液晶表示装置において、前記遮光膜の間を透明樹脂膜
で前記遮光膜とほぼ同等の膜厚で埋め込んだことを特徴
とする。
In order to achieve the above object, the present invention provides a liquid crystal display device in which a light shielding film is selectively provided on the surface of a transparent substrate, and a transparent resin film is provided between the light shielding films. It is characterized in that the light-shielding film is embedded with a film thickness almost equal to the film thickness.

【0008】より具体的に述べると、それぞれ透明画素
電極と配向膜とを設けた面が対向するように2枚の透明
ガラス基板を所定の間隙を隔てて重ね合わせ、前記両基
板間の縁周囲に枠状に設けたシール材により前記両基板
を貼り合わせると共に、前記シール材の内側に液晶を封
止し、前記両基板の外側に偏光板を設けて成る液晶表示
パネルを有し、かつ、一方の前記透明ガラス基板の面上
に有機または無機の吸光性物質と有機系樹脂から成るブ
ラックマトリクスを選択的に設けた液晶表示装置におい
て、前記ブラックマトリクスの間を透明樹脂膜で前記ブ
ラックマトリクスとほぼ同等の膜厚で埋め込んで、前記
ブラックマトリクスと前記透明樹脂膜とをほぼ平坦化
し、その上の前記ブラックマトリクス間にカラーフィル
タを設け、かつ、その上に前記透明画素電極と前記配向
膜を設けた液晶表示装置を提供する。なお、有機系樹脂
膜から成るブラックマトリクスの膜厚は約0.5〜4μ
mである。
More specifically, two transparent glass substrates are stacked with a predetermined gap so that the surfaces on which the transparent pixel electrodes and the alignment film are provided face each other, and the periphery of the edge between the two substrates is laminated. While bonding the both substrates by a frame-shaped sealing material, sealing the liquid crystal inside the sealing material, and having a liquid crystal display panel provided with a polarizing plate outside the both substrates, and, In a liquid crystal display device in which a black matrix made of an organic or inorganic light-absorbing substance and an organic resin is selectively provided on the surface of one of the transparent glass substrates, a transparent resin film is provided between the black matrices to form the black matrix. The black matrix and the transparent resin film are almost flattened by embedding the same thickness, and a color filter is provided between the black matrix and the black matrix. To provide a liquid crystal display device provided with the alignment film and the transparent pixel electrode on top. The thickness of the black matrix made of an organic resin film is about 0.5 to 4 μm.
m.

【0009】[0009]

【作用】本発明の液晶表示装置では、選択的に設けた遮
光膜またはブラックマトリクスの間を透明樹脂膜でほぼ
同等の膜厚で埋め込み、遮光膜またはブラックマトリク
スと透明樹脂膜とをほぼ平坦化したので、液晶層の厚さ
のばらつきが減少し、液晶のしきい値電圧のばらつきや
ドメインの発生が減少し、ブラックマトリクスの段差に
起因する画質劣化の問題を低減することができる。
In the liquid crystal display device of the present invention, the space between the selectively provided light-shielding film or black matrix is filled with a transparent resin film with substantially the same thickness, and the light-shielding film or black matrix and the transparent resin film are substantially flattened. Therefore, the variation in the thickness of the liquid crystal layer is reduced, the variation in the threshold voltage of the liquid crystal and the occurrence of domains are reduced, and the problem of image quality deterioration due to the step of the black matrix can be reduced.

【0010】[0010]

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。
The invention, further objects of the invention and further features of the invention will be apparent from the following description with reference to the drawings.

【0011】実施例1 図1(a)〜(d)は、本発明の液晶表示装置の一実施
例のブラックマトリクスおよびカラーフィルタを形成し
た透明ガラス基板(液晶表示パネルを構成する2枚の透
明ガラス基板のうちの一方の透明ガラス基板)を製造す
る方法を示す工程要部断面図である。
Example 1 FIGS. 1 (a) to 1 (d) show a transparent glass substrate on which a black matrix and a color filter of an example of a liquid crystal display device of the present invention are formed. FIG. 3 is a cross-sectional view of main process steps showing a method for manufacturing one transparent glass substrate of the glass substrates).

【0012】まず、透明ガラス基板SUB2上に、黒色
顔料を分散した富士ハントテクノロジー株式会社製のネ
ガ型感光性樹脂膜CK−2000を用いて、公知のフォ
トリソグラフィ技術により膜厚約1.5μmのブラック
マトリクスBMを形成した(図1(a))。
First, a negative type photosensitive resin film CK-2000 manufactured by Fuji Hunt Technology Co., Ltd., in which a black pigment is dispersed, is formed on a transparent glass substrate SUB2 by a known photolithography technique to have a film thickness of about 1.5 μm. A black matrix BM was formed (FIG. 1 (a)).

【0013】次に、この上に富士ハントテクノロジー株
式会社製のネガ型透明感光性樹脂膜CTをスピン塗布ま
たはロールコータにより、ブラックマトリクスBMと同
じ膜厚となるように塗布して透明樹脂膜FUを形成した
後、透明ガラス基板SUB2の背面から紫外線UVを照
射して全面露光した(図1(b))。
Next, a negative transparent photosensitive resin film CT manufactured by Fuji Hunt Technology Co., Ltd. is applied thereon by spin coating or a roll coater so as to have the same film thickness as the black matrix BM, and the transparent resin film FU. After forming, the transparent glass substrate SUB2 was irradiated with ultraviolet rays UV from the back surface to expose the entire surface (FIG. 1 (b)).

【0014】次に、透明樹脂膜FUの現像、ポストベー
クを行なうと、ブラックマトリクスBM上にわずかに存
在した透明樹脂膜FUが除去されて、ブラックマトリク
スBM間がそれとほぼ同一の膜厚の透明樹脂膜FUで埋
め込まれ、ブラックマトリクスBMと透明樹脂膜FUと
がほぼ平坦化された(図1(c))。なお、ポストベー
クは透明樹脂膜FUを十分に硬化するために行なう。
Next, when the transparent resin film FU is developed and post-baked, the transparent resin film FU which was slightly present on the black matrix BM is removed, and the black matrix BM has a transparent film of almost the same thickness as the transparent resin film FU. The black matrix BM and the transparent resin film FU were embedded with the resin film FU, and the black matrix BM and the transparent resin film FU were substantially flattened (FIG. 1C). The post-baking is performed to sufficiently cure the transparent resin film FU.

【0015】その上に、1層目のカラーフィルタとして
赤色カラーフィルタを形成するために、赤色顔料を分散
した富士ハントテクノロジー株式会社製の感光性赤色樹
脂膜CR−2000を塗布した後、フォトリソグラフィ
ー技術により、赤色カラーフィルタの形成領域以外の部
分を除去してパターニングし、赤色カラーフィルタFI
L(R)を形成した。次いで、同様にして、緑色顔料を
分散した富士ハントテクノロジー株式会社製の感光性緑
色樹脂膜CG−2070を用いて緑色カラーフィルタF
IL(G)を形成し、次いで、青色顔料を分散した富士
ハントテクノロジー株式会社製の感光性青色樹脂膜CB
−2000を用いて青色カラーフィルタFIL(B)を
形成した(図1(d))。
To form a red color filter as the first color filter, a photosensitive red resin film CR-2000 manufactured by Fuji Hunt Technology Co., Ltd. in which a red pigment is dispersed is applied, and then photolithography is performed. By the technique, a portion other than the formation region of the red color filter is removed and patterned to form a red color filter FI.
L (R) was formed. Then, in the same manner, a green color filter F was prepared using a photosensitive green resin film CG-2070 manufactured by Fuji Hunt Technology Co., Ltd. in which a green pigment was dispersed.
Photosensitive blue resin film CB manufactured by Fuji Hunt Technology Co., Ltd. in which IL (G) is formed and then a blue pigment is dispersed.
A blue color filter FIL (B) was formed using -2000 (FIG. 1 (d)).

【0016】この後、図示は省略するが、この上にカラ
ーフィルタの保護膜、透明画素電極、配向膜を順次形成
した後、配向膜に配向処理を施して、カラーフィルタ基
板が完成する(図3参照)。
After that, although not shown, a protective film for the color filter, a transparent pixel electrode, and an alignment film are sequentially formed thereon, and then the alignment film is subjected to alignment treatment to complete the color filter substrate (see FIG. 3).

【0017】本実施例では、カラーフィルタFIL
(R)、(G)、(B)の表面には、図17に示したよ
うな従来のブラックマトリクスに起因する段差は見られ
なかった。したがって、この透明ガラス基板SUB2と
薄膜トランジスタ、透明画素電極、配向膜等を形成した
もう一方の透明ガラス基板(図3参照)とを組み合わせ
て液晶表示パネルを組み立てたとき、カラーフィルタの
段差が原因で液晶層の厚さにむらが生じ、液晶のしきい
値電圧に差が生じたり、ドメインが発生したりして、画
質劣化を引き起こす現象を抑制することができる。
In this embodiment, the color filter FIL is used.
On the surfaces of (R), (G), and (B), no step due to the conventional black matrix as shown in FIG. 17 was found. Therefore, when the liquid crystal display panel is assembled by combining this transparent glass substrate SUB2 with the other transparent glass substrate (see FIG. 3) on which a thin film transistor, a transparent pixel electrode, an alignment film and the like are formed, a step of the color filter causes It is possible to suppress the phenomenon that the image quality is deteriorated due to unevenness in the thickness of the liquid crystal layer, a difference in the threshold voltage of the liquid crystal, and a domain.

【0018】実施例2 本実施例では、図1(b)に示した透明樹脂膜FUの背
面全面露光の代わりに、表面からブラックマトリクス露
光用のマスクと反転パターンのマスクを用いて透明樹脂
膜FUを露光し、現像、プリベークし、図1(c)の状
態にした。その他は実施例1と同様である。本実施例で
は、透明樹脂膜FUのパターンとブラックマトリクスB
Mのパターンとの合せずれを極力小さくする必要があ
る。
Embodiment 2 In this embodiment, instead of exposing the entire back surface of the transparent resin film FU shown in FIG. 1 (b), a mask for black matrix exposure and a mask of a reversal pattern are used from the front surface of the transparent resin film. The FU was exposed, developed, and prebaked to obtain the state of FIG. Others are the same as in the first embodiment. In this embodiment, the pattern of the transparent resin film FU and the black matrix B are used.
It is necessary to minimize the misalignment with the M pattern.

【0019】実施例3 本実施例は図1(b)に示すように、透明樹脂膜FUを
塗布し、透明ガラス基板SUB2の表面あるいは裏面か
ら全面露光した後、透明ガラス基板SUB2の表面から
研磨し、図1(c)の状態にした。その他は実施例1と
同様である。なお、本実施例では、透明樹脂膜FUとし
て感光性樹脂膜を使用しなくてもよく、例えば熱架橋性
透明樹脂膜を使用することができる。
Example 3 In this example, as shown in FIG. 1 (b), a transparent resin film FU was applied, the entire surface of the transparent glass substrate SUB2 was exposed, and then the surface of the transparent glass substrate SUB2 was polished. Then, the state shown in FIG. Others are the same as in the first embodiment. In this embodiment, the transparent resin film FU need not be a photosensitive resin film, and a thermally crosslinkable transparent resin film can be used, for example.

【0020】なお、上記実施例では、ネガ型の感光性樹
脂膜を用いたが、ポジ型の感光性樹脂膜を用いてもよ
い。例えば感光性透明樹脂膜FUとしてポジ型を用いる
ときは、ブラックマトリクス露光用のマスクと同一パタ
ーンのマスクを用いて透明樹脂膜FUを露光する。ま
た、透明樹脂膜FUとして、上記膜以外のアクリル樹脂
膜やエポキシ樹脂膜等を用いてもよい。上記実施例で
は、ブラックマトリクスBMやカラーフィルタFILを
形成するのに、これらの膜の塗布前に顔料を予め分散し
た樹脂膜を用いたが、無色の樹脂膜を塗布形成した後、
それぞれ着色してもよい。
Although the negative type photosensitive resin film is used in the above embodiment, a positive type photosensitive resin film may be used. For example, when the positive type is used as the photosensitive transparent resin film FU, the transparent resin film FU is exposed using a mask having the same pattern as the mask for black matrix exposure. Further, as the transparent resin film FU, an acrylic resin film or an epoxy resin film other than the above films may be used. In the above-described embodiment, the resin film in which the pigment is dispersed in advance is used to form the black matrix BM and the color filter FIL, but after the colorless resin film is formed by coating,
Each may be colored.

【0021】本実施例では、ブラックマトリクスの段差
による表示劣化の問題を解決することができるので、高
遮光率を得るために膜厚を厚くしなければならない有機
系樹脂膜を用いたブラックマトリクスを実現することが
できる。したがって、ブラックマトリクスBMを設けた
透明ガラス基板SUB2が表示画面側(観察側)となる
場合、この透明ガラス基板SUB2の内面には、表示画
面の広い面積を占めるブラックマトリクスBMとして、
Cr等の金属膜ではなく、有機系樹脂膜を形成したの
で、表示画面側の外部光が表示画面で外側に反射し、画
面が見にくく(鏡のようになる)、コントラストが低下
し、表示品質が低下する問題を抑制することができる。
また、該透明ガラス基板SUB2と組み合わせられる薄
膜トランジスタ等を形成したもう一方の透明ガラス基板
側から照射されるバックライトの光が透明ガラス基板S
UB2の内面に形成されたブラックマトリクスBMで内
側に反射し、薄膜トランジスタのチャネル形成領域とな
る半導体層に光が当り、光照射による導電現象が生じ、
薄膜トランジスタのオフ特性が劣化する問題も、ブラッ
クマトリクスBMは有機系樹脂膜から成り、光が反射し
ないので防止することができる。
In the present embodiment, since the problem of display deterioration due to the step of the black matrix can be solved, a black matrix using an organic resin film, which must be thick in order to obtain a high light-shielding rate, is used. Can be realized. Therefore, when the transparent glass substrate SUB2 provided with the black matrix BM is on the display screen side (observation side), the inner surface of the transparent glass substrate SUB2 is a black matrix BM occupying a large area of the display screen.
Since an organic resin film is formed instead of a metal film such as Cr, the external light on the display screen side is reflected on the outside of the display screen, making the screen difficult to see (looks like a mirror), reducing the contrast, and displaying quality. Can be suppressed.
In addition, the light of the backlight emitted from the other transparent glass substrate side on which a thin film transistor or the like that is combined with the transparent glass substrate SUB2 is formed is transparent glass substrate S.
The black matrix BM formed on the inner surface of the UB2 reflects the light inward, and the semiconductor layer serving as a channel formation region of the thin film transistor is exposed to light, which causes a conductive phenomenon due to light irradiation.
The problem that the off characteristic of the thin film transistor is deteriorated can be prevented because the black matrix BM is made of an organic resin film and does not reflect light.

【0022】《アクティブ・マトリクス液晶表示装置》
以下、本発明が適用可能なアクティブ・マトリクス方式
のカラー液晶表示装置にこの発明を適用した実施例を説
明する。なお、以下説明する図面で、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。
<< Active Matrix Liquid Crystal Display Device >>
Embodiments in which the present invention is applied to an active matrix type color liquid crystal display device to which the present invention can be applied will be described below. In the drawings described below, components having the same function are designated by the same reference numeral, and repeated description thereof will be omitted.

【0023】《マトリクス部の概要》図2はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図3は図2の3
−3切断線における断面を示す図、図4は図2の4−4
切断線における断面図である。
<< Outline of Matrix Section >> FIG. 2 is a plan view showing one pixel and its periphery of an active matrix type color liquid crystal display device to which the present invention is applied, and FIG.
-3 is a view showing a section taken along a cutting line, and FIG.
It is sectional drawing in a cutting line.

【0024】図2に示すように、各画素は隣接する2本
の走査信号線(ゲート信号線または水平信号線)GL
と、隣接する2本の映像信号線(ドレイン信号線または
垂直信号線)DLとの交差領域内(4本の信号線で囲ま
れた領域内)に配置されている。各画素は薄膜トランジ
スタTFT、透明画素電極ITO1および保持容量素子
Caddを含む。走査信号線GLは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線DL
は上下方向に延在し、左右方向に複数本配置されてい
る。
As shown in FIG. 2, each pixel has two adjacent scanning signal lines (gate signal lines or horizontal signal lines) GL.
And an adjacent two video signal lines (drain signal line or vertical signal line) DL are intersected with each other (in a region surrounded by four signal lines). Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1 and a storage capacitor element Cadd. The scanning signal lines GL extend in the left-right direction in the figure, and a plurality of scanning signal lines GL are arranged in the vertical direction. Video signal line DL
Extend in the up-down direction and are arranged in the left-right direction.

【0025】図3に示すように、液晶層LCを基準にし
て下部透明ガラス基板SUB1側には薄膜トランジスタ
TFTおよび透明画素電極ITO1が形成され、上部透
明ガラス基板SUB2側にはカラーフィルタFIL、遮
光用ブラックマトリクスパターンBMが形成されてい
る。透明ガラス基板SUB1、SUB2の両面にはディ
ップ処理等によって形成された酸化シリコン膜SIOが
設けられている。
As shown in FIG. 3, a thin film transistor TFT and a transparent pixel electrode ITO1 are formed on the lower transparent glass substrate SUB1 side with respect to the liquid crystal layer LC, and a color filter FIL and a light-shielding film are provided on the upper transparent glass substrate SUB2 side. A black matrix pattern BM is formed. Silicon oxide films SIO formed by dipping or the like are provided on both surfaces of the transparent glass substrates SUB1 and SUB2.

【0026】上部透明ガラス基板SUB2の内側(液晶
LC側)の表面には、遮光膜BM、カラーフィルタFI
L、保護膜PSV2、共通透明画素電極ITO2(CO
M)および上部配向膜ORI2が順次積層して設けられ
ている。
On the inner (liquid crystal LC side) surface of the upper transparent glass substrate SUB2, a light shielding film BM and a color filter FI are provided.
L, protective film PSV2, common transparent pixel electrode ITO2 (CO
M) and the upper alignment film ORI2 are sequentially stacked.

【0027】《マトリクス周辺の概要》図5は上下のガ
ラス基板SUB1,SUB2を含む表示パネルPNLの
マトリクス(AR)周辺の要部平面を、図6は図5のパ
ネル左上角部に対応するシール部SL付近の拡大平面を
示す図である。また、図7は図3の断面を中央にして、
左側に図6の7a−7a切断線における断面を、右側に
映像信号駆動回路が接続されるべき外部接続端子DTM
付近の断面を示す図である。同様に図8は、左側に走査
回路が接続されるべき外部接続端子GTM付近の断面
を、右側に外部接続端子が無いところのシール部付近の
断面を示す図である。
<< Outline of Matrix Periphery >> FIG. 5 is a plan view of a main part around the matrix (AR) of the display panel PNL including the upper and lower glass substrates SUB1 and SUB2, and FIG. 6 is a seal corresponding to the upper left corner of the panel of FIG. It is a figure which shows the enlarged plane near the part SL. Further, in FIG. 7, the cross section of FIG. 3 is centered,
The left side is a cross section taken along line 7a-7a in FIG. 6, and the right side is an external connection terminal DTM to which the video signal drive circuit is to be connected.
It is a figure which shows the cross section of the vicinity. Similarly, FIG. 8 is a diagram showing a cross section near the external connection terminal GTM to which the scanning circuit is to be connected on the left side, and a cross section near the seal portion where there is no external connection terminal on the right side.

【0028】このパネルの製造では、小さいサイズであ
ればスループット向上のため1枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図5、図6は後者の例を示すも
ので、図5は上下基板SUB1,SUB2の切断後を、
図6は切断前を表しており、LNは両基板の切断前の縁
を、CT1とCT2はそれぞれ基板SUB1,SUB2
の切断すべき位置を示す。いずれの場合も、完成状態で
は外部接続端子群Tg,Td(添字略)が存在する(図
で上下辺と左辺の)部分はそれらを露出するように上側
基板SUB2の大きさが下側基板SUB1よりも内側に
制限されている。端子群Tg,Tdはそれぞれ後述する
走査回路接続用端子GTM、映像信号回路接続用端子D
TMとそれらの引出配線部を集積回路チップCHIが搭
載されたテープキャリアパッケージTCP(図14、図
15)の単位に複数本まとめて名付けたものである。各
群のマトリクス部から外部接続端子部に至るまでの引出
配線は、両端に近づくにつれ傾斜している。これは、パ
ッケージTCPの配列ピッチ及び各パッケージTCPに
おける接続端子ピッチに表示パネルPNLの端子DT
M,GTMを合わせるためである。
[0028] Any For this panel In the manufacture of, if small size divided from simultaneously processing a plurality fraction of the device in one glass substrate for increased throughput, manufacturing facilities if large size shared In each type of product, a standardized glass substrate is processed, and then the size is reduced to a size suitable for each product. In each case, the glass is cut after going through one step. 5 and 6 show the latter example. FIG. 5 shows a state after cutting the upper and lower substrates SUB1 and SUB2.
FIG. 6 shows a state before cutting, where LN is the edge of both substrates before cutting, and CT1 and CT2 are the substrates SUB1 and SUB2, respectively.
Indicates the position to be cut. In either case, the size of the upper substrate SUB2 is smaller than the lower substrate SUB1 so that the external connection terminal groups Tg and Td (subscripts omitted) (upper side and left side in the figure) are exposed in the completed state. Is more restricted to the inside. The terminal groups Tg and Td are respectively a scanning circuit connecting terminal GTM and a video signal circuit connecting terminal D, which will be described later.
A plurality of TMs and their lead-out wiring portions are collectively named in units of a tape carrier package TCP (FIGS. 14 and 15) on which an integrated circuit chip CHI is mounted. The lead wiring from the matrix portion of each group to the external connection terminal portion is inclined toward both ends. This is because the arrangement pitch of the package TCP and the connection terminal pitch of each package TCP are equal to the terminals DT of the display panel PNL.
This is to match M and GTM.

【0029】透明ガラス基板SUB1、SUB2の間に
はその縁に沿って、液晶封入口INJを除き、液晶LC
を封止するようにシールパターンSLが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板SUB2側の共通透明画素電極ITO2は、少なく
とも一箇所において、本実施例ではパネルの4角で銀ペ
ースト材AGPによって下部透明ガラス基板SUB1側
に形成されたその引出配線INTに接続されている。こ
の引出配線INTは後述するゲート端子GTM、ドレイ
ン端子DTMと同一製造工程で形成される。
Between the transparent glass substrates SUB1 and SUB2, along the edge thereof, except for the liquid crystal filling port INJ, the liquid crystal LC
A seal pattern SL is formed so as to seal the. The sealing material is made of epoxy resin, for example. The common transparent pixel electrode ITO2 on the upper transparent glass substrate SUB2 side is connected to at least one of the lead wirings INT formed on the lower transparent glass substrate SUB1 side by the silver paste material AGP at four corners of the panel in this embodiment. ing. The lead wiring INT is formed in the same manufacturing process as a gate terminal GTM and a drain terminal DTM described later.

【0030】配向膜ORI1、ORI2、透明画素電極
ITO1、共通透明画素電極ITO2、それぞれの層
は、シールパターンSLの内側に形成される。偏光板P
OL1、POL2はそれぞれ下部透明ガラス基板SUB
1、上部透明ガラス基板SUB2の外側の表面に形成さ
れている。液晶LCは液晶分子の向きを設定する下部配
向膜ORI1と上部配向膜ORI2との間でシールパタ
ーンSLで仕切られた領域に封入されている。下部配向
膜ORI1は下部透明ガラス基板SUB1側の保護膜P
SV1の上部に形成される。
The orientation films ORI1 and ORI2, the transparent pixel electrode ITO1 and the common transparent pixel electrode ITO2, and their respective layers are formed inside the seal pattern SL. Polarizing plate P
OL1 and POL2 are lower transparent glass substrates SUB, respectively.
1. Formed on the outer surface of the upper transparent glass substrate SUB2. The liquid crystal LC is enclosed in a region partitioned by a seal pattern SL between a lower alignment film ORI1 and an upper alignment film ORI2 that set the orientation of liquid crystal molecules. The lower alignment film ORI1 is a protective film P on the lower transparent glass substrate SUB1 side.
It is formed on top of SV1.

【0031】この液晶表示装置は、下部透明ガラス基板
SUB1側、上部透明ガラス基板SUB2側で別個に種
々の層を積み重ね、シールパターンSLを基板SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガ
ラス基板SUB2とを重ね合わせ、シール材SLの開口
部INJから液晶LCを注入し、注入口INJをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。
In this liquid crystal display device, various layers are separately stacked on the lower transparent glass substrate SUB1 side and the upper transparent glass substrate SUB2 side, and the seal pattern SL is applied to the substrate SUB2.
Formed on the side, the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2 are overlapped, the liquid crystal LC is injected from the opening INJ of the sealing material SL, and the injection port INJ is sealed with epoxy resin or the like to form the upper and lower substrates. It is assembled by cutting.

【0032】《薄膜トランジスタTFT》次に、図2、
図3に戻り、TFT基板SUB1側の構成を詳しく説明
する。
<< Thin Film Transistor TFT >> Next, referring to FIG.
Returning to FIG. 3, the configuration on the TFT substrate SUB1 side will be described in detail.

【0033】薄膜トランジスタTFTは、ゲート電極G
Tに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。
The thin film transistor TFT has a gate electrode G
When a positive bias is applied to T, the channel resistance between the source and the drain decreases, and when the bias is zero, the channel resistance increases.

【0034】各画素には複数(2つ)の薄膜トランジス
タTFT1、TFT2が冗長して設けられる。薄膜トラ
ンジスタTFT1、TFT2のそれぞれは、実質的に同
一サイズ(チャネル長、チャネル幅が同じ)で構成さ
れ、ゲート電極GT、ゲート絶縁膜GI、i型(真性、
intrinsic、導電型決定不純物がドープされていない)
非晶質シリコン(Si)からなるi型半導体層AS、一
対のソース電極SD1、ドレイン電極SD2を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。
A plurality of (two) thin film transistors TFT1 and TFT2 are redundantly provided in each pixel. Each of the thin film transistors TFT1 and TFT2 has substantially the same size (channel length and channel width are the same), and has a gate electrode GT, a gate insulating film GI, and an i-type (intrinsic,
intrinsic, conductivity type determination impurities are not doped)
It has an i-type semiconductor layer AS made of amorphous silicon (Si), a pair of source electrodes SD1 and a drain electrode SD2. It should be understood that the source and drain are originally determined by the bias polarity between them, and the polarity is inverted during operation in the circuit of this liquid crystal display device, so it should be understood that the source and drain are switched during operation. However, in the following description, for convenience, one is fixed as the source and the other is fixed as the drain.

【0035】《ゲート電極GT》ゲート電極GTは走査
信号線GLから垂直方向に突出する形状で構成されてい
る(T字形状に分岐されている)。ゲート電極GTは薄
膜トランジスタTFT1、TFT2のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタTFT
1、TFT2のそれぞれのゲート電極GTは、一体に
(共通のゲート電極として)構成されており、走査信号
線GLに連続して形成されている。本例では、ゲート電
極GTは、単層の第2導電膜g2で形成されている。第
2導電膜g2としては例えばスパッタで形成されたアル
ミニウム(Al)膜が用いられ、その上にはAlの陽極
酸化膜AOFが設けられている。
<< Gate Electrode GT >> The gate electrode GT is formed in a shape protruding in the vertical direction from the scanning signal line GL (branched into a T shape). The gate electrode GT projects so as to extend beyond the respective active regions of the thin film transistors TFT1 and TFT2. Thin film transistor TFT
The gate electrodes GT of the TFT 1 and the TFT 2 are integrally formed (as a common gate electrode) and are formed continuously with the scanning signal line GL. In this example, the gate electrode GT is formed of the single-layer second conductive film g2. An aluminum (Al) film formed by sputtering, for example, is used as the second conductive film g2, and an Al anodic oxide film AOF is provided thereon.

【0036】このゲート電極GTはi型半導体層ASを
完全に覆うよう(下方からみて)それより大き目に形成
され、i型半導体層ASに外光やバックライト光が当た
らないよう工夫されている。
The gate electrode GT is formed larger than it so as to completely cover the i-type semiconductor layer AS (as viewed from below), and is devised so that the i-type semiconductor layer AS is not exposed to outside light or backlight light. .

【0037】《走査信号線GL》走査信号線GLは第2
導電膜g2で構成されている。この走査信号線GLの第
2導電膜g2はゲート電極GTの第2導電膜g2と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線GL上にもAlの陽極酸化膜AOFが設
けられている。
<< Scanning Signal Line GL >> The scanning signal line GL is the second
It is composed of a conductive film g2. The second conductive film g2 of the scanning signal line GL is formed in the same manufacturing process as the second conductive film g2 of the gate electrode GT, and is integrally formed. Also, an Al anodic oxide film AOF is provided on the scanning signal line GL.

【0038】《絶縁膜GI》絶縁膜GIは、薄膜トラン
ジスタTFT1、TFT2において、ゲート電極GTと
共に半導体層ASに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜GIはゲート電極GTおよび走
査信号線GLの上層に形成されている。絶縁膜GIとし
ては例えばプラズマCVDで形成された窒化シリコン膜
が選ばれ、1200〜2700Åの厚さに(本実施例で
は、2000Å程度)形成される。ゲート絶縁膜GIは
図6に示すように、マトリクス部ARの全体を囲むよう
に形成され、周辺部は外部接続端子DTM,GTMを露
出するよう除去されている。絶縁膜GIは走査信号線G
Lと映像信号線DLの電気的絶縁にも寄与している。
<< Insulating Film GI >> The insulating film GI is used as a gate insulating film for applying an electric field to the semiconductor layer AS in the thin film transistors TFT1 and TFT2 together with the gate electrode GT. The insulating film GI is formed on the gate electrode GT and the scanning signal line GL. As the insulating film GI, for example, a silicon nitride film formed by plasma CVD is selected and is formed to a thickness of 1200 to 2700Å (in this embodiment, about 2000Å). As shown in FIG. 6, the gate insulating film GI is formed so as to surround the entire matrix portion AR, and the peripheral portion is removed so as to expose the external connection terminals DTM and GTM. The insulating film GI is a scanning signal line G
It also contributes to the electrical insulation between L and the video signal line DL.

【0039】《i型半導体層AS》i型半導体層AS
は、本例では薄膜トランジスタTFT1、TFT2のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、200〜2200Åの厚さに(本実施例では、2
000Å程度の膜厚)で形成される。層d0はオーミッ
クコンタクト用のリン(P)をドープしたN(+)型非晶
質シリコン半導体層であり、下側にi型半導体層ASが
存在し、上側に導電層d2(d3)が存在するところの
みに残されている。
<< i-type semiconductor layer AS >> i-type semiconductor layer AS
In this example, each of the thin film transistors TFT1 and TFT2 is formed as an independent island, and is made of amorphous silicon and has a thickness of 200 to 2200Å (2 in this example.
The film thickness is about 000Å). The layer d0 is a phosphorus (P) -doped N (+)-type amorphous silicon semiconductor layer for ohmic contact, the i-type semiconductor layer AS exists on the lower side, and the conductive layer d2 (d3) exists on the upper side. It is left only where you do.

【0040】i型半導体層ASは走査信号線GLと映像
信号線DLとの交差部(クロスオーバ部)の両者間にも
設けられている。この交差部のi型半導体層ASは交差
部における走査信号線GLと映像信号線DLとの短絡を
低減する。
The i-type semiconductor layer AS is also provided between both the intersections (crossover portions) of the scanning signal lines GL and the video signal lines DL. The i-type semiconductor layer AS at the intersection reduces the short circuit between the scanning signal line GL and the video signal line DL at the intersection.

【0041】《透明画素電極ITO1》透明画素電極I
TO1は液晶表示部の画素電極の一方を構成する。
<< Transparent Pixel Electrode ITO1 >> Transparent Pixel Electrode I
TO1 constitutes one of the pixel electrodes of the liquid crystal display section.

【0042】透明画素電極ITO1は薄膜トランジスタ
TFT1のソース電極SD1および薄膜トランジスタT
FT2のソース電極SD1の両方に接続されている。こ
のため、薄膜トランジスタTFT1、TFT2のうちの
1つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ITO1は第1導
電膜d1によって構成されており、この第1導電膜d1
はスパッタリングで形成された透明導電膜(Indium-Tin
-Oxide ITO:ネサ膜)からなり、1000〜200
0Åの厚さに(本実施例では、1400Å程度の膜厚)
形成される。
The transparent pixel electrode ITO1 is the source electrode SD1 of the thin film transistor TFT1 and the thin film transistor T.
It is connected to both source electrodes SD1 of FT2. Therefore, even if a defect occurs in one of the thin film transistors TFT1 and TFT2, if the defect causes a side effect, an appropriate portion is cut by laser light or the like, and if not, the other thin film transistor operates normally. You can leave it alone because it does. The transparent pixel electrode ITO1 is composed of the first conductive film d1.
Is a transparent conductive film (Indium-Tin) formed by sputtering.
-Oxide ITO: Nesa film), 1000-200
With a thickness of 0Å (in this embodiment, a film thickness of about 1400Å)
It is formed.

【0043】《ソース電極SD1、ドレイン電極SD
2》ソース電極SD1、ドレイン電極SD2のそれぞれ
は、N(+)型半導体層d0に接触する第2導電膜d2と
その上に形成された第3導電膜d3とから構成されてい
る。
<< Source Electrode SD1, Drain Electrode SD
2 >> Each of the source electrode SD1 and the drain electrode SD2 is composed of a second conductive film d2 in contact with the N (+) type semiconductor layer d0 and a third conductive film d3 formed thereon.

【0044】第2導電膜d2はスパッタで形成したクロ
ム(Cr)膜を用い、500〜1000Åの厚さに(本
実施例では、600Å程度)で形成される。Cr膜は膜
厚を厚く形成するとストレスが大きくなるので、200
0Å程度の膜厚を越えない範囲で形成する。Cr膜はN
(+)型半導体層d0との接着性を良好にし、第3導電膜
d3のAlがN(+)型半導体層d0に拡散することを防
止する(いわゆるバリア層の)目的で使用される。第2
導電膜d2として、Cr膜の他に高融点金属(Mo、T
i、Ta、W)膜、高融点金属シリサイド(MoS
2、TiSi2、TaSi2、WSi2)膜を用いてもよ
い。
The second conductive film d2 is a chromium (Cr) film formed by sputtering and is formed to a thickness of 500 to 1000 Å (in this embodiment, about 600 Å). If the Cr film is formed thicker, the stress increases.
It is formed within a range not exceeding the film thickness of 0Å. Cr film is N
It is used for the purpose of improving adhesion to the (+) type semiconductor layer d0 and preventing Al of the third conductive film d3 from diffusing into the N (+) type semiconductor layer d0 (so-called barrier layer). Second
As the conductive film d2, in addition to the Cr film, refractory metal (Mo, T
i, Ta, W) film, refractory metal silicide (MoS
An i 2 , TiSi 2 , TaSi 2 , WSi 2 ) film may be used.

【0045】第3導電膜d3はAlのスパッタリングで
3000〜5000Åの厚さに(本実施例では、400
0Å程度)形成される。Al膜はCr膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極SD1、ドレイン電極SD2および映像信号線DL
の抵抗値を低減したり、ゲート電極GTやi型半導体層
ASに起因する段差乗り越えを確実にする(ステップカ
バーレッジを良くする)働きがある。
The third conductive film d3 is formed by sputtering Al to a thickness of 3000 to 5000 Å (400 in this embodiment).
0 Å) formed. The Al film has less stress than the Cr film and can be formed to have a large film thickness, and the source electrode SD1, the drain electrode SD2 and the video signal line DL can be formed.
Of the gate electrode GT and the i-type semiconductor layer AS are ensured (step coverage is improved).

【0046】第2導電膜d2、第3導電膜d3を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第2導電膜d2、第3導電膜d3をマスク
として、N(+)型半導体層d0が除去される。つまり、
i型半導体層AS上に残っていたN(+)型半導体層d0
は第2導電膜d2、第3導電膜d3以外の部分がセルフ
アラインで除去される。このとき、N(+)型半導体層d
0はその厚さ分は全て除去されるようエッチングされる
ので、i型半導体層ASも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
After patterning the second conductive film d2 and the third conductive film d3 with the same mask pattern, an N (+) type film is formed by using the same mask or by using the second conductive film d2 and the third conductive film d3 as a mask. The semiconductor layer d0 is removed. That is,
The N (+) type semiconductor layer d0 remaining on the i type semiconductor layer AS
The portions other than the second conductive film d2 and the third conductive film d3 are removed by self-alignment. At this time, the N (+) type semiconductor layer d
Since 0 is etched so that the entire thickness thereof is removed, the surface portion of the i-type semiconductor layer AS is also slightly etched, but the degree may be controlled by the etching time.

【0047】《映像信号線DL》映像信号線DLはソー
ス電極SD1、ドレイン電極SD2と同層の第2導電膜
d2、第3導電膜d3で構成されている。
<Video Signal Line DL> The video signal line DL is composed of a second conductive film d2 and a third conductive film d3 in the same layer as the source electrode SD1 and the drain electrode SD2.

【0048】《保護膜PSV1》薄膜トランジスタTF
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜PSV1はたとえばプラズマCVD装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、1μ
m程度の膜厚で形成する。
<< Protective Film PSV1 >> Thin Film Transistor TF
A protective film PSV1 is provided on the T and the transparent pixel electrode ITO1. The protective film PSV1 is formed mainly for protecting the thin film transistor TFT from moisture and the like,
Use one with high transparency and good moisture resistance. The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus, and has a thickness of 1 μm.
It is formed with a film thickness of about m.

【0049】保護膜PSV1は図6に示すように、マト
リクス部ARの全体を囲むように形成され、周辺部は外
部接続端子DTM,GTMを露出するよう除去され、ま
た上基板側SUB2の共通電極COMを下側基板SUB
1の外部接続端子接続用引出配線INTに銀ペーストA
GPで接続する部分も除去されている。保護膜PSV1
とゲート絶縁膜GIの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスgmを薄くされる。従って図6に示すように、
保護効果の高い保護膜PSV1は周辺部もできるだけ広
い範囲に亘って保護するようゲート絶縁膜GIよりも大
きく形成されている。
As shown in FIG. 6, the protective film PSV1 is formed so as to surround the entire matrix portion AR, the peripheral portion is removed so as to expose the external connection terminals DTM and GTM, and the common electrode of the upper substrate side SUB2 is formed. COM to the lower substrate SUB
Silver paste A on the lead wire INT for connecting the external connection terminal 1
The part connected by GP is also removed. Protective film PSV1
Regarding the thickness relationship between the gate insulating film GI and the gate insulating film GI, the former is made thicker in consideration of the protection effect, and the latter is made thin in the transconductance gm of the transistor. Therefore, as shown in FIG.
The protective film PSV1 having a high protective effect is formed so as to be larger than the gate insulating film GI so as to protect the peripheral portion over as wide a range as possible.

【0050】《遮光膜BM》上部透明ガラス基板SUB
2側には、外部光又はバックライト光がi型半導体層A
Sに入射しないよう遮光膜BMが設けられている。図2
に示す遮光膜BMの閉じた多角形の輪郭線は、その内側
が遮光膜BMが形成されない開口を示している。遮光膜
BMは、黒色顔料を添加した有機系樹脂膜で形成されて
いる。本実施例では、富士ハントテクノロジー株式会社
製のネガ型感光性樹脂膜CK−2000で1.5μm程
度の厚さに形成される。なお、遮光膜BMの間は、透明
樹脂膜FUで埋め込まれて平坦化され、その上にカラー
フィルタFILが形成されている。本実施例では、透明
樹脂膜FUは、富士ハントテクノロジー株式会社製のネ
ガ型透明感光性樹脂膜CTで形成される。なお、遮光膜
BMは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成してもよく、例えばクロム膜がスパ
ッタリングで1300Å程度の厚さに形成される。
<< Light-shielding film BM >> Upper transparent glass substrate SUB
On the second side, external light or backlight is exposed to the i-type semiconductor layer A.
A light shielding film BM is provided so as not to enter S. Figure 2
The closed polygonal contour line of the light-shielding film BM shown in (3) indicates an opening inside which the light-shielding film BM is not formed. The light shielding film BM is formed of an organic resin film added with a black pigment. In this embodiment, a negative photosensitive resin film CK-2000 manufactured by Fuji Hunt Technology Co., Ltd. is formed to a thickness of about 1.5 μm. A space between the light shielding films BM is filled with a transparent resin film FU to be flattened, and a color filter FIL is formed thereon. In this embodiment, the transparent resin film FU is formed of a negative type transparent photosensitive resin film CT manufactured by Fuji Hunt Technology Co., Ltd. The light shielding film BM may be formed of, for example, an aluminum film or a chromium film having a high light shielding property, and for example, the chromium film is formed by sputtering to have a thickness of about 1300Å.

【0051】従って、薄膜トランジスタTFT1、TF
T2のi型半導体層ASは上下にある遮光膜BMおよび
大き目のゲート電極GTによってサンドイッチにされ、
外部の自然光やバックライト光が当たらなくなる。遮光
膜BMは各画素の周囲に格子状に形成され(いわゆるブ
ラックマトリクス)、この格子で1画素の有効表示領域
が仕切られている。従って、各画素の輪郭が遮光膜BM
によってはっきりとし、コントラストが向上する。つま
り、遮光膜BMはi型半導体層ASに対する遮光とブラ
ックマトリクスとの2つの機能をもつ。
Therefore, the thin film transistors TFT1 and TF
The i-type semiconductor layer AS of T2 is sandwiched by the upper and lower light-shielding films BM and the large gate electrode GT,
External natural light or backlight does not hit. The light-shielding film BM is formed in a lattice shape around each pixel (so-called black matrix), and the effective display area of one pixel is partitioned by this lattice. Therefore, the outline of each pixel is the light-shielding film BM.
Improves clarity and contrast. That is, the light blocking film BM has two functions of blocking the i-type semiconductor layer AS and serving as a black matrix.

【0052】透明画素電極ITO1のラビング方向の根
本側のエッジ部分(図2右下部分)も遮光膜BMによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。
Since the edge portion of the transparent pixel electrode ITO1 on the base side in the rubbing direction (the lower right portion in FIG. 2) is also shielded by the light shielding film BM, even if a domain occurs in the above portion, the domain cannot be seen. The display characteristics do not deteriorate.

【0053】遮光膜BMは周辺部にも額縁状に形成さ
れ、そのパターンはドット状に複数の開口を設けた図2
に示すマトリクス部のパターンと連続して形成されてい
る。周辺部の遮光膜BMは図7、図8に示すように、シ
ール部SLの外側に延長され、パソコン等の実装機に起
因する反射光等の漏れ光がマトリクス部に入り込むのを
防いでいる。他方、この遮光膜BMは基板SUB2の縁
よりも約0.3〜1.0mm程内側に留められ、基板S
UB2の切断領域を避けて形成されている。
The light-shielding film BM is also formed in a frame shape in the peripheral portion, and its pattern has a plurality of dots-like openings.
It is formed continuously with the pattern of the matrix portion shown in FIG. As shown in FIGS. 7 and 8, the light shielding film BM in the peripheral portion is extended to the outside of the seal portion SL to prevent leakage light such as reflected light caused by a mounting machine such as a personal computer from entering the matrix portion. . On the other hand, the light-shielding film BM is kept inside by about 0.3 to 1.0 mm from the edge of the substrate SUB2.
It is formed so as to avoid the cutting region of UB2.

【0054】《カラーフィルタFIL》カラーフィルタ
FILは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタFILは透
明画素電極ITO1の全てを覆うように大き目に形成さ
れ、遮光膜BMはカラーフィルタFILおよび透明画素
電極ITO1のエッジ部分と重なるよう透明画素電極I
TO1の周縁部より内側に形成されている。
<< Color Filter FIL >> The color filter FIL is formed in a stripe shape by repeating red, green and blue at positions facing the pixels. The color filter FIL is formed to have a large size so as to cover all of the transparent pixel electrode ITO1, and the light shielding film BM overlaps with the edge portions of the color filter FIL and the transparent pixel electrode ITO1.
It is formed inside the peripheral portion of TO1.

【0055】カラーフィルタFILは次のように形成す
ることができる。まず、上部透明ガラス基板SUB2の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタRを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタG、青色フィ
ルタBを順次形成する。
The color filter FIL can be formed as follows. First, a dyeing base material such as an acrylic resin is formed on the surface of the upper transparent glass substrate SUB2, and the dyeing base material other than the red filter forming region is removed by a photolithography technique. After that, the dyed substrate is dyed with a red dye and a fixing process is performed to form a red filter R. Next, the green filter G and the blue filter B are sequentially formed by performing the same process.

【0056】《保護膜PSV2》保護膜PSV2はカラ
ーフィルタFILの染料が液晶LCに漏れることを防止
するために設けられている。保護膜PSV2はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。
<< Protective Film PSV2 >> The protective film PSV2 is provided to prevent the dye of the color filter FIL from leaking to the liquid crystal LC. The protective film PSV2 is formed of a transparent resin material such as acrylic resin or epoxy resin.

【0057】《共通透明画素電極ITO2》共通透明画
素電極ITO2は、下部透明ガラス基板SUB1側に画
素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明
画素電極ITO2との間の電位差(電界)に応答して変
化する。この共通透明画素電極ITO2にはコモン電圧
Vcomが印加されるように構成されている。本実施例で
は、コモン電圧Vcomは映像信号線DLに印加される最
小レベルの駆動電圧Vdminと最大レベルの駆動電圧V
dmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ITO2の平面形状は図6を参照されたい。
<< Common Transparent Pixel Electrode ITO2 >> The common transparent pixel electrode ITO2 opposes the transparent pixel electrode ITO1 provided for each pixel on the lower transparent glass substrate SUB1 side, and the optical state of the liquid crystal LC is the pixel electrode ITO1. And the common transparent pixel electrode ITO2 change in response to a potential difference (electric field). A common voltage Vcom is applied to the common transparent pixel electrode ITO2. In this embodiment, the common voltage Vcom is the minimum level drive voltage Vdmin and the maximum level drive voltage V applied to the video signal line DL.
Although it is set to an intermediate DC potential with respect to dmax, an AC voltage may be applied if it is desired to reduce the power supply voltage of the integrated circuit used in the video signal drive circuit to about half. For the planar shape of the common transparent pixel electrode ITO2, see FIG.

【0058】《保持容量素子Caddの構造》透明画素電
極ITO1は、薄膜トランジスタTFTと接続される端
部と反対側の端部において、隣りの走査信号線GLと重
なるように形成されている。この重ね合わせは、図4か
らも明らかなように、透明画素電極ITO1を一方の電
極PL2とし、隣りの走査信号線GLを他方の電極PL
1とする保持容量素子(静電容量素子)Caddを構成す
る。この保持容量素子Caddの誘電体膜は、薄膜トラン
ジスタTFTのゲート絶縁膜として使用される絶縁膜G
Iおよび陽極酸化膜AOFで構成されている。
<< Structure of Storage Capacitance Element Cadd >> The transparent pixel electrode ITO1 is formed so as to overlap the adjacent scanning signal line GL at the end opposite to the end connected to the thin film transistor TFT. In this superposition, as is clear from FIG. 4, the transparent pixel electrode ITO1 is used as one electrode PL2 and the adjacent scanning signal line GL is used as the other electrode PL.
A holding capacitance element (electrostatic capacitance element) Cadd which is 1 is configured. The dielectric film of the storage capacitor Cadd is an insulating film G used as a gate insulating film of the thin film transistor TFT.
I and the anodic oxide film AOF.

【0059】保持容量素子Caddは走査信号線GLの第
2導電膜g2の幅を広げた部分に形成されている。な
お、映像信号線DLと交差する部分の第2導電膜g2は
映像信号線DLとの短絡の確率を小さくするため細くさ
れている。
The storage capacitor element Cadd is formed in a portion where the width of the second conductive film g2 of the scanning signal line GL is widened. The second conductive film g2 at the portion intersecting the video signal line DL is thinned in order to reduce the probability of short circuit with the video signal line DL.

【0060】保持容量素子Caddの電極PL1の段差部
において透明画素電極ITO1が断線しても、その段差
をまたがるように形成された第2導電膜d2および第3
導電膜d3で構成された島領域によってその不良は補償
される。
Even if the transparent pixel electrode ITO1 is broken in the step portion of the electrode PL1 of the storage capacitor Cadd, the second conductive film d2 and the third conductive film d2 formed so as to cross the step.
The defect is compensated by the island region formed of the conductive film d3.

【0061】《ゲート端子部》図9は表示マトリクスの
走査信号線GLからその外部接続端子GTMまでの接続
構造を示す図であり、(A)は平面であり(B)は
(A)のB−B切断線における断面を示している。な
お、同図は図6下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。
<< Gate Terminal Section >> FIG. 9 is a diagram showing a connection structure from the scanning signal line GL of the display matrix to its external connection terminal GTM. (A) is a plane and (B) is B of (A). -B shows a cross section taken along the line B. The drawing corresponds to the lower part of FIG. 6, and the diagonal wiring portions are shown as straight lines for convenience.

【0062】AOは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンAOは完成品としては残らないが、ゲ
ート配線GLには断面図に示すように酸化膜AOFが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線AOを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたA
L層g2は表面にその酸化物Al23膜AOFが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンAOは走査線GLに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。
AO is a mask pattern for photographic processing, in other words, a photoresist pattern for selective anodic oxidation. Therefore, this photoresist is removed after anodization,
The pattern AO shown in the figure does not remain as a finished product, but since the oxide film AOF is selectively formed on the gate line GL as shown in the cross-sectional view, its locus remains. In the plan view, with respect to the photoresist boundary line AO, the left side is a region covered with the resist and not anodized, and the right side is a region exposed from the resist and anodized. Anodized A
The oxide Al 2 O 3 film AOF is formed on the surface of the L layer g2, and the volume of the conductive portion therebelow is reduced. Of course, the anodic oxidation is performed by setting an appropriate time and voltage so that the conductive portion remains. The mask pattern AO does not intersect with the scanning line GL by a single straight line, but is bent in a crank shape and intersects.

【0063】図中AL層g2は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Al層の幅が広いと表面
にホイスカが発生するので、1本1本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクAOに沿ってずらしている。
In the figure, the AL layer g2 is hatched for easy understanding, but the region which is not anodized is patterned in a comb shape. This is because whiskers are generated on the surface when the width of the Al layer is wide. Therefore, by narrowing the width of each one and arranging a plurality of them in parallel, whiskers can be prevented and wire breakage can be prevented. The aim is to minimize the probability of and the sacrifice of conductivity. Therefore, in this example, the portion corresponding to the base of the comb is also displaced along the mask AO.

【0064】ゲート端子GTMは酸化珪素SIO層と接
着性が良くAl等よりも耐電触性の高いCr層g1と、
更にその表面を保護し画素電極ITO1と同レベル(同
層、同時形成)の透明導電層d1とで構成されている。
なお、ゲート絶縁膜GI上及びその側面部に形成された
導電層d2及びd3は、導電層d3やd2のエッチング
時ピンホール等が原因で導電層g2やg1が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
GIを乗り越えて右方向に延長されたITO層d1は同
様な対策を更に万全とさせたものである。
The gate terminal GTM has a Cr layer g1 which has good adhesion to the silicon oxide SIO layer and which has a higher electrical contact resistance than Al or the like.
Further, the surface thereof is protected and is composed of a transparent conductive layer d1 of the same level (same layer, simultaneously formed) as the pixel electrode ITO1.
In addition, the conductive layers d2 and d3 formed on the gate insulating film GI and on the side surfaces thereof have their regions so that the conductive layers g2 and g1 are not etched together due to pinholes or the like during the etching of the conductive layers d3 and d2. It remains as a result of being covered with photoresist. In addition, the ITO layer d1 which extends over the gate insulating film GI and extends rightward is one in which the same measures are taken more thoroughly.

【0065】平面図において、ゲート絶縁膜GIはその
境界線よりも右側に、保護膜PSV1もその境界線より
も右側に形成されており、左端に位置する端子部GTM
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線GLとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図6に示すように上下に複数本並べられ端子群Tg(図
6)が構成され、ゲート端子の左端は、製造過程では、
基板の切断領域CT1を越えて延長され配線SHgによ
って短絡される。製造過程におけるこのような短絡線S
Hgは陽極化成時の給電と、配向膜ORI1のラビング
時等の静電破壊防止に役立つ。
In the plan view, the gate insulating film GI is formed on the right side of the boundary line and the protective film PSV1 is formed on the right side of the boundary line, and the terminal portion GTM located at the left end is formed.
Are exposed from them to allow electrical contact with external circuitry. Although only one pair of the gate line GL and the gate terminal is shown in the figure, in actuality, a plurality of such pairs are vertically arranged as shown in FIG. 6 to form the terminal group Tg (FIG. 6). The left end of the gate terminal is
It extends beyond the cutting region CT1 of the substrate and is short-circuited by the wiring SHg. Such a short-circuit line S in the manufacturing process
Hg is useful for supplying power during anodization and preventing electrostatic breakdown during rubbing of the alignment film ORI1.

【0066】《ドレイン端子DTM》図10は映像信号
線DLからその外部接続端子DTMまでの接続を示す図
であり、(A)はその平面を示し、(B)は(A)のB
−B切断線における断面を示す。なお、同図は図6右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板SUB1の上端部(又は下端部)に該当する。
<< Drain Terminal DTM >> FIG. 10 is a diagram showing the connection from the video signal line DL to the external connection terminal DTM, (A) shows the plane, and (B) shows B of (A).
-B shows a cross section taken along the line B. The drawing corresponds to the vicinity of the upper right of FIG. 6, and although the orientation of the drawing is changed for convenience, the right end direction corresponds to the upper end portion (or the lower end portion) of the substrate SUB1.

【0067】TSTdは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子D
TMも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子TSTdと外部接続ドレイン端
子DTMは上下方向に千鳥状に複数交互に配列され、検
査端子TSTdは図に示すとおり基板SUB1の端部に
到達することなく終端しているが、ドレイン端子DTM
は、図6に示すように端子群Td(添字省略)を構成し
基板SUB1の切断線CT1を越えて更に延長され、製
造過程中は静電破壊防止のためその全てが互いに配線S
Hdによって短絡される。検査端子TSTdが存在する
映像信号線DLのマトリクスを挟んで反対側にはドレイ
ン接続端子が接続され、逆にドレイン接続端子DTMが
存在する映像信号線DLのマトリクスを挟んで反対側に
は検査端子が接続される。
TSTd is an inspection terminal, which is not connected to an external circuit, but is wider than the wiring portion so that a probe needle or the like can come into contact therewith. Similarly, the drain terminal D
The width of the TM is also wider than that of the wiring portion so that the TM can be connected to an external circuit. The inspection terminals TSTd and the external connection drain terminals DTM are alternately arranged in a zigzag pattern in the vertical direction, and the inspection terminals TSTd terminate without reaching the end portion of the substrate SUB1 as shown in the figure, but the drain terminal DTM.
6 further extend beyond the cutting line CT1 of the substrate SUB1 to form a terminal group Td (subscripts omitted) as shown in FIG. 6, all of which are interconnected to each other to prevent electrostatic breakdown during the manufacturing process.
Shorted by Hd. The drain connection terminal is connected to the opposite side of the matrix of the video signal lines DL in which the inspection terminals TSTd are present, and conversely the inspection terminal is placed on the opposite side of the matrix of the video signal lines DL in which the drain connection terminals DTM are present. Are connected.

【0068】ドレイン接続端子DTMは前述したゲート
端子GTMと同様な理由でCr層g1及びITO層d1
の2層で形成されており、ゲート絶縁膜GIを除去した
部分で映像信号線DLと接続されている。ゲート絶縁膜
GIの端部上に形成された半導体層ASはゲート絶縁膜
GIの縁をテーパ状にエッチングするためのものであ
る。端子DTM上では外部回路との接続を行うため保護
膜PSV1は勿論のこと取り除かれている。AOは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層g2が存在しないのでこのパターンは直接は関係し
ない。
The drain connection terminal DTM has the Cr layer g1 and the ITO layer d1 for the same reason as the above-mentioned gate terminal GTM.
Is formed of two layers, and is connected to the video signal line DL at a portion where the gate insulating film GI is removed. The semiconductor layer AS formed on the end portion of the gate insulating film GI is for etching the edge of the gate insulating film GI in a tapered shape. The protective film PSV1 is, of course, removed on the terminal DTM to connect to an external circuit. AO is the anodizing mask described above, and its boundary line is formed so as to largely surround the entire matrix. In the figure, the left side of the boundary line is covered with the mask, but the layer g2 is covered in the part not covered in this figure. This pattern is not directly relevant as it does not exist.

【0069】マトリクス部からドレイン端子部DTMま
での引出配線は図7の(C)部にも示されるように、ド
レイン端子部DTMと同じレベルの層d1,g1のすぐ
上に映像信号線DLと同じレベルの層d2,d3がシー
ルパターンSLの途中まで積層された構造になっている
が、これは断線の確率を最小限に押さえ、電触し易いA
l層d3を保護膜PSV1やシールパターンSLででき
るだけ保護する狙いである。
The lead wiring from the matrix portion to the drain terminal portion DTM is, as shown in FIG. 7C, a video signal line DL immediately above the layers d1 and g1 at the same level as the drain terminal portion DTM. Although the layers d2 and d3 of the same level are laminated part way up to the middle of the seal pattern SL, this minimizes the probability of disconnection and facilitates electrical contact.
The purpose is to protect the l layer d3 as much as possible with the protective film PSV1 and the seal pattern SL.

【0070】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図11に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ARは複数の画素を二次元状に配列し
たマトリクス・アレイである。
<< Equivalent Circuit of Entire Display Device >> FIG. 11 shows a wiring diagram of the equivalent circuit of the display matrix portion and its peripheral circuits.
Although the figure is a circuit diagram, it is drawn corresponding to the actual geometrical arrangement. AR is a matrix array in which a plurality of pixels are two-dimensionally arranged.

【0071】図中、Xは映像信号線DLを意味し、添字
G、BおよびRがそれぞれ緑、青および赤画素に対応し
て付加されている。Yは走査信号線GLを意味し、添字
1,2,3,…,endは走査タイミングの順序に従って
付加されている。
In the figure, X means a video signal line DL, and subscripts G, B and R are added corresponding to green, blue and red pixels, respectively. Y represents the scanning signal line GL, and subscripts 1, 2, 3, ..., End are added according to the order of scanning timing.

【0072】映像信号線X(添字省略)は交互に上側
(または奇数)映像信号駆動回路He、下側(または偶
数)映像信号駆動回路Hoに接続されている。
The video signal lines X (subscripts omitted) are alternately connected to the upper (or odd) video signal drive circuit He and the lower (or even) video signal drive circuit Ho.

【0073】走査信号線Y(添字省略)は垂直走査回路
Vに接続されている。
The scanning signal line Y (subscript omitted) is connected to the vertical scanning circuit V.

【0074】SUPは1つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト(上
位演算処理装置)からのCRT(陰極線管)用の情報を
TFT液晶表示装置用の情報に交換する回路を含む回路
である。
The SUP is a TFT liquid crystal display device for displaying information for a CRT (cathode ray tube) from a power supply circuit for obtaining a plurality of divided and stabilized voltage sources from one voltage source and a host (upper processing unit). It is a circuit including a circuit for exchanging information for use.

【0075】《保持容量素子Caddの働き》保持容量素
子Caddは、薄膜トランジスタTFTがスイッチングす
るとき、中点電位(画素電極電位)Vlcに対するゲート
電位変化ΔVgの影響を低減するように働く。この様子
を式で表すと、次のようになる。
<< Function of Storage Capacitance Element Cadd >> The storage capacity element Cadd functions to reduce the influence of the gate potential change ΔVg on the midpoint potential (pixel electrode potential) Vlc when the thin film transistor TFT switches. This situation is expressed by the following equation.

【0076】 ΔVlc={Cgs/(Cgs+Cadd+Cpix)}×ΔVg ここで、Cgsは薄膜トランジスタTFTのゲート電極G
Tとソース電極SD1との間に形成される寄生容量、C
pixは透明画素電極ITO1(PIX)と共通透明画素
電極ITO2(COM)との間に形成される容量、ΔV
lcはΔVgによる画素電極電位の変化分を表わす。この
変化分ΔVlcは液晶LCに加わる直流成分の原因となる
が、保持容量Caddを大きくすればする程、その値を小
さくすることができる。また、保持容量素子Caddは放
電時間を長くする作用もあり、薄膜トランジスタTFT
がオフした後の映像情報を長く蓄積する。液晶LCに印
加される直流成分の低減は、液晶LCの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。
ΔVlc = {Cgs / (Cgs + Cadd + Cpix)} × ΔVg where Cgs is the gate electrode G of the thin film transistor TFT
Parasitic capacitance formed between T and source electrode SD1, C
pix is a capacitance formed between the transparent pixel electrode ITO1 (PIX) and the common transparent pixel electrode ITO2 (COM), ΔV
lc represents a change amount of the pixel electrode potential due to ΔVg. This variation ΔVlc causes a direct current component applied to the liquid crystal LC, but the value can be reduced as the holding capacitance Cadd is increased. Further, the storage capacitor element Cadd also has the function of prolonging the discharge time, and thus the thin film transistor TFT
Accumulates video information for a long time after is turned off. The reduction of the direct current component applied to the liquid crystal LC improves the life of the liquid crystal LC,
It is possible to reduce so-called burn-in in which the previous image remains when the liquid crystal display screen is switched.

【0077】前述したように、ゲート電極GTはi型半
導体層ASを完全に覆うよう大きくされている分、ソー
ス電極SD1、ドレイン電極SD2とのオーバラップ面
積が増え、従って寄生容量Cgsが大きくなり、中点電位
Vlcはゲート(走査)信号Vgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Caddを設
けることによりこのデメリットも解消することができ
る。
As described above, since the gate electrode GT is made large enough to completely cover the i-type semiconductor layer AS, the overlap area with the source electrode SD1 and the drain electrode SD2 is increased, and the parasitic capacitance Cgs is increased accordingly. The reverse effect is that the midpoint potential Vlc is easily affected by the gate (scanning) signal Vg. However, this demerit can be eliminated by providing the storage capacitor element Cadd.

【0078】保持容量素子Caddの保持容量は、画素の
書込特性から、液晶容量Cpixに対して4〜8倍(4・C
pix<Cadd<8・Cpix)、寄生容量Cgsに対して8〜3
2倍(8・Cgs<Cadd<32・Cgs)程度の値に設定す
る。
The holding capacitance of the holding capacitance element Cadd is 4 to 8 times (4.C
pix <Cadd <8 · Cpix), 8 to 3 for parasitic capacitance Cgs
Set to a value about twice (8 · Cgs <Cadd <32 · Cgs).

【0079】保持容量電極線としてのみ使用される初段
の走査信号線GL(Y0)は共通透明画素電極ITO2
(Vcom)と同じ電位にする。図6の例では、初段の走
査信号線は端子GT0、引出線INT、端子DT0及び
外部配線を通じて共通電極COMに短絡される。或い
は、初段の保持容量電極線Y0は最終段の走査信号線Ye
ndに接続、Vcom以外の直流電位点(交流接地点)に接
続するかまたは垂直走査回路Vから1つ余分に走査パル
スY0を受けるように接続してもよい。
The first-stage scanning signal line GL (Y 0 ) used only as the storage capacitor electrode line is the common transparent pixel electrode ITO2.
Set to the same potential as (Vcom). In the example of FIG. 6, the scanning signal line at the first stage is short-circuited to the common electrode COM through the terminal GT0, the lead wire INT, the terminal DT0 and the external wiring. Alternatively, the storage capacitor electrode line Y 0 in the first stage is the scanning signal line Ye in the last stage.
It may be connected to nd, connected to a DC potential point (AC ground point) other than Vcom, or connected to receive one extra scanning pulse Y 0 from the vertical scanning circuit V.

【0080】《液晶表示モジュールの全体構成》図12
は、液晶表示モジュールMDLの各構成部品を示す分解
斜視図である。
<< Overall Configuration of Liquid Crystal Display Module >> FIG.
[Fig. 3] is an exploded perspective view showing each component of the liquid crystal display module MDL.

【0081】SHDは金属板から成る枠状のシールドケ
ース(メタルフレーム)、LCWはその表示窓、PNL
は液晶表示パネル、SPBは光拡散板、MFRは中間フ
レーム、BLはバックライトの光源である冷陰極蛍光
灯、BLSはバックライト支持体、LCAは下側ケース
であり、図に示すような上下の配置関係で各部材が積み
重ねられてモジュールMDLが組み立てられる。
SHD is a frame-shaped shield case (metal frame) made of a metal plate, LCW is its display window, PNL.
Is a liquid crystal display panel, SPB is a light diffusion plate, MFR is an intermediate frame, BL is a cold cathode fluorescent lamp as a light source of a backlight, BLS is a backlight support, and LCA is a lower case. In this arrangement, the respective members are stacked to assemble the module MDL.

【0082】モジュールMDLは、シールドケースSH
Dに設けられた爪CLとフックFKによって全体が固定
されるようになっている。
The module MDL is a shield case SH.
The whole is fixed by the claw CL and the hook FK provided on D.

【0083】中間フレームMFRは表示窓LCWに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板SPB、バックライト支持体BLS並びに
各種回路部品の形状や厚みに応じた凹凸や、放熱用の開
口が設けられている。
The intermediate frame MFR is formed in a frame shape so as to have an opening corresponding to the display window LCW, and the frame portion has a diffusion plate SPB, a backlight support BLS, and various circuit components in accordance with their shapes and thicknesses. There are irregularities and openings for heat dissipation.

【0084】下側ケースLCAはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、蛍光管
BLに対応して反射山RMが形成されている。
The lower case LCA also serves as a reflector of backlight light, and a reflection mountain RM is formed corresponding to the fluorescent tube BL so as to reflect light efficiently.

【0085】《表示パネルPNLと駆動回路基板PCB
1》図13は、図5等に示した表示パネルPNLに映像
信号駆動回路He、Hoと垂直走査回路Vを接続した状
態を示す上面図である。
<< Display Panel PNL and Drive Circuit Board PCB
1 >> FIG. 13 is a top view showing a state in which the video signal drive circuits He and Ho and the vertical scanning circuit V are connected to the display panel PNL shown in FIG.

【0086】CHIは表示パネルPNLを駆動させる駆
動ICチップ(下側の3個は垂直走査回路側の駆動IC
チップ、左右の6個ずつは映像信号駆動回路側の駆動I
Cチップ)である。TCPは図14、図15で後述する
ように駆動用ICチップCHIがテープ・オートメイテ
ィド・ボンディング法(TAB)により実装されたテー
プキャリアパッケージ、PCB1は上記TCPやコンデ
ンサCDS等が実装された駆動回路基板で、3つに分割
されている。FGPはフレームグランドパッドであり、
シールドケースSHDに切り込んで設けられたバネ状の
破片FGが半田付けされる。FCは下側の駆動回路基板
PCB1と左側の駆動回路基板PCB1、および下側の
駆動回路基板PCB1と右側の駆動回路基板PCB1と
を電気的に接続するフラットケーブルである。フラット
ケーブルFCとしては図に示すように、複数のリード線
(りん青銅の素材にSn鍍金を施したもの)をストライ
プ状のポリエチレン層とポリビニルアルコール層とでサ
ンドイッチして支持したものを使用する。
CHI is a driving IC chip for driving the display panel PNL (the lower three are driving ICs on the vertical scanning circuit side).
Chips, 6 each on the left and right are drive I on the video signal drive circuit side
C chip). TCP is a tape carrier package in which a driving IC chip CHI is mounted by a tape automated bonding method (TAB) as will be described later with reference to FIGS. 14 and 15, and PCB1 is a driving in which the TCP, the capacitor CDS and the like are mounted. It is divided into three parts on the circuit board. FGP is a frame ground pad,
A spring-like fragment FG provided by cutting into the shield case SHD is soldered. FC is a flat cable that electrically connects the lower drive circuit board PCB1 and the left drive circuit board PCB1, and the lower drive circuit board PCB1 and the right drive circuit board PCB1. As the flat cable FC, as shown in the figure, a plurality of lead wires (phosphor bronze material plated with Sn) sandwiched between a striped polyethylene layer and a polyvinyl alcohol layer are used.

【0087】《TCPの接続構造》図14は走査信号駆
動回路Vや映像信号駆動回路He,Hoを構成する、集
積回路チップCHIがフレキシブル配線基板に搭載され
たテープキャリアパッケージTCPの断面構造を示す図
であり、図15はそれを液晶表示パネルの、本例では映
像信号回路用端子DTMに接続した状態を示す要部断面
図である。
<< TCP Connection Structure >> FIG. 14 shows a sectional structure of a tape carrier package TCP in which an integrated circuit chip CHI, which constitutes the scanning signal driving circuit V and the video signal driving circuits He and Ho, is mounted on a flexible wiring board. FIG. 15 is a cross-sectional view of essential parts showing a state in which it is connected to the liquid crystal display panel, in this example, the video signal circuit terminal DTM.

【0088】同図において、TTBは集積回路CHIの
入力端子・配線部であり、TTMは集積回路CHIの出
力端子・配線部であり、例えばCuから成り、それぞれ
の内側の先端部(通称インナーリード)には集積回路C
HIのボンディングパッドPADがいわゆるフェースダ
ウンボンディング法により接続される。端子TTB,T
TMの外側の先端部(通称アウターリード)はそれぞれ
半導体集積回路チップCHIの入力及び出力に対応し、
半田付け等によりCRT/TFT変換回路・電源回路S
UPに、異方性導電膜ACFによって液晶表示パネルP
NLに接続される。パッケージTCPは、その先端部が
パネルPNL側の接続端子DTMを露出した保護膜PS
V1を覆うようにパネルに接続されており、従って、外
部接続端子DTM(GTM)は保護膜PSV1かパッケ
ージTCPの少なくとも一方で覆われるので電触に対し
て強くなる。
In the figure, TTB is an input terminal / wiring portion of the integrated circuit CHI, and TTM is an output terminal / wiring portion of the integrated circuit CHI, which is made of, for example, Cu and has inner end portions (commonly called inner leads). ) Is the integrated circuit C
The HI bonding pad PAD is connected by a so-called face-down bonding method. Terminals TTB, T
Outer end portions (commonly called outer leads) of TM correspond to the input and output of the semiconductor integrated circuit chip CHI,
CRT / TFT conversion circuit / power supply circuit S by soldering, etc.
A liquid crystal display panel P is formed on the UP by an anisotropic conductive film ACF.
Connected to NL. The package TCP has a protective film PS whose front end exposes the connection terminal DTM on the panel PNL side.
Since it is connected to the panel so as to cover V1, and therefore the external connection terminal DTM (GTM) is covered by at least one of the protective film PSV1 and the package TCP, it is strong against electric contact.

【0089】BF1はポリイミド等からなるベースフィ
ルムであり、SRSは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンSLの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂EPX等により保護され、パッ
ケージTCPと上側基板SUB2の間には更にシリコー
ン樹脂SILが充填され保護が多重化されている。
BF1 is a base film made of polyimide or the like, and SRS is a solder resist film for masking the solder so that it will not stick to an unnecessary place during soldering. The gap between the upper and lower glass substrates outside the seal pattern SL is protected by an epoxy resin EPX or the like after cleaning, and a silicone resin SIL is further filled between the package TCP and the upper substrate SUB2 for multiple protection.

【0090】《駆動回路基板PCB2》中間フレームM
FRに保持・収納される液晶表示部LCDの駆動回路基
板PCB2は、図16に示すように、L字形をしてお
り、IC、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板PCB2には、1つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト(上位演算処理装置)からのCRT(陰
極線管)用の情報をTFT液晶表示装置用の情報に変換
する回路を含む回路SUPが搭載されている。CJは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板PCB2とインバータ回
路基板PCB3とはバックライトケーブルにより中間フ
レームMFRに設けたコネクタ穴を介して電気的に接続
される。
<< Drive Circuit Board PCB2 >> Intermediate Frame M
As shown in FIG. 16, the drive circuit board PCB2 of the liquid crystal display LCD held and housed in the FR is L-shaped, and has electronic parts such as ICs, capacitors and resistors mounted thereon. This drive circuit board PCB2 is provided with a power supply circuit for obtaining a plurality of divided and stabilized voltage sources from one voltage source, and information for a CRT (cathode ray tube) from a host (upper processing unit). A circuit SUP including a circuit for converting into information for a TFT liquid crystal display device is mounted. CJ is a connector connecting portion to which a connector (not shown) connected to the outside is connected. The drive circuit board PCB2 and the inverter circuit board PCB3 are electrically connected by a backlight cable through a connector hole provided in the intermediate frame MFR.

【0091】駆動回路基板PCB1と駆動回路基板PC
B2とは折り曲げ可能なフラットケーブルFCにより電
気的に接続されている。組立て時、駆動回路基板PCB
2は、フラットケーブルFCを180°折り曲げることに
より駆動回路基板PCB1の裏側に重ねられ、中間フレ
ームMFRの所定の凹部に嵌合される。
Drive circuit board PCB1 and drive circuit board PC
B2 is electrically connected by a foldable flat cable FC. When assembled, drive circuit board PCB
2 is stacked on the back side of the drive circuit board PCB1 by bending the flat cable FC by 180 ° and fitted into a predetermined recess of the intermediate frame MFR.

【0092】以上、本発明を上記実施例に基づいて具体
的に説明したが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
可能であることは勿論である。例えば、上記実施例で
は、ブラックマトリクスBMとして有機系樹脂膜を用い
たが、光に対する遮蔽性が高いアルミニウム膜やクロム
膜等をスパッタリング法や蒸着法により形成してもよ
い。また、本発明は、アクティブ・マトリクス方式の液
晶表示装置に限らず、単純マトリクス方式の液晶表示装
置にも適用可能である。
Although the present invention has been specifically described based on the above embodiments, the present invention is not limited to the above embodiments and can be variously modified without departing from the scope of the invention. Is. For example, although the organic resin film is used as the black matrix BM in the above embodiments, an aluminum film, a chromium film or the like having a high light shielding property may be formed by the sputtering method or the vapor deposition method. Further, the present invention is applicable not only to the active matrix type liquid crystal display device but also to a simple matrix type liquid crystal display device.

【0093】[0093]

【発明の効果】以上説明したように、本発明では、選択
的に設けた遮光膜またはブラックマトリクスの間を透明
樹脂膜でほぼ同等の膜厚で埋め込み、遮光膜またはブラ
ックマトリクスと透明樹脂膜とをほぼ平坦化したので、
液晶層の厚さのばらつきが減少し、液晶のしきい値電圧
のばらつきやドメインの発生が減少し、表示品質を向上
することができる。
As described above, according to the present invention, the space between the selectively provided light-shielding film or the black matrix is filled with the transparent resin film with substantially the same thickness, and the light-shielding film or the black matrix and the transparent resin film are formed. Is almost flattened,
Variations in the thickness of the liquid crystal layer are reduced, variations in the threshold voltage of the liquid crystal and domains are reduced, and display quality can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(d)は、本発明の液晶表示装置の一
実施例のブラックマトリクスおよびカラーフィルタを形
成した透明ガラス基板を製造する方法を示す工程要部断
面図である。
FIG. 1A to FIG. 1D are process cross-sectional views showing a method of manufacturing a transparent glass substrate having a black matrix and a color filter according to an embodiment of the liquid crystal display device of the present invention.

【図2】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。
FIG. 2 is a main-portion plan view showing one pixel and its periphery of a liquid crystal display portion of an active matrix type color liquid crystal display device to which the present invention is applied.

【図3】図2の3−3切断線における1画素とその周辺
を示す断面図である。
FIG. 3 is a cross-sectional view showing one pixel and its periphery taken along the section line 3-3 in FIG.

【図4】図2の4−4切断線における付加容量Caddの
断面図である。
FIG. 4 is a cross-sectional view of the additional capacitance Cadd taken along the line 4-4 in FIG.

【図5】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。
FIG. 5 is a plan view for explaining the configuration of the matrix peripheral portion of the display panel.

【図6】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。
FIG. 6 is an enlarged plan view of a corner portion of a display panel including electrical connection portions of upper and lower substrates.

【図7】マトリクスの画素部を中央に、両側にパネル角
付近と映像信号端子部付近を示す断面図である。
FIG. 7 is a cross-sectional view showing the vicinity of a panel angle and the vicinity of a video signal terminal portion on both sides, with the pixel portion of the matrix at the center.

【図8】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。
FIG. 8 is a cross-sectional view showing a scan signal terminal on the left side and a panel edge portion without an external connection terminal on the right side.

【図9】ゲート端子GTMとゲート配線GLの接続部近
辺を示す平面と断面の図である。
FIG. 9 is a plan view and a cross-sectional view showing the vicinity of a connecting portion between a gate terminal GTM and a gate wiring GL.

【図10】ドレイン端子DTMと映像信号線DLとの接
続部付近を示す平面と断面の図である。
FIG. 10 is a plan view and a cross-sectional view showing the vicinity of a connecting portion between a drain terminal DTM and a video signal line DL.

【図11】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。
FIG. 11 is a circuit diagram including a matrix portion of an active matrix type color liquid crystal display device and its periphery.

【図12】液晶表示モジュールの分解斜視図である。FIG. 12 is an exploded perspective view of a liquid crystal display module.

【図13】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。
FIG. 13 is a top view showing a state in which a peripheral drive circuit is mounted on a liquid crystal display panel.

【図14】駆動回路を構成する集積回路チップCHIが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージTCPの断面構造を示す図である。
FIG. 14 is a diagram showing a cross-sectional structure of a tape carrier package TCP in which an integrated circuit chip CHI forming a drive circuit is mounted on a flexible wiring board.

【図15】テープキャリアパッケージTCPを液晶表示
パネルPNLの映像信号回路用端子DTMに接続した状
態を示す要部断面図である。
FIG. 15 is a main-portion cross-sectional view showing a state where the tape carrier package TCP is connected to the video signal circuit terminal DTM of the liquid crystal display panel PNL.

【図16】周辺駆動回路基板PCB1(上面が見える)
と電源回路回路基板PCB2(下面が見える)との接続
状態を示す上面図である。
FIG. 16: Peripheral drive circuit board PCB1 (top surface visible)
It is a top view which shows the connection state of power supply circuit circuit board PCB2 (a lower surface is visible).

【図17】従来のブラックマトリクスおよびカラーフィ
ルタを設けた透明ガラス基板の要部断面図である。
FIG. 17 is a cross-sectional view of a main part of a transparent glass substrate provided with a conventional black matrix and color filters.

【符号の説明】[Explanation of symbols]

SUB2…透明ガラス基板、BM…ブラックマトリク
ス、FU…透明樹脂膜、FIL(R)…赤色カラーフィ
ルタ、FIL(G)…緑色カラーフィルタ、FIL
(B)…青色カラーフィルタ。
SUB2 ... Transparent glass substrate, BM ... Black matrix, FU ... Transparent resin film, FIL (R) ... Red color filter, FIL (G) ... Green color filter, FIL
(B) ... Blue color filter.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 晶子 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 濱本 辰雄 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 泉 章也 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akiko Kubo 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. Electronic Device Division (72) Inventor Tatsuo Hamamoto 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. Electronic Device Business (72) Inventor Shoya Izumi 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. Electronic Device Division

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】液晶表示パネルを構成する透明基板の面上
に遮光膜を選択的に設けた液晶表示装置において、前記
遮光膜の間を透明樹脂膜で前記遮光膜とほぼ同等の膜厚
で埋め込んだことを特徴とする液晶表示装置。
1. A liquid crystal display device in which a light-shielding film is selectively provided on the surface of a transparent substrate which constitutes a liquid crystal display panel, and a transparent resin film is provided between the light-shielding films so as to have a film thickness substantially equal to that of the light-shielding film. Liquid crystal display device characterized by being embedded.
【請求項2】それぞれ透明画素電極と配向膜とを設けた
面が対向するように2枚の透明ガラス基板を所定の間隙
を隔てて重ね合わせ、前記両基板間の縁周囲に枠状に設
けたシール材により前記両基板を貼り合わせると共に、
前記シール材の内側に液晶を封止し、前記両基板の外側
に偏光板を設けて成る液晶表示パネルを有し、かつ、一
方の前記透明ガラス基板の面上に有機または無機の吸光
性物質と有機系樹脂から成るブラックマトリクスを選択
的に設けた液晶表示装置において、前記ブラックマトリ
クスの間を透明樹脂膜で前記ブラックマトリクスとほぼ
同等の膜厚で埋め込んで、前記ブラックマトリクスと前
記透明樹脂膜とをほぼ平坦化し、その上の前記ブラック
マトリクス間にカラーフィルタを設け、かつ、その上に
前記透明画素電極と前記配向膜を設けたことを特徴とす
る液晶表示装置。
2. Two transparent glass substrates are stacked with a predetermined gap therebetween so that the surfaces provided with the transparent pixel electrodes and the alignment film face each other, and are provided in a frame shape around the edge between the two substrates. Affixing both substrates with a sealing material,
A liquid crystal display panel is provided in which a liquid crystal is sealed inside the sealing material, and a polarizing plate is provided outside the both substrates, and an organic or inorganic light-absorbing substance is provided on one surface of the transparent glass substrate. In a liquid crystal display device in which a black matrix composed of a transparent resin film and an organic resin is selectively provided, the black matrix and the transparent resin film are filled with a transparent resin film between the black matrices with a film thickness substantially equal to the black matrix. And a color filter provided between the black matrix and the black matrix, and the transparent pixel electrode and the alignment film provided on the color filter.
【請求項3】それぞれ透明画素電極と配向膜とを設けた
面が対向するように2枚の透明ガラス基板を所定の間隙
を隔てて重ね合わせ、前記両基板間の縁周囲に枠状に設
けたシール材により前記両基板を貼り合わせると共に、
前記シール材の内側に液晶を封止し、前記両基板の外側
に偏光板を設けて成る液晶表示パネルを有し、かつ、一
方の前記透明ガラス基板の面上に有機または無機の吸光
性物質と有機系樹脂から成る膜厚約0.5〜4μmのブ
ラックマトリクスを選択的に設けた液晶表示装置におい
て、前記ブラックマトリクスの間を透明樹脂膜で前記ブ
ラックマトリクスとほぼ同等の膜厚で埋め込んで、前記
ブラックマトリクスと前記透明樹脂膜とをほぼ平坦化
し、その上の前記ブラックマトリクス間にカラーフィル
タを設け、かつ、その上に前記カラーフィルタの保護
膜、前記透明画素電極、および前記配向膜を順次設けた
ことを特徴とする液晶表示装置。
3. Two transparent glass substrates are stacked with a predetermined gap therebetween so that the surfaces provided with the transparent pixel electrodes and the alignment film face each other, and are provided in a frame shape around the edge between the two substrates. Affixing both substrates with a sealing material,
A liquid crystal display panel is provided in which a liquid crystal is sealed inside the sealing material, and a polarizing plate is provided outside the both substrates, and an organic or inorganic light-absorbing substance is provided on one surface of the transparent glass substrate. In a liquid crystal display device selectively provided with a black matrix having a film thickness of about 0.5 to 4 μm and made of an organic resin, a transparent resin film is embedded between the black matrices to have a film thickness substantially equal to that of the black matrix. , The black matrix and the transparent resin film are substantially flattened, a color filter is provided between them on the black matrix, and a protective film of the color filter, the transparent pixel electrode, and the alignment film are provided thereon. A liquid crystal display device characterized by being provided in sequence.
JP33537193A 1993-12-28 1993-12-28 Liquid crystal display device Pending JPH07199171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33537193A JPH07199171A (en) 1993-12-28 1993-12-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33537193A JPH07199171A (en) 1993-12-28 1993-12-28 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH07199171A true JPH07199171A (en) 1995-08-04

Family

ID=18287792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33537193A Pending JPH07199171A (en) 1993-12-28 1993-12-28 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH07199171A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122763A (en) * 1994-10-28 1996-05-17 Nec Corp Liquid crystal display element and production thereof
JP2001511261A (en) * 1997-01-13 2001-08-07 ヒュンダイ エレクトロニクス アメリカ Color filter structure and manufacturing method
US7327412B2 (en) 1995-12-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122763A (en) * 1994-10-28 1996-05-17 Nec Corp Liquid crystal display element and production thereof
US7327412B2 (en) 1995-12-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device
US7692749B2 (en) 1995-12-20 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device
US8040450B2 (en) 1995-12-20 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device
US8339558B2 (en) 1995-12-20 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device
US9182642B2 (en) 1995-12-20 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optic device
JP2001511261A (en) * 1997-01-13 2001-08-07 ヒュンダイ エレクトロニクス アメリカ Color filter structure and manufacturing method

Similar Documents

Publication Publication Date Title
JP3205373B2 (en) Liquid crystal display
JP3184853B2 (en) Liquid crystal display
JPH07146481A (en) Liquid crystal display substrate
JPH0675216A (en) Liquid crystal display device
JP3125411B2 (en) Liquid crystal display
JPH0794744A (en) Mis transistor
JPH06250221A (en) Production of liquid crystal display substrate
JPH06347825A (en) Liquid crystal display device and its production
JPH06265922A (en) Liquid crystal display device
JPH0720463A (en) Liquid crystal display device
JPH07248493A (en) Liquid crystal display device
JP3311838B2 (en) Liquid crystal display
JPH07199171A (en) Liquid crystal display device
JPH06258647A (en) Liquid crystal display device and its production
JPH0792489A (en) Liquid crystal display device
JP3276628B2 (en) Liquid crystal display
JPH0720487A (en) Liquid crystal display element
JP2002303851A (en) Liquid crystal display device
JPH07191339A (en) Liquid crystal display device
JPH06265919A (en) Liquid crystal display device
JP3252139B2 (en) Liquid crystal display
JPH06268218A (en) Manufacture of thin film transistor
JPH0736052A (en) Substrate provided with al alloy layer as wiring layer and its production
JPH06258666A (en) Liquid crystal display device
JPH11194336A (en) Liquid crystal display device