JPH07193149A - 強誘電体材料およびそれを用いたｍｆｓｆｅｔ - Google Patents
強誘電体材料およびそれを用いたｍｆｓｆｅｔInfo
- Publication number
- JPH07193149A JPH07193149A JP5348290A JP34829093A JPH07193149A JP H07193149 A JPH07193149 A JP H07193149A JP 5348290 A JP5348290 A JP 5348290A JP 34829093 A JP34829093 A JP 34829093A JP H07193149 A JPH07193149 A JP H07193149A
- Authority
- JP
- Japan
- Prior art keywords
- bptno
- ferroelectric material
- ferroelectric
- thin film
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 電気的特性の安定した強誘電体材料および該
強誘電体材料を使用したＭＦＳＦＥＴを提供する。 【構成】 ＢＰＴＮＯ強誘電体材料に対して、該ＢＰＴ
ＮＯがｎ型の場合にはアクセプターとなり得る元素を、
ｐ型の場合にはドナーとなり得る元素を添加してなる強
誘電体薄膜１をゲートとして有する電界効果型トランジ
スタ（ＭＦＳＦＥＴ）を構成する。
強誘電体材料を使用したＭＦＳＦＥＴを提供する。 【構成】 ＢＰＴＮＯ強誘電体材料に対して、該ＢＰＴ
ＮＯがｎ型の場合にはアクセプターとなり得る元素を、
ｐ型の場合にはドナーとなり得る元素を添加してなる強
誘電体薄膜１をゲートとして有する電界効果型トランジ
スタ（ＭＦＳＦＥＴ）を構成する。
Description
【０００１】
【産業上の利用分野】本発明は強誘電体材料に係わり、
特に不揮発性メモリー材料、焦電性材料、圧電性材料、
電気光学材料、及びキャパシター材料として動作安定性
に優れた強誘電体材料の構造および製造方法に関する。
特に不揮発性メモリー材料、焦電性材料、圧電性材料、
電気光学材料、及びキャパシター材料として動作安定性
に優れた強誘電体材料の構造および製造方法に関する。
【０００２】
【従来の技術】強誘電体薄膜をＭＯＳＦＥＴ（Ｍｅｔａ
ｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ・ｆｉｅ
ｌｄ−ｅｆｆｅｃｔ−ｔｒａｎｓｉｓｔｏｒ）のゲート
部に作製し、上記薄膜の履歴現象を伴う電気分極を利用
してチャンネルの表面ポテンシャルを制御してドレイン
電流を変化させることによって、不揮発性メモリ効果を
有する素子を製造できる。上記素子はＭＦＳ（Ｍｅｔａ
ｌ−ｆｅｒｒｏｅｌｅｃｔｒｉｃ−ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）ＦＥＴと呼ばれ、その概要は電気通信学会技
術研究会報告、「強誘電体薄膜を用いた不揮発性メモリ
ＦＥＴ」松井康、浜川圭弘他、ＣＰＭ ７８−４６ ｐ
ｐ．１−８（１９７８）もしくは米国特許第２，７９
１，７５８号明細書（１９５７）等に紹介されている。
ｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ・ｆｉｅ
ｌｄ−ｅｆｆｅｃｔ−ｔｒａｎｓｉｓｔｏｒ）のゲート
部に作製し、上記薄膜の履歴現象を伴う電気分極を利用
してチャンネルの表面ポテンシャルを制御してドレイン
電流を変化させることによって、不揮発性メモリ効果を
有する素子を製造できる。上記素子はＭＦＳ（Ｍｅｔａ
ｌ−ｆｅｒｒｏｅｌｅｃｔｒｉｃ−ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）ＦＥＴと呼ばれ、その概要は電気通信学会技
術研究会報告、「強誘電体薄膜を用いた不揮発性メモリ
ＦＥＴ」松井康、浜川圭弘他、ＣＰＭ ７８−４６ ｐ
ｐ．１−８（１９７８）もしくは米国特許第２，７９
１，７５８号明細書（１９５７）等に紹介されている。
【０００３】
【発明が解決しようとする課題】ＭＦＳＦＥＴは構造が
簡単で素子の応答速度も数ｎｓｅｃ程度と速いこと等、
ＥＰＲＯＭに比較して利点を有しているものの、現在迄
のところデバイス化が遅れている。その原因の一つに
は、材料組成に関する誘導体薄膜の結晶構造の安定性お
よび電気特性の安定性がデバイス化が可能なレベルに到
達していないことが挙げられる。例えば、ゲート上の強
誘電体薄膜材料としてＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉ酸化
物）を検討している例は多いが、分極反転を繰り返した
時１０9 回くらいで残留分極（Ｐｒ）の値の低下が目立
って来る。
簡単で素子の応答速度も数ｎｓｅｃ程度と速いこと等、
ＥＰＲＯＭに比較して利点を有しているものの、現在迄
のところデバイス化が遅れている。その原因の一つに
は、材料組成に関する誘導体薄膜の結晶構造の安定性お
よび電気特性の安定性がデバイス化が可能なレベルに到
達していないことが挙げられる。例えば、ゲート上の強
誘電体薄膜材料としてＰＺＴ（Ｐｂ、Ｚｒ、Ｔｉ酸化
物）を検討している例は多いが、分極反転を繰り返した
時１０9 回くらいで残留分極（Ｐｒ）の値の低下が目立
って来る。
【０００４】また、図２および図３に強誘電体ＢＴＯ
（Ｂｉ、Ｔｉ酸化物）の反転疲労前後のＰ−Ｅ曲線を示
すが、図に示すように繰り返し反転疲労によってヒステ
リシス曲線が平坦化してゆく。上記残留分極の減少およ
びヒステリシス曲線の平坦化は、結果としてＦＥＴとし
てのスイッチング動作性能を劣化させる。上記残留分極
およびヒステリシスの劣化現象は薄膜中のイオンや格子
欠陥の移動に起因すると考えられ改善へ向けて研究が続
けられている。
（Ｂｉ、Ｔｉ酸化物）の反転疲労前後のＰ−Ｅ曲線を示
すが、図に示すように繰り返し反転疲労によってヒステ
リシス曲線が平坦化してゆく。上記残留分極の減少およ
びヒステリシス曲線の平坦化は、結果としてＦＥＴとし
てのスイッチング動作性能を劣化させる。上記残留分極
およびヒステリシスの劣化現象は薄膜中のイオンや格子
欠陥の移動に起因すると考えられ改善へ向けて研究が続
けられている。
【０００５】また、薄膜の誘電特性のうち動作電場強度
（ＥR ）や抗電場（ＥC ）、リーク電流の値も重要な特
性パラメータであるが、上記値も分極反転の繰り返し回
数とともに変化して行くことが知られており、これもデ
バイス化を行う際の障害になっている。これらの特性パ
ラメータの変化は、材料本来の特性によることはもちろ
んであるが、むしろ、製膜の際に発生する組成の不均一
性や結晶格子の欠陥によるところが多いと考えられる。
（ＥR ）や抗電場（ＥC ）、リーク電流の値も重要な特
性パラメータであるが、上記値も分極反転の繰り返し回
数とともに変化して行くことが知られており、これもデ
バイス化を行う際の障害になっている。これらの特性パ
ラメータの変化は、材料本来の特性によることはもちろ
んであるが、むしろ、製膜の際に発生する組成の不均一
性や結晶格子の欠陥によるところが多いと考えられる。
【０００６】本発明の目的は、ゲート上に形成する強誘
電体薄膜材料として、特にＢｉ、Ｐｂ、Ｔｉ、Ｎｂの酸
化物を使用する場合において、該材料中にさらに特定の
元素を添加することによって上述のような該材料の不安
定性を低減し、デバイスとしての電気的動作の安定性に
優れた強誘電体材料および該強誘電体材料を使用したＭ
ＦＳＦＥＴを提供することである。
電体薄膜材料として、特にＢｉ、Ｐｂ、Ｔｉ、Ｎｂの酸
化物を使用する場合において、該材料中にさらに特定の
元素を添加することによって上述のような該材料の不安
定性を低減し、デバイスとしての電気的動作の安定性に
優れた強誘電体材料および該強誘電体材料を使用したＭ
ＦＳＦＥＴを提供することである。
【０００７】
【課題を解決するための手段】請求項１に記載の強誘電
体材料は、ＢＰＴＮＯ強誘電体材料に対して、該ＢＰＴ
ＮＯがｎ型の場合にはアクセプターとなり得る元素を添
加し、また該ＢＰＴＮＯがｐ型の場合にはドナーとなり
得る元素を添加するとともに、該元素の添加量は１元素
あたり３重量％以下であることを特徴とする。
体材料は、ＢＰＴＮＯ強誘電体材料に対して、該ＢＰＴ
ＮＯがｎ型の場合にはアクセプターとなり得る元素を添
加し、また該ＢＰＴＮＯがｐ型の場合にはドナーとなり
得る元素を添加するとともに、該元素の添加量は１元素
あたり３重量％以下であることを特徴とする。
【０００８】また、請求項２に記載の強誘電体材料は、
請求項１記載の強誘電体料において、特にｐ型ＢＰＴＮ
Ｏの場合の添加元素がＶ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｓｅ
およびＴｅよりなる群から選ばれた少なくとも一種のも
のであることを特徴とする。
請求項１記載の強誘電体料において、特にｐ型ＢＰＴＮ
Ｏの場合の添加元素がＶ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｓｅ
およびＴｅよりなる群から選ばれた少なくとも一種のも
のであることを特徴とする。
【０００９】また、請求項３に記載の強誘電体材料は、
請求項１記載の強誘電体材料において、特にｎ型ＢＰＴ
ＮＯの場合の添加元素がＣｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、
Ｒｂ、Ｃｓ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈ
ｇ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ、Ｃｏ、Ｎｉ、
Ｒｈ、Ｐｄ、Ｐｔ、Ｏｓ、Ｉｒ、Ｓｃ、Ｙ、Ｌａおよび
Ｌａ族元素よりなる群から選ばれた少なくとも一種のも
のであることを特徴とする。
請求項１記載の強誘電体材料において、特にｎ型ＢＰＴ
ＮＯの場合の添加元素がＣｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、
Ｒｂ、Ｃｓ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈ
ｇ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆｅ、Ｃｏ、Ｎｉ、
Ｒｈ、Ｐｄ、Ｐｔ、Ｏｓ、Ｉｒ、Ｓｃ、Ｙ、Ｌａおよび
Ｌａ族元素よりなる群から選ばれた少なくとも一種のも
のであることを特徴とする。
【００１０】また、請求項４に記載の強誘電体材料は、
請求項１記載の強誘電体材料において、特にアクセプタ
ーまたはドナーとなり得る元素として添加された元素
が、イオン注入法によって添加されたものであり、かつ
該添加量が、１元素あたり１０-2重量％以下であること
を特徴とする。
請求項１記載の強誘電体材料において、特にアクセプタ
ーまたはドナーとなり得る元素として添加された元素
が、イオン注入法によって添加されたものであり、かつ
該添加量が、１元素あたり１０-2重量％以下であること
を特徴とする。
【００１１】また、請求項５に記載のＭＦＳＦＥＴは、
導電層（Ｍ）、ゲートとして強誘電体薄膜（Ｆ）および
半導体層（Ｓ）を備えたＭＦＳＦＥＴにおいて、強誘電
体薄膜（Ｆ）が請求項１、２、３または４記載の強誘電
体材料で構成されたことを特徴とする。
導電層（Ｍ）、ゲートとして強誘電体薄膜（Ｆ）および
半導体層（Ｓ）を備えたＭＦＳＦＥＴにおいて、強誘電
体薄膜（Ｆ）が請求項１、２、３または４記載の強誘電
体材料で構成されたことを特徴とする。
【００１２】
【作用】本発明で使用する強誘電体酸化物Ｂｉ3 ＰｂＴ
ｉ2 ＮｂＯ12（ＢＰＴＮＯ）はその母体となるＢｉ4 Ｔ
ｉ3 Ｏ12化合物について、化合物中のイオンの組（Ｂｉ
3+Ｔｉ4+）を２価と５価の金属イオンの組（Ｐｂ2+Ｎｂ
5+）で置き換えたもので、安定な相と強誘電性を呈する
ことが、例えばＥ．Ｃ．Ｓｕｂｂａｒａｏ，Ｐｈｙｓ．
Ｒｅｖ．１２２，８０４（１９６１）等に述べられてい
る。また、ＢＰＴＮＯ薄膜は、その作製条件の差異によ
って、ｐ型あるいはｎ型の性質を有することが知られて
いる。
ｉ2 ＮｂＯ12（ＢＰＴＮＯ）はその母体となるＢｉ4 Ｔ
ｉ3 Ｏ12化合物について、化合物中のイオンの組（Ｂｉ
3+Ｔｉ4+）を２価と５価の金属イオンの組（Ｐｂ2+Ｎｂ
5+）で置き換えたもので、安定な相と強誘電性を呈する
ことが、例えばＥ．Ｃ．Ｓｕｂｂａｒａｏ，Ｐｈｙｓ．
Ｒｅｖ．１２２，８０４（１９６１）等に述べられてい
る。また、ＢＰＴＮＯ薄膜は、その作製条件の差異によ
って、ｐ型あるいはｎ型の性質を有することが知られて
いる。
【００１３】ｐ型ＢＰＴＮＯ薄膜に、ドナーとなり得る
元素を添加するとキャリヤーの補償が起り、リーク電流
が減少する。さらには、電荷補償のためにイオンの位置
に空孔が生じて分極ベクトルＥR が動きやすくなり、そ
の結果抗電場ＥC が減少する効果が生じると考えられ
る。一方、ｎ型ＢＰＴＮＯ薄膜に、アクセプタとなり得
る元素を添加すると、該添加元素イオンが双極子を形成
し、さらには分極壁のピニングを行なう結果、経時変化
を低減する効果が生じる。さらに、上記の如くドナーと
なり得る元素またはアクセプタとなり得る元素を添加す
ると、リーク電流及び抗電場ＥC の減少という効果のみ
ならず、分極反転速度等強誘電体の他のパラメーターに
ついても影響する。すなわち、上記ＢＰＴＮＯの特性に
鑑み、ＢＰＴＮＯ中の金属イオンに対してドナーまたは
アクセプターの作用をする適切な元素を適切な量だけ添
加することによって、強誘電性メモリーとしてのＢＰＴ
ＮＯ薄膜の特性を向上させることが可能となる。
元素を添加するとキャリヤーの補償が起り、リーク電流
が減少する。さらには、電荷補償のためにイオンの位置
に空孔が生じて分極ベクトルＥR が動きやすくなり、そ
の結果抗電場ＥC が減少する効果が生じると考えられ
る。一方、ｎ型ＢＰＴＮＯ薄膜に、アクセプタとなり得
る元素を添加すると、該添加元素イオンが双極子を形成
し、さらには分極壁のピニングを行なう結果、経時変化
を低減する効果が生じる。さらに、上記の如くドナーと
なり得る元素またはアクセプタとなり得る元素を添加す
ると、リーク電流及び抗電場ＥC の減少という効果のみ
ならず、分極反転速度等強誘電体の他のパラメーターに
ついても影響する。すなわち、上記ＢＰＴＮＯの特性に
鑑み、ＢＰＴＮＯ中の金属イオンに対してドナーまたは
アクセプターの作用をする適切な元素を適切な量だけ添
加することによって、強誘電性メモリーとしてのＢＰＴ
ＮＯ薄膜の特性を向上させることが可能となる。
【００１４】このようなドナーまたはアクセプターの作
用の出来る元素は、擬ペロブスカイト構造を有するＢＰ
ＴＮＯのＡ−ｓｉｄｅのＴｉ、Ｎｂが各々３価と５価で
あることから、本発明では表１記載の価数を有するもの
が添加元素として適当であると考案した。
用の出来る元素は、擬ペロブスカイト構造を有するＢＰ
ＴＮＯのＡ−ｓｉｄｅのＴｉ、Ｎｂが各々３価と５価で
あることから、本発明では表１記載の価数を有するもの
が添加元素として適当であると考案した。
【００１５】すなわち、ｐ型ＢＰＴＮＯに対して、本発
明において考案したドナーになり得る価数の添加元素と
は、具体的にはＶ、Ｔａ（Ｖ族、ただしＮｂは除く）お
よびＣｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔｅ（ＩＶ族）よりなる群
から選ばれた少なくとも一種のものである。
明において考案したドナーになり得る価数の添加元素と
は、具体的にはＶ、Ｔａ（Ｖ族、ただしＮｂは除く）お
よびＣｒ、Ｍｏ、Ｗ、Ｓｅ、Ｔｅ（ＩＶ族）よりなる群
から選ばれた少なくとも一種のものである。
【００１６】また、ｎ型ＢＰＴＮＯに対して、本発明に
おいて考案したアクセプターになり得る価数の添加元素
とは、具体的には、Ｃｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒ
ｂ、Ｃｓ（Ｉ族）、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃ
ｄ、Ｈｇ（ＩＩ族）、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓ
ｃ、Ｙ、ＬａとＬａ族元素（ＩＩＩ族）およびＦｅ、Ｃ
ｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ（ＶＩＩＩ族）より
なる群から選ばれた少なくとも一種のものである。
おいて考案したアクセプターになり得る価数の添加元素
とは、具体的には、Ｃｕ、Ａｇ、Ａｕ、Ｎａ、Ｋ、Ｒ
ｂ、Ｃｓ（Ｉ族）、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃ
ｄ、Ｈｇ（ＩＩ族）、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓ
ｃ、Ｙ、ＬａとＬａ族元素（ＩＩＩ族）およびＦｅ、Ｃ
ｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ（ＶＩＩＩ族）より
なる群から選ばれた少なくとも一種のものである。
【００１７】前記のような価数を有する添加元素のＢＰ
ＴＮＯ薄膜への添加は、原子状またはイオン状で行うこ
とが出来る。例えば、スパッタリング法においてはスパ
ッタリングターゲット中に該添加元素の酸化物を混在さ
せて、さらにスパッタリングによってＢＰＴＮＯ薄膜を
製膜すればよい。あるいは、適当なＢＰＴＮＯ薄膜の製
膜方法、例えばｒｆスパッタリング法によってＢＰＴＮ
Ｏ薄膜を予め形成し、さらに該ＢＰＴＮＯ薄膜に所望す
る添加元素をイオン注入することによっても行うことが
出来る。
ＴＮＯ薄膜への添加は、原子状またはイオン状で行うこ
とが出来る。例えば、スパッタリング法においてはスパ
ッタリングターゲット中に該添加元素の酸化物を混在さ
せて、さらにスパッタリングによってＢＰＴＮＯ薄膜を
製膜すればよい。あるいは、適当なＢＰＴＮＯ薄膜の製
膜方法、例えばｒｆスパッタリング法によってＢＰＴＮ
Ｏ薄膜を予め形成し、さらに該ＢＰＴＮＯ薄膜に所望す
る添加元素をイオン注入することによっても行うことが
出来る。
【００１８】なお、本発明においては添加元素の添加量
として、主成分の量論組成から大きく変化させないとい
う理由から、添加する元素の一元素あたり３重量％以下
と考案した。またイオン注入の場合には局所的な効果を
高めることが出来るので１０-2重量％以下と考案した。
として、主成分の量論組成から大きく変化させないとい
う理由から、添加する元素の一元素あたり３重量％以下
と考案した。またイオン注入の場合には局所的な効果を
高めることが出来るので１０-2重量％以下と考案した。
【００１９】
【実施例】次に本発明の具体的な実施例を従来例と比較
しつつ説明する。はじめに、本発明に先立ち添加元素無
しのＢＰＴＮＯ膜を用いたＭＦＳＦＥＴの製造方法を示
す。まず、ｐ型、抵抗値１００ｃｍ-1のＳｉ（１００）
の基板上にＢＰＴＮＯ膜をｒｆスパッタリング法により
膜厚０．０４から１．０μｍで製膜する。なお、ＢＰＴ
ＮＯ膜の製膜はｄｃスパッタリング法、多元蒸着法、レ
ーザアブレーション法、ゾルゲル法、ＭＯＣＶＤ法など
によっても行なうことが出来る。
しつつ説明する。はじめに、本発明に先立ち添加元素無
しのＢＰＴＮＯ膜を用いたＭＦＳＦＥＴの製造方法を示
す。まず、ｐ型、抵抗値１００ｃｍ-1のＳｉ（１００）
の基板上にＢＰＴＮＯ膜をｒｆスパッタリング法により
膜厚０．０４から１．０μｍで製膜する。なお、ＢＰＴ
ＮＯ膜の製膜はｄｃスパッタリング法、多元蒸着法、レ
ーザアブレーション法、ゾルゲル法、ＭＯＣＶＤ法など
によっても行なうことが出来る。
【００２０】ＢＰＴＮＯ製膜の後、ゲート電極膜を堆積
させ、フォトリソエッチングにより電極パターンを形成
した。この際、エッチングは異方性を考慮して、反応性
イオンエッチング法で行った。次に３×１０13個ｃｍ2
程度の砒素（Ａｓ）を加速電圧１６０ｅＶで注入し、ラ
ンプアニールによる活性化を行いソースおよびドレイン
を形成した。引き続き、メタライゼーション行程および
パッシベーション膜形成工程を行い、さらにＡｌ−２％
Ｓｉによるスパッタ法でアルミ配線を行い図１に示すＭ
ＦＳＦＥＴ（以下、ＦＥＴ（１）という）を作製した。
なお、図１において、１は強誘電体薄膜、２は金属電
極、３はゲート、４はソース、５はドレイン、６はパッ
シベーション膜である。
させ、フォトリソエッチングにより電極パターンを形成
した。この際、エッチングは異方性を考慮して、反応性
イオンエッチング法で行った。次に３×１０13個ｃｍ2
程度の砒素（Ａｓ）を加速電圧１６０ｅＶで注入し、ラ
ンプアニールによる活性化を行いソースおよびドレイン
を形成した。引き続き、メタライゼーション行程および
パッシベーション膜形成工程を行い、さらにＡｌ−２％
Ｓｉによるスパッタ法でアルミ配線を行い図１に示すＭ
ＦＳＦＥＴ（以下、ＦＥＴ（１）という）を作製した。
なお、図１において、１は強誘電体薄膜、２は金属電
極、３はゲート、４はソース、５はドレイン、６はパッ
シベーション膜である。
【００２１】次に、本発明による添加元素入りＢＰＴＮ
Ｏ膜を用いたＭＦＳＦＥＴの製造方法の一実施例につい
て説明する。化学量論組成を有するＢＰＴＮＯとスパッ
タリングターゲットに微量のＹ酸化物（Ｙ2 Ｏ3 ）を混
在させることによって２質量％Ｙ含有のＢＰＴＮＯ膜を
作製する。上記Ｙ元素をＢＰＴＮＯ膜に添加する工程以
外は、上記ＦＥＴ（１）と同様にして、ＭＦＳＦＥＴ
（以下ＦＥＴ（２）という）を作製した。なお、構造的
には前記図１と同じである。
Ｏ膜を用いたＭＦＳＦＥＴの製造方法の一実施例につい
て説明する。化学量論組成を有するＢＰＴＮＯとスパッ
タリングターゲットに微量のＹ酸化物（Ｙ2 Ｏ3 ）を混
在させることによって２質量％Ｙ含有のＢＰＴＮＯ膜を
作製する。上記Ｙ元素をＢＰＴＮＯ膜に添加する工程以
外は、上記ＦＥＴ（１）と同様にして、ＭＦＳＦＥＴ
（以下ＦＥＴ（２）という）を作製した。なお、構造的
には前記図１と同じである。
【００２２】上記ＦＥＴ（１）およびＦＥＴ（２）につ
いて、分極反転の繰り返し試験とリーク電流の測定を行
った。ＦＥＴ（１）は繰り返し回数８×１０8 回より残
留分極の値が減少し始め、５×１０10回では分極値の減
少とヒステリシス曲線の平坦化が起こり、それに伴って
ＦＥＴとしてのスイッチング動作を示さなくなった。ま
たこれに対応してリーク電流値は当初の２×１０-8Ａｍ
ｐ／ｃｍ2 から３×１０-6Ａｍｐ／ｃｍ2 に増大した。
他方ＦＥＴ（２）については、繰り返し回数２×１０10
回程度より残留分極の減少が始まったが、１×１０13回
でもスイッチング動作を確認することできた。また対応
するリーク電流は当初は１×１０-8Ａｍｐ／ｃｍ2 と改
善され１×１０13回において３×１０-7Ａｍｐ／ｃｍ2
であった。
いて、分極反転の繰り返し試験とリーク電流の測定を行
った。ＦＥＴ（１）は繰り返し回数８×１０8 回より残
留分極の値が減少し始め、５×１０10回では分極値の減
少とヒステリシス曲線の平坦化が起こり、それに伴って
ＦＥＴとしてのスイッチング動作を示さなくなった。ま
たこれに対応してリーク電流値は当初の２×１０-8Ａｍ
ｐ／ｃｍ2 から３×１０-6Ａｍｐ／ｃｍ2 に増大した。
他方ＦＥＴ（２）については、繰り返し回数２×１０10
回程度より残留分極の減少が始まったが、１×１０13回
でもスイッチング動作を確認することできた。また対応
するリーク電流は当初は１×１０-8Ａｍｐ／ｃｍ2 と改
善され１×１０13回において３×１０-7Ａｍｐ／ｃｍ2
であった。
【００２３】すなわち、本実施例によれば従来例と比較
して、残留分極およびスイッチング動作における繰り返
し安定性の向上、ならびにリーク電流の減少したＭＦＳ
ＦＥＴを提供できた。
して、残留分極およびスイッチング動作における繰り返
し安定性の向上、ならびにリーク電流の減少したＭＦＳ
ＦＥＴを提供できた。
【００２４】また、本発明による添加元素入りＢＰＴＮ
Ｏ膜を用いたＭＦＳＦＥＴの製造方法の他の実施例につ
いて説明する。ＦＥＴ（１）を製作する行程において、
ｒｆスパッタリングによるＢＰＴＮＯ製膜の後、この膜
の部分に対して、Ｙイオンの添加を目的として、イオン
注入を行った。このときの加速電圧は２５０ｋＶで３×
１０-3質量のイオンの量とし、注入後ランプアニールを
行った。引き続きＦＥＴ（１）と同じプロセスによりＭ
ＦＳＦＥＴ（以下ＦＥＴ（３）という）を作製した。構
造としては、前記図１と同じである。
Ｏ膜を用いたＭＦＳＦＥＴの製造方法の他の実施例につ
いて説明する。ＦＥＴ（１）を製作する行程において、
ｒｆスパッタリングによるＢＰＴＮＯ製膜の後、この膜
の部分に対して、Ｙイオンの添加を目的として、イオン
注入を行った。このときの加速電圧は２５０ｋＶで３×
１０-3質量のイオンの量とし、注入後ランプアニールを
行った。引き続きＦＥＴ（１）と同じプロセスによりＭ
ＦＳＦＥＴ（以下ＦＥＴ（３）という）を作製した。構
造としては、前記図１と同じである。
【００２５】ＦＥＴ（３）について耐久試験の結果で
は、繰り返し回数が８×１０9 回より残留分極値の減少
が始まり１×１０12回程度でスイッチング動作を示さな
くなった。リーク電流値については当初の値３×１０-7
Ａｍｐ／ｃｍ2 を１×１０12回の反転後を維持している
ことが認められた。
は、繰り返し回数が８×１０9 回より残留分極値の減少
が始まり１×１０12回程度でスイッチング動作を示さな
くなった。リーク電流値については当初の値３×１０-7
Ａｍｐ／ｃｍ2 を１×１０12回の反転後を維持している
ことが認められた。
【００２６】すなわち、本実施例においても、従来例と
比較して、残留分極およびスイッチング動作における繰
り返し安定性の向上、ならびにリーク電流に関しても安
定性を有するＭＦＳＦＥＴを提供できた。
比較して、残留分極およびスイッチング動作における繰
り返し安定性の向上、ならびにリーク電流に関しても安
定性を有するＭＦＳＦＥＴを提供できた。
【００２６】
【発明の効果】上記の説明で明らかなように、本発明に
よれば、不安定性の低減した、デバイスとしての電気的
動作の安定性に優れた強誘電体材料および該強誘電体材
料を使用したＭＦＳＦＥＴが提供される。
よれば、不安定性の低減した、デバイスとしての電気的
動作の安定性に優れた強誘電体材料および該強誘電体材
料を使用したＭＦＳＦＥＴが提供される。
【図１】ＭＦＳＦＥＴの模式図である。
【図２】反転疲労前における強誘電体ＢＴＯのＰ−Ｅ曲
線である。
線である。
【図３】反転疲労後における強誘電体ＢＴＯのＰ−Ｅ曲
線である。
線である。
１ 強誘電体薄膜 ２ 金属電極 ３ ゲート ４ ソース ５ ドレイン ６ パッシベーション膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 27/108 27/10 ４５１ 7210−4Ｍ
Claims (5)
- 【請求項１】 ビスマス・鉛・チタン・ネオビウム酸化
物（以下ＢＰＴＮＯという）強誘電体材料に対して、該
ＢＰＴＮＯがｎ型の場合にはアクセプターとなり得る元
素を添加し、また該ＢＰＴＮＯがｐ型の場合にはドナー
となり得る元素を添加するとともに、該元素の添加量は
１元素あたり３重量％以下であることを特徴とする強誘
電体材料。 - 【請求項２】 請求項１記載の強誘電体材料において、
特にｐ型ＢＰＴＮＯの場合の添加元素がＶ、Ｔａ、Ｃ
ｒ、Ｍｏ、Ｗ、ＳｅおよびＴｅよりなる群から選ばれた
少なくとも一種のものであることを特徴とする強誘電体
材料。 - 【請求項３】 請求項１記載の強誘電体材料において、
特にｎ型ＢＰＴＮＯの場合の添加元素がＣｕ、Ａｇ、Ａ
ｕ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、
Ｚｎ、Ｃｄ、Ｈｇ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｆ
ｅ、Ｃｏ、Ｎｉ、Ｒｈ、Ｐｄ、Ｐｔ、Ｏｓ、Ｉｒ、Ｓ
ｃ、Ｙ、ＬａおよびＬａ族元素よりなる群から選ばれた
少なくとも一種のものであることを特徴とする強誘電体
材料。 - 【請求項４】 請求項１記載の強誘電体材料において、
特にアクセプターまたはドナーとなり得る元素として添
加された元素が、イオン注入法によって添加されたもの
であり、かつ該添加量が、１元素あたり１０-2重量％以
下であることを特徴とする強誘電体材料。 - 【請求項５】 導電層（Ｍ）、ゲートとして強誘電体薄
膜（Ｆ）および半導体層（Ｓ）を備えた電界効果型トラ
ンジスタ（以下ＭＦＳＦＥＴという）において、強誘電
体薄膜（Ｆ）が請求項１、２、３または４記載の強誘電
体材料で構成されたことを特徴とするＭＦＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348290A JPH07193149A (ja) | 1993-12-25 | 1993-12-25 | 強誘電体材料およびそれを用いたｍｆｓｆｅｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348290A JPH07193149A (ja) | 1993-12-25 | 1993-12-25 | 強誘電体材料およびそれを用いたｍｆｓｆｅｔ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193149A true JPH07193149A (ja) | 1995-07-28 |
Family
ID=18396046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348290A Pending JPH07193149A (ja) | 1993-12-25 | 1993-12-25 | 強誘電体材料およびそれを用いたｍｆｓｆｅｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193149A (ja) |
-
1993
- 1993-12-25 JP JP5348290A patent/JPH07193149A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106463513B (zh) | 铁电存储器单元及形成半导体结构的方法 | |
| US7098496B2 (en) | Ferroelectric transistor gate stack with resistance-modified conductive oxide | |
| US20020089023A1 (en) | Low leakage current metal oxide-nitrides and method of fabricating same | |
| US11335783B2 (en) | Method of making semiconductor ferroelectric memory element, and semiconductor ferroelectric memory transistor | |
| US20060038214A1 (en) | Low voltage drive ferroelectric capacitor | |
| JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
| WO2002019389A2 (en) | Epitaxial template and barrier for the integration of functional thin film heterostructures on silicon | |
| JPH11502673A (ja) | 積層超格子材料およびそれを含む電子デバイスの低温製造方法 | |
| JP2001511600A (ja) | 層状超格子材料を製造し、かつ酸素に曝さずに層状超格子材料を含む電子装置を作製するための工程 | |
| JP2003532275A (ja) | プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復 | |
| TW202008590A (zh) | 半導體元件 | |
| JP2008524866A (ja) | 超常誘電性ゲート絶縁体を有する半導体デバイス | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| US7012292B1 (en) | Oxidative top electrode deposition process, and microelectronic device structure | |
| Kim et al. | Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes | |
| Noda et al. | A Study on a Metal-Ferroelectric-Oxide-Semiconductor Structure with Thin Silicon Oxide Film Using SrBi2Ta2O9 Ferroelectric Films Prepared by Pulsed Laser Deposition | |
| JPH07193149A (ja) | 強誘電体材料およびそれを用いたｍｆｓｆｅｔ | |
| US20240172451A1 (en) | Capacitive memory structure, memory cell, electronic device, and methods thereof | |
| JPH0758222A (ja) | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ | |
| JPH06350100A (ja) | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ | |
| JP2003060170A (ja) | 酸化物半導体を用いた強誘電体メモリ素子 | |
| US20050047252A1 (en) | Rare earth metal oxide memory element based on charge storage and method for manufacturing same | |
| JPH0794608A (ja) | 強誘電体材料および該材料をゲートとして用いた電界効果型トランジスタ | |
| US7307304B2 (en) | Ferroelectric materials and ferroelectric memory device made therefrom | |
| US11610903B2 (en) | Capacitive memory structure, functional layer, electronic device, and methods thereof |