JPH07184369A - Power supply holding circuit - Google Patents

Power supply holding circuit

Info

Publication number
JPH07184369A
JPH07184369A JP5328644A JP32864493A JPH07184369A JP H07184369 A JPH07184369 A JP H07184369A JP 5328644 A JP5328644 A JP 5328644A JP 32864493 A JP32864493 A JP 32864493A JP H07184369 A JPH07184369 A JP H07184369A
Authority
JP
Japan
Prior art keywords
transistor
switching means
battery
power supply
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5328644A
Other languages
Japanese (ja)
Other versions
JP3291877B2 (en
Inventor
Yoichi Fujita
洋一 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP32864493A priority Critical patent/JP3291877B2/en
Publication of JPH07184369A publication Critical patent/JPH07184369A/en
Application granted granted Critical
Publication of JP3291877B2 publication Critical patent/JP3291877B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Thyristor Switches And Gates (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To provide a power supply holding circuit which can quickly cancel the self holding function without allowing that the charges charged in a charge accumulating means for stabilizing the power supply are supplied, at the time of cancelling the self holding function, to a switching means for cancelling the self holding function. CONSTITUTION:A transistor T3 (P type) is connected in parallel with a transistor T2 in the side of a battery 1 between the connecting points. The transistor T3 is provided with its emitter and base connected through a resistor 24, the emitter is connected to the emitter of transistor T2, while the base is connected to the collector of transistor T1 through a resistor 25 and a diode 26. Moreover, the collector of transistor T3 is connected to the resistors 23, 19.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は電圧を自己保持する電源
保持回路に関し、詳しくは、電源遮断時において、確実
に自己保持機能を解除することができる電源保持回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply holding circuit that self-holds a voltage, and more particularly to a power supply holding circuit that can surely cancel the self-holding function when the power is cut off.

【0002】[0002]

【従来の技術】従来、図3に示すような、自己保持機能
を有する電源保持回路が公知である。図3において、ス
イッチ2がオフであるときには、トランジタT1(N
形)は、ベースに電源が供給されていないのでオフであ
る。エミッタとベースが接続されたトランジスタT2
(P形)は、そのエミッタにダイオード4を介して電源
が供給されるが、トランジスタT2のベースに接続され
たトランジタT1はオフのため、トランジスタT2のエ
ミッタ−ベース間にはさほど電位差が生じず、その結果
オフとなっている。
2. Description of the Related Art Conventionally, a power supply holding circuit having a self-holding function as shown in FIG. 3 has been known. In FIG. 3, when the switch 2 is off, the transistor T1 (N
Shape) is off because the base is not powered. Transistor T2 whose emitter and base are connected
In the (P-type), power is supplied to its emitter through the diode 4, but since the transistor T1 connected to the base of the transistor T2 is off, there is not much potential difference between the emitter and the base of the transistor T2. As a result, it is off.

【0003】そして、スイッチ2がオンとなると、バッ
テリ1からトランジタT1のベースに電源が供給されて
トランジタT1はオンとなる。すると、トランジタT2
のエミッタ−ベース間の電位差(抵抗15の電圧降下
分)が大きくなり、トランジタT2もオンとなる。トラ
ンジタT2がオンとなると、バッテリ1から定電圧回路
7へ電源が供給されるとともに、電源平滑用のコンデン
サC1に電荷が充電される。
When the switch 2 is turned on, power is supplied from the battery 1 to the base of the transistor T1 and the transistor T1 is turned on. Then Transiter T2
The potential difference between the emitter and the base of the transistor (the voltage drop of the resistor 15) increases, and the transistor T2 also turns on. When the transistor T2 is turned on, power is supplied from the battery 1 to the constant voltage circuit 7, and the capacitor C1 for smoothing the power is charged.

【0004】ここで、一旦、トランジタT2がオンする
と、バッテリ1からトランジスタT1のベースには、ダ
イオード4→トランジスタT2→抵抗23→ダイオード
10を介した電流経路が形成されるため、トランジスタ
T1はオン状態を保持する。従って、スイッチ2がオフ
となっても、トランジスタT1,T2はオン状態を保持
し続け、バッテリ1から定電圧回路7への電源供給が自
己保持される。
Here, once the transistor T2 is turned on, a current path is formed from the battery 1 to the base of the transistor T1 through the diode 4 → transistor T2 → resistor 23 → diode 10, so that the transistor T1 is turned on. Hold the state. Therefore, even if the switch 2 is turned off, the transistors T1 and T2 continue to maintain the on state, and the power supply from the battery 1 to the constant voltage circuit 7 is self-maintained.

【0005】このような状態において、自己保持機能を
解除するためには、CPU13から抵抗22を介してト
ランジスタT4(N形)のベースにハイレベルの信号を
出力することによって、トランジスタT4をオンさせ
る。すると、バンドパス用のコンデンサC2の一端に接
続された抵抗19,20の分圧点eの電位が一気に降下
するので、コンデンサC2の他端の電位も同じだけ一気
に降下する。これにより、トランジスタT1のベース電
源がなくなるのでトランジスタT1をオフにし、自己保
持機能を解除するようにしている。
In such a state, in order to cancel the self-holding function, the transistor T4 is turned on by outputting a high level signal from the CPU 13 to the base of the transistor T4 (N type) via the resistor 22. . Then, the potential at the voltage dividing point e of the resistors 19 and 20 connected to one end of the bandpass capacitor C2 drops at once, so the potential at the other end of the capacitor C2 also drops at the same amount. As a result, the base power supply of the transistor T1 is lost, so that the transistor T1 is turned off and the self-holding function is released.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の装置では、自己保持機能を解除する際に、トランジ
スタT4をオンとして、一旦トランジスタT1のベース
電位を低下させても、コンデンサC1に充電された電荷
が、即座に抵抗23を介してコンデンサC2に充電され
るため、トランジスタT1のスイッチング時間よりも速
くトランジスタT1のベース電位が上昇してしまうこと
があった。従って、このような場合には、トランジスタ
T1はオフせず自己保持機能を解除することができない
という問題があった。また、従来では、コンデンサC1
に充電された電荷を影響を抑えて確実にトランジスタT
1をオフさせるためには、コンデンサC1の容量を小さ
くせざるを得なかった。
However, in the above-mentioned conventional device, when the self-holding function is released, the capacitor C1 is charged even if the transistor T4 is turned on and the base potential of the transistor T1 is once lowered. Since the capacitor C2 is immediately charged with the electric charge via the resistor 23, the base potential of the transistor T1 may rise faster than the switching time of the transistor T1. Therefore, in such a case, there is a problem that the transistor T1 is not turned off and the self-holding function cannot be released. Further, in the past, the capacitor C1
Suppresses the influence of the electric charge charged in the
In order to turn off 1, the capacity of the capacitor C1 had to be reduced.

【0007】そこで本発明は上記問題に鑑みてなされた
ものであって、自己保持機能解除時に電源安定用の電荷
蓄積手段に充電された電荷が自己保持機能解除のための
スイッチング手段に供給されることなく、速やかに自己
保持機能解除することができる電源保持回路を提供する
ことを目的とする。
Therefore, the present invention has been made in view of the above problem, and when the self-holding function is released, the charge stored in the charge storage means for stabilizing the power supply is supplied to the switching means for releasing the self-holding function. It is an object of the present invention to provide a power supply holding circuit that can quickly release the self-holding function without the need.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に本発明は、バッテリから電源を供給される負荷回路
と、一旦バッテリと接続されると、動作を開始する第1
スイッチング手段と、前記バッテリと前記負荷回路との
間に設けられ、前記第1スイッチング手段の動作中のみ
前記バッテリから前記負荷回路への電源供給経路を連通
する第2スイッチング手段と、前記負荷回路と並列に前
記第2スイッチング手段に接続され、前記負荷回路へ供
給される電源を平滑する容量蓄積手段と、前記第1スイ
ッチング手段の動作電圧を変化させることで、前記第1
スイッチング手段の動作を停止する第4スイッチング手
段と、を備え、第1スイッチング手段の動作開始によっ
て前記バッテリから前記負荷回路への電源供給を自己保
持し、前記第4スイッチング手段の動作によって前記自
己保持を解除する電源保持回路において、その一端が前
記バッテリと前記第2スイッチング手段との間に接続さ
れ、前記第1スイッチング手段の動作中のみ前記バッテ
リから前記第1スイッチング手段への電源供給経路を連
通する第3スイッチング手段と、を備えることを特徴と
する電源保持回路をその要旨とする。
In order to achieve the above object, the present invention provides a load circuit that is supplied with power from a battery and a first operation that starts once the load circuit is connected to the battery.
A switching circuit; a second switching circuit provided between the battery and the load circuit, the second switching circuit communicating the power supply path from the battery to the load circuit only during the operation of the first switching circuit; By changing the operating voltage of the first switching means and the capacity storage means connected in parallel to the second switching means and smoothing the power supplied to the load circuit,
Fourth switching means for stopping the operation of the switching means, self-holding the power supply from the battery to the load circuit by starting the operation of the first switching means, and the self-holding by the operation of the fourth switching means. In the power supply holding circuit for releasing the above, one end thereof is connected between the battery and the second switching means, and the power supply path from the battery to the first switching means is communicated only during the operation of the first switching means. The power supply holding circuit is characterized by including a third switching means.

【0009】[0009]

【作用】上記構成により本発明では、第1スイッチング
手段が動作すると、第2スイッチング手段が動作して、
第2スイッチング手段を介してバッテリから負荷回路へ
電源が供給されるとともに、容量蓄積手段に電荷が充電
される。また、第3スイッチング手段が動作して、第3
スイッチング手段を介してバッテリから第1スイッチン
グ手段に電源が供給される。これにより、自己保持が開
始される。
With the above structure, in the present invention, when the first switching means operates, the second switching means operates,
Power is supplied from the battery to the load circuit via the second switching means, and the capacitance storage means is charged with electric charges. In addition, the third switching means operates and the third
Power is supplied from the battery to the first switching means via the switching means. As a result, self-holding is started.

【0010】ここで、第4スイッチング手段が動作する
と、第1スイッチング手段の動作電圧が変化して第1ス
イッチング手段が停止し、これに伴い第2スイッチング
手段が停止してバッテリから負荷回路への電源供給経路
が遮断されて自己保持機能が解除される。この時、容量
蓄積手段と第3スイッチング手段との間の経路は第2ス
イッチング手段によって遮断されることになるため、容
量蓄積手段に充電された電荷が第3スイッチング手段を
介して第1スイッチング手段に供給されることはなくな
る。
Here, when the fourth switching means operates, the operating voltage of the first switching means changes to stop the first switching means, and accordingly, the second switching means also stops to transfer the battery to the load circuit. The power supply path is cut off and the self-holding function is released. At this time, since the path between the capacitance storage means and the third switching means is cut off by the second switching means, the electric charge charged in the capacitance storage means is passed through the third switching means to the first switching means. Will no longer be supplied to.

【0011】[0011]

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図1は本実施例の全体構成を示す電気回路図
であり、破線より右側がプリント基板上に形成されるよ
うになっている。また図3との共通部分については同じ
符号を付してある。図1に示すように、本実施例の特徴
は、接続点fと接続点gとの間にトランジスタT3(P
形)を、トランジスタT2と並列に、かつバッテリ1側
に接続しているところにある。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is an electric circuit diagram showing the overall structure of this embodiment, in which the right side of the broken line is formed on a printed circuit board. The same parts as those in FIG. 3 are designated by the same reference numerals. As shown in FIG. 1, the feature of this embodiment is that the transistor T3 (P3) is provided between the connection point f and the connection point g.
Shape) is connected in parallel with the transistor T2 and to the battery 1 side.

【0012】トランジスタT3は、そのエミッタとベー
スが抵抗24を介して接続されており、該エミッタはト
ランジスタT2のエミッタに接続され、ベースは抵抗2
5,ダイオード26を介してトランジスタT1のコレク
タに接続されている。また、トランジスタT3のコレク
タは抵抗23,19に接続されている。次に上記のごと
く構成された本実施例の作動を図2のタイムチャート
(a)〜(d)を用いて説明する。
The transistor T3 has its emitter and base connected via a resistor 24, the emitter connected to the emitter of the transistor T2, and the base connected to the resistor 2;
5, it is connected to the collector of the transistor T1 via the diode 26. The collector of the transistor T3 is connected to the resistors 23 and 19. Next, the operation of the present embodiment configured as described above will be described using the time charts (a) to (d) of FIG.

【0013】まず、時間t1において、スイッチ2がオ
ンとなると、バッテリ1からダイオード8,抵抗14を
介してトランジタT1のベースに電源が供給されてベー
ス電位cが上昇し、トランジタT1はオンとなる。する
と、トランジタT2のエミッタ−ベース間の電位差(抵
抗15の電圧降下分)が大きくなってトランジタT2は
オンとなる。トランジタT2がオンとなると、バッテリ
1から定電圧回路7に電源が供給されるとともに、電源
平滑用のコンデンサC1に電荷が充電される。さらに、
トランジタT3のエミッタ−ベース間の電位差(抵抗2
4の電圧降下分)が大きくなりトランジタT3もオンと
なる。トランジタT2がオンとなると、バッテリ1から
トランジスタT1のベースには、ダイオード4→トラン
ジスタT3→抵抗23→ダイオード10を介した電流経
路が形成される。
First, at time t1, when the switch 2 is turned on, power is supplied from the battery 1 to the base of the transistor T1 via the diode 8 and the resistor 14, the base potential c rises, and the transistor T1 is turned on. . Then, the potential difference between the emitter and the base of the transistor T2 (the voltage drop of the resistor 15) increases, and the transistor T2 is turned on. When the transistor T2 is turned on, power is supplied from the battery 1 to the constant voltage circuit 7, and the capacitor C1 for smoothing the power is charged. further,
Transistor T3 emitter-base potential difference (resistor 2
4) becomes large and the transistor T3 is also turned on. When the transistor T2 is turned on, a current path is formed from the battery 1 to the base of the transistor T1 through the diode 4 → transistor T3 → resistor 23 → diode 10.

【0014】一旦スイッチ2がオンとなると、バッテリ
1からトランジスタT1のベースには電流経路が形成さ
れるため、トランジスタT1はオン状態を保持する。従
って、スイッチ2がオフとなっても、トランジスタT
1,T2,T3はオン状態を保持し続け、定電圧回路7
への電源供給が自己保持される。本実施例においては、
時間t2においてスイッチ2がオフとなると、CPU1
3がスイッチ2のオフを認知して自己保持機能を解除す
る。具体的には、CPU13から抵抗22を介してトラ
ンジスタT4(N形)のベースにハイレベルの信号を出
力することによって、トランジスタT4をオンさせる。
すると、バイパスコンデンサC2の一端に接続された抵
抗19,20の分圧点eの電位が降下するので、バイパ
スコンデンサC2の他端の電位cは、分圧点eの電位降
下分だけ降下する。すると、トランジスタT1のベース
電源がなくなりオフとなるので、トランジスタT2,T
3のエミッタ−ベース間の電位差が小さくなってトラン
ジスタT2,T3はオフする。トランジスタT2,T3
のオフにより、コンデンサC1に充電された電荷は、コ
ンデンサC2に放電されることはなくなるので、トラン
ジスタT1のベース電位cが即座に上昇することはな
い。従って、確実にトランジスタT1をオフさせて、自
己保持機能を解除することができる。
Once the switch 2 is turned on, a current path is formed from the battery 1 to the base of the transistor T1, so that the transistor T1 maintains the on state. Therefore, even if the switch 2 is turned off, the transistor T
1, T2, T3 keep the ON state, and the constant voltage circuit 7
The power supply to is self-maintained. In this embodiment,
When the switch 2 is turned off at time t2, the CPU 1
3 recognizes that the switch 2 is off and releases the self-holding function. Specifically, the transistor T4 is turned on by outputting a high level signal from the CPU 13 to the base of the transistor T4 (N type) via the resistor 22.
Then, the potential at the voltage dividing point e of the resistors 19 and 20 connected to one end of the bypass capacitor C2 drops, so the potential c at the other end of the bypass capacitor C2 drops by the potential drop at the voltage dividing point e. Then, the base power supply of the transistor T1 disappears and the transistor T1 is turned off.
The potential difference between the emitter and the base of No. 3 becomes small, and the transistors T2 and T3 are turned off. Transistors T2 and T3
Is turned off, the electric charge charged in the capacitor C1 is not discharged to the capacitor C2, so that the base potential c of the transistor T1 does not rise immediately. Therefore, the transistor T1 can be surely turned off to cancel the self-holding function.

【0015】すなわち、図3の従来回路では、図2
(c)の破線で示すように、時間t2にて、自己保持機
能を解除すべくトランジスタT4をオンにすると、コン
デンサC1に充電された電荷が即座にコンデンサC2に
放電されてしまうことから、ベース電位cがすぐさま上
昇していた。これに対し本実施例では、図2(c)の実
線で示すように、トランジスタT4オン時には、コンデ
ンサC1とコンデンサC2間がトランジスタT2によっ
て確実に遮断されるので、ベース電位cの上昇は穏やか
となり確実にトランジスタT1をオフさせることができ
るのである。
That is, in the conventional circuit of FIG.
As shown by the broken line in (c), when the transistor T4 is turned on to release the self-holding function at time t2, the electric charge charged in the capacitor C1 is immediately discharged to the capacitor C2. The potential c was rising immediately. On the other hand, in the present embodiment, as shown by the solid line in FIG. 2C, when the transistor T4 is on, the capacitor C1 and the capacitor C2 are reliably cut off by the transistor T2, so that the rise of the base potential c becomes gentle. The transistor T1 can be surely turned off.

【0016】また本実施例では、ベース電位cの上昇は
穏やかとなるため、コンデンサC1の容量を小さくする
必要もなくなり、電源平滑用として完全に安定した容量
に設定することができる。さらに、本実施例では、スイ
ッチ2のオフ時だけでなく、バッテリ1消滅時の不安定
状態時においても確実にに自己保持機能を解除すること
ができる。
Further, in this embodiment, since the rise of the base potential c becomes moderate, there is no need to reduce the capacity of the capacitor C1 and it is possible to set a completely stable capacity for smoothing the power supply. Furthermore, in the present embodiment, the self-holding function can be reliably released not only when the switch 2 is off, but also when the battery 1 is in an unstable state.

【0017】なお、本実施例においては、トランジスタ
T1が第1スイッチング手段に相当し、トランジスタT
2が第2スイッチング手段に相当し、トランジスタT3
が第3スイッチング手段に相当し、トランジスタT4が
第4スイッチング手段に相当し、定電圧回路7が負荷回
路に相当し、コンデンサC1が容量蓄積手段に相当して
いる。
In this embodiment, the transistor T1 corresponds to the first switching means, and the transistor T1
2 corresponds to the second switching means, and the transistor T3
Corresponds to the third switching means, the transistor T4 corresponds to the fourth switching means, the constant voltage circuit 7 corresponds to the load circuit, and the capacitor C1 corresponds to the capacitance storage means.

【0018】[0018]

【発明の効果】以上説明したように本発明によれば、第
4スイッチング手段動作時に容量蓄積手段から第3スイ
ッチング手段への経路が第2スイッチング手段によって
遮断されるので、第4スイッチング手段動作時に容量蓄
積手段に充電された電荷が第3スイッチング手段を介し
て第1スイッチング手段に供給されることはなく、速や
かに自己保持機能を解除することができるという優れた
効果がある。
As described above, according to the present invention, the path from the capacitance storage means to the third switching means is cut off by the second switching means during the operation of the fourth switching means, so that during the operation of the fourth switching means. There is an excellent effect that the electric charge charged in the capacitance storage means is not supplied to the first switching means via the third switching means, and the self-holding function can be quickly released.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成を示す電気回路図であ
る。
FIG. 1 is an electric circuit diagram showing a configuration of an embodiment of the present invention.

【図2】図1の作動を説明するためのタイムチャートで
あり、(a)はスイッチ2のオン,オフを示し、(b)
はトランジスタT1のオン,オフを示し、(c)はベー
ス電位cの変化を示し、(d)はトランジスタT4のオ
ン,オフを示している。
FIG. 2 is a time chart for explaining the operation of FIG. 1, in which (a) shows ON / OFF of the switch 2, and (b).
Shows the on / off of the transistor T1, (c) shows the change of the base potential c, and (d) shows the on / off of the transistor T4.

【図3】本発明の従来技術の構成を示す電気回路図であ
る。
FIG. 3 is an electric circuit diagram showing a configuration of a conventional technique of the present invention.

【符号の説明】[Explanation of symbols]

1 バッテリ 2 スイッチ 7 定電圧回路 T1,T2,T3,T4 トランジスタ C1 コンデンサ 1 Battery 2 Switch 7 Constant Voltage Circuit T1, T2, T3, T4 Transistor C1 Capacitor

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03K 17/60 17/73 9383−5J H03K 17/73 F Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical indication location H03K 17/60 17/73 9383-5J H03K 17/73 F

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 バッテリから電源を供給される負荷回路
と、 一旦バッテリと接続されると、動作を開始する第1スイ
ッチング手段と、 前記バッテリと前記負荷回路との間に設けられ、前記第
1スイッチング手段の動作中のみ前記バッテリから前記
負荷回路への電源供給経路を連通する第2スイッチング
手段と、 前記負荷回路と並列に前記第2スイッチング手段に接続
され、前記負荷回路へ供給される電源を平滑する容量蓄
積手段と、 前記第1スイッチング手段の動作電圧を変化させること
で、前記第1スイッチング手段の動作を停止する第4ス
イッチング手段と、 を備え、第1スイッチング手段の動作開始によって前記
バッテリから前記負荷回路への電源供給を自己保持し、
前記第4スイッチング手段の動作によって前記自己保持
を解除する電源保持回路において、 その一端が前記バッテリと前記第2スイッチング手段と
の間に接続され、前記第1スイッチング手段の動作中の
み前記バッテリから前記第1スイッチング手段への電源
供給経路を連通する第3スイッチング手段とを備え、 ることを特徴とする電源保持回路。
1. A load circuit that is supplied with power from a battery, a first switching means that starts operation once connected to the battery, and a load circuit that is provided between the battery and the load circuit. A second switching means that communicates a power supply path from the battery to the load circuit only during operation of the switching means, and a power supply that is connected to the second switching means in parallel with the load circuit and is supplied to the load circuit. And a fourth switching means for stopping the operation of the first switching means by changing the operating voltage of the first switching means, the battery storing the battery when the operation of the first switching means is started. Self-holding the power supply to the load circuit from
In a power supply holding circuit that releases the self-holding by the operation of the fourth switching means, one end thereof is connected between the battery and the second switching means, and the battery is connected to the battery only during the operation of the first switching means. A power supply holding circuit comprising: a third switching means that communicates a power supply path to the first switching means.
JP32864493A 1993-12-24 1993-12-24 Power holding circuit Expired - Fee Related JP3291877B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32864493A JP3291877B2 (en) 1993-12-24 1993-12-24 Power holding circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32864493A JP3291877B2 (en) 1993-12-24 1993-12-24 Power holding circuit

Publications (2)

Publication Number Publication Date
JPH07184369A true JPH07184369A (en) 1995-07-21
JP3291877B2 JP3291877B2 (en) 2002-06-17

Family

ID=18212575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32864493A Expired - Fee Related JP3291877B2 (en) 1993-12-24 1993-12-24 Power holding circuit

Country Status (1)

Country Link
JP (1) JP3291877B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018130002A (en) * 2017-02-10 2018-08-16 Necプラットフォームズ株式会社 Power supply system, circuit board and control method of power supply system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018130002A (en) * 2017-02-10 2018-08-16 Necプラットフォームズ株式会社 Power supply system, circuit board and control method of power supply system
US11394193B2 (en) 2017-02-10 2022-07-19 Nec Platforms, Ltd. Power supply system, power supply system control method, and circuit board

Also Published As

Publication number Publication date
JP3291877B2 (en) 2002-06-17

Similar Documents

Publication Publication Date Title
JPH07184369A (en) Power supply holding circuit
JP3215150B2 (en) Power switch circuit
JPH1118291A (en) Overvoltage protection device
JP2701266B2 (en) Electronics
JPH063454Y2 (en) Memory backup circuit
JPS5838435Y2 (en) Reset signal generation circuit
JPS6430430A (en) Power source circuit
JPH0139118Y2 (en)
JPH0122367Y2 (en)
JPS6338694Y2 (en)
JPS5844414Y2 (en) reset circuit
GB2025180A (en) Transistor electronic switching circuits
JPS5842971B2 (en) Proximity switch
JPS6020240Y2 (en) RAM chip enable signal generation circuit
JP2785333B2 (en) Self-holding relay circuit
JPS592329B2 (en) temperature detection device
JPS6395825A (en) Backup source circuit
JP2582357Y2 (en) Time constant stabilization circuit
JPH01157239A (en) Power supply backup device
JPH07118640B2 (en) Power-on reset circuit
JPH0124656Y2 (en)
JPS6023573B2 (en) delay timer circuit
JPS60241720A (en) Rush-current preventing circuit
JPH0379937B2 (en)
JPH02201618A (en) System resetting circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020226

LAPS Cancellation because of no payment of annual fees