JPH063454Y2 - Memory backup circuit - Google Patents

Memory backup circuit

Info

Publication number
JPH063454Y2
JPH063454Y2 JP1983100661U JP10066183U JPH063454Y2 JP H063454 Y2 JPH063454 Y2 JP H063454Y2 JP 1983100661 U JP1983100661 U JP 1983100661U JP 10066183 U JP10066183 U JP 10066183U JP H063454 Y2 JPH063454 Y2 JP H063454Y2
Authority
JP
Japan
Prior art keywords
power supply
voltage
signal
output
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1983100661U
Other languages
Japanese (ja)
Other versions
JPS6010333U (en
Inventor
正巳 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1983100661U priority Critical patent/JPH063454Y2/en
Publication of JPS6010333U publication Critical patent/JPS6010333U/en
Application granted granted Critical
Publication of JPH063454Y2 publication Critical patent/JPH063454Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Description

【考案の詳細な説明】 本考案は、マイクロプロセッサとメモリを備えて成る計
算機システムにおいて、電源の停電時にメモリにバック
アップ電源を供給して該メモリのデータを保持するよう
になされたメモリ用バックアップ回路に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a computer system including a microprocessor and a memory, and a memory backup circuit adapted to supply backup power to the memory and retain the data in the memory in the event of a power failure. It is about.

従来のこの種の回路として第1図に示すものがあった。
図において、(1)はマイクロプロセッサ(以下、CPU
と称す)、(2)は該CPUと計算機システムを成すラン
ダムアクセスメモリ(以下RAMと称す)、(3)は上記
CPU(1)とRAM(2)の電源Vccを示し、この電源V
cc(3)とグランドGND間には定電圧ダイオード(11)
と抵抗(12)とが直列接続され、またこれに抵抗(13)と(1
4)との直列接続体が並列接続されており、上記抵抗(12)
の両端間電圧が比較器(15)の基準電圧(+)として、他方
上記抵抗(13)と(14)との分圧電圧が比較器(15)の比較入
力(-)として与えられるようになっている。しかして、
該比較器(15)の出力端はオープンコレクタ出力端で、抵
抗(16)を介して上記電源Vcc(3)に接続され、またコンデ
ンサ(17)の+端子と上記CPU(1)のリセット端子に接
続されており、以下の如くして動作するようになってい
る。
A conventional circuit of this type is shown in FIG.
In the figure, (1) is a microprocessor (hereinafter, CPU
(2) is a random access memory (hereinafter referred to as RAM) forming a computer system with the CPU, and (3) is a power supply Vcc of the CPU (1) and the RAM (2).
Constant voltage diode (11) between cc (3) and ground GND
And the resistor (12) are connected in series, and the resistors (13) and (1
4) is connected in parallel with the series connection body, and the above resistance (12)
The voltage across both ends of the comparator (15) is applied as the reference voltage (+), while the divided voltage between the resistors (13) and (14) is applied as the comparison input (-) of the comparator (15). Has become. Then,
The output terminal of the comparator (15) is an open collector output terminal, which is connected to the power source Vcc (3) through a resistor (16), and the + terminal of the capacitor (17) and the reset terminal of the CPU (1). And is operated as follows.

すなわち、上記電源Vcc(3)の立上り時に、該電源電圧が
所定電圧値Vcc1以下の場合、上記比較器(15)の比較入力
(-)が基準電圧(+)より高くなるよう回路定数を選定する
ことにより比較器(15)の出力はL状態となり、従ってこ
の時CPU(1)はリセット状態となるようになされ、次
に、上記電源電圧が所定電圧値Vcc1以上になった時に、
上記比較入力(-)が基準電圧(+)より低くなるよう回路定
数を選定することにより比較器(15)の出力はH状態とな
り、この時コンデンサ(17)が充電を開始し、抵抗(16)と
コンデンサ(17)とによって定まる時間後に上記CPU
(1)のリセット端子はH状態となりリセットが解除され
るようになっている。
That is, when the power supply voltage is equal to or lower than the predetermined voltage value Vcc 1 when the power supply Vcc (3) rises, the comparison input of the comparator (15).
By selecting the circuit constant so that (-) becomes higher than the reference voltage (+), the output of the comparator (15) is in the L state, and therefore the CPU (1) is in the reset state at this time. , When the above power supply voltage exceeds the specified voltage value Vcc 1 ,
By selecting the circuit constant so that the comparison input (-) becomes lower than the reference voltage (+), the output of the comparator (15) becomes H state, at which time the capacitor (17) starts charging and the resistor (16) ) And the capacitor (17) after a time determined by the CPU
The reset terminal (1) is in the H state and the reset is released.

他方、RAM(2)側には、電源Vcc(3)とグランドGND
間に抵抗(21)と定電圧ダイオード(22)及び抵抗(23)の直
列体が接続され、また電源Vcc(3)とRAM(2)間にトラ
ンジスタ(24)が設けられ、さらに、上記直列体には、上
記定電圧ダイオード(22)と抵抗(23)の接続点にベースが
接続されたトランジスタ(25)と抵抗(26)及び上記トラン
ジスタ(24)との直列体が並列接続され、これに加え、さ
らにトランジスタ(24)のコレクタとトランジスタ(25)の
エミッタ、すなわちトランジスタ(24)を介して電源Vcc
(3)とグランドGND間には抵抗(28)とバックアップ電
源となるコンデンサ(27)が直列接続されており、RAM
(2)には以下の如くして電源供給されるようになってい
る。
On the other hand, on the RAM (2) side, the power supply Vcc (3) and the ground GND
A resistor (21), a constant voltage diode (22) and a resistor (23) are connected in series between them, and a transistor (24) is provided between the power supply Vcc (3) and the RAM (2). In the body, a series body of a transistor (25) whose base is connected to the connection point of the constant voltage diode (22) and the resistor (23), a resistor (26) and the transistor (24) is connected in parallel, and In addition to the above, the collector of the transistor (24) and the emitter of the transistor (25), that is, the power supply Vcc via the transistor (24).
A resistor (28) and a capacitor (27) that serves as a backup power supply are connected in series between (3) and ground GND, and RAM
Power is supplied to (2) as follows.

すなわち、電源立上り時に、電源Vcc(3)が所定電圧値以
上になると、定電圧ダイオード(22)が導通状態となり、
これによりトランジスタ(25)がONし、従ってトランジ
スタ(24)のベースに電流が流れこれにより該トランジス
タ(24)はONすることになりRAM(2)に電源Vcc(3)か
ら電源供給される。これと同様にして、バックアップ電
源となるコンデンサ(27)に抵抗(28)を介して電源供給さ
れ充電されるようになっている。
That is, when the power supply Vcc (3) becomes equal to or higher than a predetermined voltage value at the time of power supply startup, the constant voltage diode (22) becomes conductive,
As a result, the transistor (25) is turned on, and accordingly, a current flows through the base of the transistor (24), whereby the transistor (24) is turned on, and the power is supplied from the power supply Vcc (3) to the RAM (2). Similarly, power is supplied to the capacitor (27) serving as a backup power source via the resistor (28) to be charged.

上記第1図構成において、通常はトランジスタ(24)がO
NしてからCPU(1)がリセット解除されるように、定
電圧ダイオード(11)と(22)が選定されており、このた
め、電源電圧の立上り時、RAM(2)が動作状態になっ
てから上記CPU(1)のリセットが解除され、これによ
りシステム的に動作可能状態となる。
In the configuration shown in FIG. 1, the transistor (24) is normally O.
The constant voltage diodes (11) and (22) are selected so that the CPU (1) is released from reset after N. Therefore, when the power supply voltage rises, the RAM (2) becomes the operating state. After that, the reset of the CPU (1) is released, whereby the system becomes operable.

他方、電源電圧の立下り時には、CPU(1)がリセット
状態になってから上記RAM(2)がスタンバイ状態とな
り、データ保持が可能となる。また、コンデンサ(27)は
停電時のデータ保持用電源となる。
On the other hand, at the fall of the power supply voltage, the RAM (2) is in the standby state after the CPU (1) is in the reset state, and the data can be held. Further, the capacitor (27) serves as a data holding power source in case of power failure.

従来の装置は以上のように構成されているので、CPU
(1)をリセット状態にしてから後に、RAM(2)の電源を
電源Vccからコンデンサ(27)に切替える電源切替を確実
に行なうには、前記定電圧ダイオード(11)と(22)のバラ
ツキを考慮しても確実に保証できるように定数を選定す
る必要があり、通常CPU(1)をリセットする電圧Vcc1
と電源切替電圧Vcc2との差は例えば1Vぐらい必要であ
る。そのため前記コンデンサ(27)は、回路上Vcc2まで放
電する可能性があり、バックアップ時間を長くするに
は、コンデンサ容量を大きくする必要があった。また前
記コンデンサ(27)の充電開始が電源切替後行なわれるた
め、コンデンサの充電電流が電源電圧のドロップとして
生ずるため誤動作する可能性があった。
Since the conventional device is configured as described above, the CPU
In order to reliably switch the power supply for switching the power supply of the RAM (2) from the power supply Vcc to the capacitor (27) after the reset state of (1), the variations of the constant voltage diodes (11) and (22) are required. It is necessary to select a constant so that it can be guaranteed even if it is taken into consideration. Normally, the voltage for resetting the CPU (1) Vcc 1
The difference between the power supply switching voltage Vcc 2 and the power supply switching voltage Vcc 2 needs to be about 1 V, for example. Therefore, the capacitor (27) may be discharged to Vcc 2 on the circuit, and it was necessary to increase the capacitor capacity in order to extend the backup time. Further, since the charging of the capacitor (27) is started after the power supply is switched, the charging current of the capacitor is generated as a drop of the power supply voltage, which may cause a malfunction.

本考案は、上記のような欠点を除去するためになされた
もので、CPUをリセットにしてから確実に電源切替が
行い得、さらに前記Vcc1とVcc2との差は例えば0.1Vでも
可能であり、従ってバックアップ時間を長くすることも
容易であり、さらには、コンデンサ容量を小さくでき、
かつ、誤動作の心配のないメモリ用バックアップ回路を
提供することを目的としている。
The present invention has been made to eliminate the above-mentioned drawbacks, and the power supply can be surely switched after the CPU is reset, and the difference between Vcc 1 and Vcc 2 can be 0.1 V, for example. Therefore, it is easy to increase the backup time, and the capacitor capacity can be reduced,
Moreover, it is an object of the present invention to provide a memory backup circuit that does not cause a malfunction.

以下、本考案の一実施例を図に基づいて説明すると、第
2図は本考案の一実施例であり、従来例と同一の記号が
付してあるものは、同一あるいは相当機能を有するもの
であり、その説明を省略する。しかして、(19)は比較器
(15)をCPU(1)のリセット用の第1の比較器とするの
に対し、この比較器と共通な基準電圧を有すると共に、
その比較器(15)の比較入力より低い電位の比較入力を受
けるようになされ、電源Vcc(3)の電圧値に応じてRAM
(2)への電源切替えを行うようになされた第2の比較
器、(18)は抵抗、(20)はダイオードである。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 2 shows an embodiment of the present invention, and those having the same symbols as those in the conventional example have the same or equivalent functions. And its description is omitted. Then, (19) is the comparator
(15) is the first comparator for resetting the CPU (1), while having a common reference voltage with this comparator,
It receives a comparison input having a lower potential than that of the comparison input of the comparator (15), and the RAM according to the voltage value of the power supply Vcc (3).
A second comparator adapted to switch the power supply to (2), a resistor (18) and a diode (20).

上記第2図構成においては次のように動作する。すなわ
ち、CPU(1)の電源Vcc(3)がある電圧Vcc1より低い場
合、比較器(15)の比較入力(-)は、基準電圧(+)より高い
ため、前記比較器(15)の出力はL状態となり、従ってC
PU(1)はリセット状態となる。次に前記Vcc(3)が前記
ある電圧Vcc1より高くなると前記比較器入力(-)は、前
記基準電圧(+)より低くなるため、前記比較器(15)の出
力はH状態となり、前記コンデンサ(17)が充電を開始
し、従来例と同様にしてCPU(1)をリセット解除す
る。
The above-mentioned configuration of FIG. 2 operates as follows. That is, when the power supply Vcc (3) of the CPU (1) is lower than a certain voltage Vcc 1 , the comparison input (-) of the comparator (15) is higher than the reference voltage (+), so that the comparator (15) The output is in the L state, so C
PU (1) is in a reset state. Next, when the Vcc (3) becomes higher than the certain voltage Vcc 1, the comparator input (-) becomes lower than the reference voltage (+), so that the output of the comparator (15) becomes H state, The capacitor (17) starts charging and resets the CPU (1) in the same manner as in the conventional example.

しかして、比較器(19)の比較入力(-)は、前記電源Vccが
ある電圧Vcc2より低い場合には、前記比較器(19)の比較
入力(-)は前記基準電圧(+)より高いため、前記比較器(1
9)の出力はL状態となる。反対に、前記電源Vccが前記
ある電圧Vcc2より高い場合、前記比較器(19)の比較入力
(-)は、前記基準電圧(+)より低くなるため、前記比較器
(19)の出力はH状態となる。即ち、前記比較器(19)の出
力はオープンコレクタであるので、H−L信号を、電源
切替信号として出力する。この電源切替信号は、定電圧
ダイオード(22)を介してトランジスタ(25)のベースに入
力され、前記電源切替信号がH状態のとき、前記トラン
ジスタ(25)はON状態となり、トランジスタ(24)にベー
ス電流を流し前記トランジスタ(24)をON状態にする。
即ち、前記電源Vccが前記電圧値Vcc2より高い場合に
は、前記トランジスタ(24)はON状態となりRAM(2)
に電源を供給する。抵抗(28)とコンデンサ(27)の直列回
路は、停電時のバックアップ電源としての機能を有して
おり、前記コンデンサ(27)は、前記トランジスタ(24)が
ONのときに蓄えられた電荷がバックアップ電源として
利用できる。
Therefore, when the comparison input (-) of the comparator (19) is lower than the certain voltage Vcc 2 of the power source Vcc, the comparison input (-) of the comparator (19) is lower than the reference voltage (+). Since it is high, the comparator (1
The output of 9) becomes L state. On the contrary, when the power supply Vcc is higher than the certain voltage Vcc 2 , the comparison input of the comparator (19)
(-) Is lower than the reference voltage (+), so the comparator
The output of (19) becomes H state. That is, since the output of the comparator (19) is an open collector, the HL signal is output as a power supply switching signal. This power supply switching signal is input to the base of the transistor (25) via the constant voltage diode (22). When the power supply switching signal is in the H state, the transistor (25) is in the ON state and the transistor (24) is in the ON state. A base current is passed to turn on the transistor (24).
That is, when the power supply Vcc is higher than the voltage value Vcc 2 , the transistor (24) is turned on and the RAM (2) is turned on.
Supply power to. The series circuit of the resistor (28) and the capacitor (27) has a function as a backup power source at the time of power failure, and the capacitor (27) stores the electric charge accumulated when the transistor (24) is ON. Can be used as a backup power source.

また前記電源Vccが前記電源切替電圧Vcc2より低い場合
には、前記トランジスタ(24)はOFF状態となり前記電
源Vccより前記RAM(2)への供給はストップされるが、
前記コンデンサ(27)によってバックアップされるため、
前記RAM(2)のデータは保持される。
When the power supply Vcc is lower than the power supply switching voltage Vcc 2 , the transistor (24) is turned off and the supply from the power supply Vcc to the RAM (2) is stopped.
Since it is backed up by the capacitor (27),
The data in the RAM (2) is retained.

以上のことから、前記比較器(19)の比較入力(-)は、前
記比較器(15)の比較入力(-)より低い電位に設定されて
いるため、電源Vccの立上り時において、前記電源Vccが
前記電源切替電圧Vcc2より低い場合には、前記CPU
(1)はリセット状態であり、前記RAM(2)もスタンバイ
状態である。前記電源Vccが少し高くなり前記電源切替
電圧Vcc2より高くて前記リセット電圧Vcc1より低い場合
は、前記RAM(2)は前記電源Vccと接続されると同時に
前記コンデンサ(17)は充電状態となる。さらに前記電源
Vccが高くなり前記リセット電圧Vcc1より高くなると前
記CPU(1)もリセットを解除され、システムとして動
作可能状態となる。
From the above, since the comparison input (-) of the comparator (19) is set to a lower potential than the comparison input (-) of the comparator (15), at the rise of the power supply Vcc, the power supply When Vcc is lower than the power supply switching voltage Vcc 2 , the CPU
(1) is in the reset state, and the RAM (2) is also in the standby state. When the power supply Vcc is slightly higher than the power supply switching voltage Vcc 2 and lower than the reset voltage Vcc 1 , the RAM (2) is connected to the power supply Vcc and the capacitor (17) is in a charged state. Become. Further the power source
When Vcc becomes higher and becomes higher than the reset voltage Vcc 1, the CPU (1) is also released from the reset, and the system becomes operable.

また電源Vccの立下り時においては、前記電源Vccが前記
リセット電圧Vcc1より低くて電源切替電圧Vcc2より高い
場合、前記CPU(1)はリセットされ、前記コンデンサ
(27)の電位はVcc2まで放電する可能性があるが、Vcc2
高く設定してあるためバックアップ時間を長くすること
が可能となっている。さらに電源Vccが前記電源切替電
圧Vcc2より低くなれば、前記コンデンサ(27)の放電はス
トップし、バックアップ用の電源となる。
When the power supply Vcc falls, when the power supply Vcc is lower than the reset voltage Vcc 1 and higher than the power supply switching voltage Vcc 2 , the CPU (1) is reset and the capacitor
Potential of (27) there is a possibility that discharged to Vcc 2, it is possible to lengthen the backup time for Vcc 2 has been set high. Further, when the power source Vcc becomes lower than the power source switching voltage Vcc 2 , the discharge of the capacitor (27) is stopped and the power source for backup is used.

ここで前記比較器(19)の出力に接続された定電圧ダイオ
ード(22)は、比較器(19)の動作保証電圧以下での未定出
力信号を確実にカットし前記トランジスタ(25)がONし
ないようにするものである。さらに前記トランジスタ(2
4)のエミッターコレクタ間に接続されたダイオード(20)
は、前記コンデンサ(27)の充電用であり、電源切替前か
ら前記コンデンサ(27)の充電を開始しているので、充電
電流による電源電圧のドロップが誤動作の要因とはなら
ない。
Here, the constant voltage diode (22) connected to the output of the comparator (19) surely cuts an undetermined output signal below the operation guarantee voltage of the comparator (19) and the transistor (25) does not turn on. To do so. Further, the transistor (2
Diode (20) connected between the emitter and collector of 4)
Is for charging the capacitor (27), and the charging of the capacitor (27) is started before the power source is switched, so that the drop of the power source voltage due to the charging current does not cause a malfunction.

なお、上記実施例では、比較器をオープンコレクタタイ
プで説明したが、オープンコレクタでない通常の比較器
を応用しても同様の効果があるのはいうまでもない。ま
た、比較器(19)の動作保証電圧以下での未定出力信号を
カットオフするのに定電圧ダイオードで説明したが、ダ
イオードを適当に接続して代用としても同様の効果があ
るのはいうまでもない。
It should be noted that in the above embodiment, the comparator is described as an open collector type, but it goes without saying that the same effect can be obtained by applying a normal comparator that is not an open collector. Also, the constant voltage diode was used to cut off the undetermined output signal below the operation guarantee voltage of the comparator (19), but it goes without saying that the same effect can be obtained by appropriately connecting the diode. Nor.

以上のようにこの発明によれば、電源の電圧の立ち下が
り時には、上記電源の電圧印加により駆動されるマイク
ロプロセッサにリセット信号を出力後に上記電源と上記
メモリ間に挿入されたスイッチング手段にOFF信号を
出力し、上記電源の立ち上がり時には、上記スイッチン
グ手段にON信号を出力後に上記マイクロプロセッサに
リセット解除信号を出力する電源電圧検出手段を備えた
ので、電源電圧の立ち上がり、立ち下がりの両モードに
おいて、リセット信号とメモリのバックアップとの確実
な切換タイミングを確保でき、上記スイッチング手段の
構成部品のバックアップを考慮することなく切換時の上
記電源の電圧を比較的高く設定でき、上記メモリをバラ
ツキするコンデンサの容量を比較的小さく設定できるも
のが得られる効果がある。
As described above, according to the present invention, when the voltage of the power supply falls, the reset signal is output to the microprocessor driven by the voltage application of the power supply, and the OFF signal is output to the switching means inserted between the power supply and the memory. And a power supply voltage detection means for outputting an ON signal to the switching means and then outputting a reset release signal to the microprocessor when the power supply rises. Therefore, in both rising and falling modes of the power supply voltage, A reliable switching timing between the reset signal and the backup of the memory can be ensured, the voltage of the power supply at the time of switching can be set relatively high without considering the backup of the components of the switching means, and the capacitor of the capacitor that varies the memory can be set. The effect that can be obtained with a relatively small capacity A.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来例を示す回路図、第2図は本考案の一実施
例を示す回路図である。 (1):マイコンプロセッサ(CPU) (2):ランダムアクセスメモリ(RAM) (11),(22):定電圧ダイオード (15),(19):比較器、(17),(27):コンデンサ (20):ダイオード、(24),(25):トランジスタ Vcc:電源
FIG. 1 is a circuit diagram showing a conventional example, and FIG. 2 is a circuit diagram showing an embodiment of the present invention. (1): Microprocessor (CPU) (2): Random access memory (RAM) (11), (22): Constant voltage diode (15), (19): Comparator, (17), (27): Capacitor (20): Diode, (24), (25): Transistor Vcc: Power supply

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】電源とメモリ間に挿入されたスイッチング
手段と、抵抗器を介して上記メモリに並列に接続され、
上記スイッチング手段がON時に上記電源により充電さ
れ、OFF時に上記メモリをバックアップすべく放電す
るコンデンサと、上記電源の立ち下がり/立ち上がり時
に、上記電源の電圧変化を検出し、上記電源の電圧印加
により駆動されるマイクロプロセッサにリセット信号/
リセット解除信号を出力すると共に上記スイッチング手
段にOFF/ON信号を出力する電源電圧検出手段とを
備え、上記電源電圧検出手段は上記電源電圧より所定の
値だけ低い電圧を出力する第1の電圧出力手段と、上記
電源電圧を分圧した相異なる2つの電圧を出力する第2
の電圧出力手段と、上記第1の電圧出力手段の出力電圧
を基準信号として入力し、上記第2の比較電圧出力手段
の相異なる2つ出力電圧のうち高電圧の方を比較信号と
して入力し、上記電源電圧が第1の所定電圧値以下に低
下した時/上記電源電圧が第1の所定電圧値を超えた時
に上記マイクロプロセッサにリセット信号/リセット解
除信号を出力する第1の比較手段と、上記第1の比較手
段と同一の基準信号を入力し、上記第2の電圧出力手段
の相異なる2つ出力電圧のうち低電圧の方を比較信号と
して入力し、上記電源電圧が第1の所定電圧値より低い
第2の所定電圧値以下に低下した時/上記電源電圧が第
1の所定電圧値より低い第2の所定電圧値を超えた時に
上記スイッチング手段にOFF/ON信号を出力する第
2の比較手段とを有し、上記スイッチング手段は上記電
源正極側に挿入されたPNPトランジスタと、上記PN
Pトランジスタのベースと上記電源負極側間に挿入さ
れ、上記第2の比較手段からOFF/ON信号の入力に
より上記PNPトランジスタをOFF/ONする第2の
スイッチング手段を有することを特徴とするメモリ用バ
ックアップ回路。
1. A switching means inserted between a power source and a memory, and a memory connected in parallel to the memory via a resistor,
A capacitor that is charged by the power supply when the switching means is ON and discharges to back up the memory when the switching means is OFF, and a voltage change of the power supply is detected when the power supply falls / rises and is driven by applying the voltage of the power supply. Reset signal to microprocessor
A first voltage output for outputting a reset release signal and a power supply voltage detection means for outputting an OFF / ON signal to the switching means, wherein the power supply voltage detection means outputs a voltage lower than the power supply voltage by a predetermined value. And a second means for outputting two different voltages obtained by dividing the power supply voltage.
Voltage output means and the output voltage of the first voltage output means are input as a reference signal, and the higher voltage of the two different output voltages of the second comparison voltage output means is input as a comparison signal. A first comparison means for outputting a reset signal / reset release signal to the microprocessor when the power supply voltage drops below a first predetermined voltage value / when the power supply voltage exceeds a first predetermined voltage value , The same reference signal as that of the first comparison means is input, and the lower one of the two different output voltages of the second voltage output means is input as the comparison signal, and the power supply voltage is the first An OFF / ON signal is output to the switching means when the voltage drops below a second predetermined voltage value lower than the predetermined voltage value / when the power supply voltage exceeds a second predetermined voltage value lower than the first predetermined voltage value. With the second comparison means And a PNP transistor the switching means which is inserted into the power source positive side, the PN
For a memory characterized by comprising a second switching means inserted between the base of the P-transistor and the negative electrode side of the power supply, and turning the PNP transistor OFF / ON by inputting an OFF / ON signal from the second comparing means. Backup circuit.
JP1983100661U 1983-06-29 1983-06-29 Memory backup circuit Expired - Lifetime JPH063454Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983100661U JPH063454Y2 (en) 1983-06-29 1983-06-29 Memory backup circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983100661U JPH063454Y2 (en) 1983-06-29 1983-06-29 Memory backup circuit

Publications (2)

Publication Number Publication Date
JPS6010333U JPS6010333U (en) 1985-01-24
JPH063454Y2 true JPH063454Y2 (en) 1994-01-26

Family

ID=30238033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983100661U Expired - Lifetime JPH063454Y2 (en) 1983-06-29 1983-06-29 Memory backup circuit

Country Status (1)

Country Link
JP (1) JPH063454Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224539A (en) * 1978-09-05 1980-09-23 Motorola, Inc. FET Voltage level detecting circuit
JPS5799232U (en) * 1980-12-09 1982-06-18

Also Published As

Publication number Publication date
JPS6010333U (en) 1985-01-24

Similar Documents

Publication Publication Date Title
US5818271A (en) Power-up/interrupt delay timer
JP2731528B2 (en) DC power supply instantaneous interruption detection device
JPH063454Y2 (en) Memory backup circuit
JP3535520B2 (en) Reset circuit
JPH08223017A (en) Power-on and power-off reset device
JPH0142002B2 (en)
JP2507594B2 (en) Slow start circuit
US4764839A (en) Low voltage reset circuit
JPS6318180Y2 (en)
JP2710349B2 (en) Power-on reset circuit
JPH066627Y2 (en) Malfunction prevention circuit for momentary power failure of the sensor
JPS5826049B2 (en) Reset signal generation circuit
JPS5838435Y2 (en) Reset signal generation circuit
JPH07234746A (en) Power backup circuit for microprocessor
JPS6117477Y2 (en)
JPS5952327A (en) Reset circuit of microcomputer
JP2804119B2 (en) Fire detector with self-operation monitoring function
JPH0342496Y2 (en)
JPH0418031Y2 (en)
JP3000824B2 (en) Voltage detection circuit
JPH0241959Y2 (en)
JPH0315767B2 (en)
JPH0481745B2 (en)
JPH0642767B2 (en) System reset circuit
JPH02201618A (en) System resetting circuit