JPH07183708A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH07183708A JPH07183708A JP5328236A JP32823693A JPH07183708A JP H07183708 A JPH07183708 A JP H07183708A JP 5328236 A JP5328236 A JP 5328236A JP 32823693 A JP32823693 A JP 32823693A JP H07183708 A JPH07183708 A JP H07183708A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- dielectric
- semiconductor device
- frequency semiconductor
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 各種高周波機器に使用される半導体装置にお
いて、設計自由度が増し、分布結合線路の結合度の調整
が容易で低損失な高周波半導体装置に関する。 【構成】 下面に接地導体1を有する誘電体基板2上に
中心導体3を設け、この中心導体3の両側に所定の間隔
をあけて、お互いに影響のでないようにして、バンプ7
を設け、フリップチップ方式の実装によって接地導体5
を備え、接地導体5の誘電体基板2に面した側に誘電体
膜6を積層し、誘電体膜6の中心導体3の上方に中心導
体4を設ける。2つの中心導体3、4はストリップ線路
構造をとった分布結合線路となっており、結合線路の一
方の導体を基板上に、もう一方をフリップチップ方式の
実装によって基板上の線路の上方に設けた構造をとるこ
とにより低損失で強い結合も実現でき、結合線路の結合
度を調整できる。
いて、設計自由度が増し、分布結合線路の結合度の調整
が容易で低損失な高周波半導体装置に関する。 【構成】 下面に接地導体1を有する誘電体基板2上に
中心導体3を設け、この中心導体3の両側に所定の間隔
をあけて、お互いに影響のでないようにして、バンプ7
を設け、フリップチップ方式の実装によって接地導体5
を備え、接地導体5の誘電体基板2に面した側に誘電体
膜6を積層し、誘電体膜6の中心導体3の上方に中心導
体4を設ける。2つの中心導体3、4はストリップ線路
構造をとった分布結合線路となっており、結合線路の一
方の導体を基板上に、もう一方をフリップチップ方式の
実装によって基板上の線路の上方に設けた構造をとるこ
とにより低損失で強い結合も実現でき、結合線路の結合
度を調整できる。
Description
【0001】
【産業上の利用分野】本発明は、高周波回路の分布結合
線路に係わる高周波半導体装置に関するものである。
線路に係わる高周波半導体装置に関するものである。
【0002】
【従来の技術】近年、高周波半導体装置に用いる分布結
合線路は、同一面上に形成されたマイクロストリップ構
造の線路の側端を結合させたものが多く使用されてお
り、結合度を大きくするには、結合線路を相重なる構造
にする方法や結合線路の上に絶縁板を介して他の導体を
置く方法がとられている。
合線路は、同一面上に形成されたマイクロストリップ構
造の線路の側端を結合させたものが多く使用されてお
り、結合度を大きくするには、結合線路を相重なる構造
にする方法や結合線路の上に絶縁板を介して他の導体を
置く方法がとられている。
【0003】図10、11、12は従来の分布結合線路
の構成を示すものである。図10において、101は接
地導体、102は誘電体基板、103、104は平行結
合線路であり、接地導体101上に誘電体基板102が
あり、その上に平行結合線路103、104が設けら
れ、分布結合平行2線路として動作する。
の構成を示すものである。図10において、101は接
地導体、102は誘電体基板、103、104は平行結
合線路であり、接地導体101上に誘電体基板102が
あり、その上に平行結合線路103、104が設けら
れ、分布結合平行2線路として動作する。
【0004】図11は結合度を大きくするために結合線
路を相重なる構造としたもので、平行結合線路103、
104の結合面積を広げることにより結合度を大きくし
ている。105は接地導体である。
路を相重なる構造としたもので、平行結合線路103、
104の結合面積を広げることにより結合度を大きくし
ている。105は接地導体である。
【0005】図12は分布結合平行2線路の上に誘電体
107を介して導体106を設けた構造としたもので、
106はオーバーレイ導体、107はオーバーレイ誘電
体として用いられ、オーバーレイ構造をとることで特性
を改善している。
107を介して導体106を設けた構造としたもので、
106はオーバーレイ導体、107はオーバーレイ誘電
体として用いられ、オーバーレイ構造をとることで特性
を改善している。
【0006】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、分布結合線路は予め基板上に設けられて
おり、オーバーレイ導体もオーバーレイ誘電体上に作り
つけられているため、後から結合度の調整をすることが
困難であるという問題点を有していた。
来の構成では、分布結合線路は予め基板上に設けられて
おり、オーバーレイ導体もオーバーレイ誘電体上に作り
つけられているため、後から結合度の調整をすることが
困難であるという問題点を有していた。
【0007】本発明は、上記従来の問題点を解決するも
ので、設計の自由度が増し、結合線路の結合度の調整が
容易で、低損失な高周波半導体装置を提供することを目
的とする。
ので、設計の自由度が増し、結合線路の結合度の調整が
容易で、低損失な高周波半導体装置を提供することを目
的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明の高周波半導体装置は、第1の誘電体の下面に
第1の接地導体を設け、前記第1の誘電体上に第1の中
心導体を設け、前記第1の中心導体より一定距離上方に
フリップチップ方式の実装によって第2の接地導体を備
え、前記第2の接地導体の前記第1の誘電体に面した側
に第1の誘電体膜を積層し、前記第1の誘電体膜上の前
記第1の中心導体上方に第2の中心導体を設け、前記第
1の中心導体とで分布結合する構成を有する。
に本発明の高周波半導体装置は、第1の誘電体の下面に
第1の接地導体を設け、前記第1の誘電体上に第1の中
心導体を設け、前記第1の中心導体より一定距離上方に
フリップチップ方式の実装によって第2の接地導体を備
え、前記第2の接地導体の前記第1の誘電体に面した側
に第1の誘電体膜を積層し、前記第1の誘電体膜上の前
記第1の中心導体上方に第2の中心導体を設け、前記第
1の中心導体とで分布結合する構成を有する。
【0009】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に第1の中心導体を
設け、前記第1の中心導体より一定距離上方にフリップ
チップ方式の実装によって第2の誘電体を備え、前記第
2の誘電体の前記第1の誘電体に面した側の前記第1の
中心導体上方に第2の中心導体を設け、前記第1の中心
導体とで分布結合する構成を有する。
地導体を設け、前記第1の誘電体上に第1の中心導体を
設け、前記第1の中心導体より一定距離上方にフリップ
チップ方式の実装によって第2の誘電体を備え、前記第
2の誘電体の前記第1の誘電体に面した側の前記第1の
中心導体上方に第2の中心導体を設け、前記第1の中心
導体とで分布結合する構成を有する。
【0010】また、前記第1の中心導体と第2の中心導
体の線路幅を変えることによって結合度を調整した構成
としても良い。
体の線路幅を変えることによって結合度を調整した構成
としても良い。
【0011】また、前記第1の中心導体の斜め上方に第
2の中心導体を設けることによって結合度を調整した構
成としても良い。
2の中心導体を設けることによって結合度を調整した構
成としても良い。
【0012】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に一定の間隔をあけ
て平行に第3及び第4の中心導体を設け、前記第3及び
第4の中心導体より一定距離上方にフリップチップ方式
の実装によって設けられた導体を備え、前記導体を第1
のオーバーレイ導体とすることでオーバーレイ構造をと
った構成を有する。
地導体を設け、前記第1の誘電体上に一定の間隔をあけ
て平行に第3及び第4の中心導体を設け、前記第3及び
第4の中心導体より一定距離上方にフリップチップ方式
の実装によって設けられた導体を備え、前記導体を第1
のオーバーレイ導体とすることでオーバーレイ構造をと
った構成を有する。
【0013】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に一定の間隔をあけ
て平行に第3及び第4の中心導体を設け、前記第3及び
第4の中心導体より一定距離上方にフリップチップ方式
の実装によって設けられた第3の誘電体を備え、前記第
3の誘電体上の前記第3及び第4の中心導体上方に導体
を設け、前記導体を第2のオーバーレイ導体とすること
でオーバーレイ構造をとる構成を有する。
地導体を設け、前記第1の誘電体上に一定の間隔をあけ
て平行に第3及び第4の中心導体を設け、前記第3及び
第4の中心導体より一定距離上方にフリップチップ方式
の実装によって設けられた第3の誘電体を備え、前記第
3の誘電体上の前記第3及び第4の中心導体上方に導体
を設け、前記導体を第2のオーバーレイ導体とすること
でオーバーレイ構造をとる構成を有する。
【0014】また、前記第1の誘電体上に第3のオーバ
ーレイ導体を設け、前記第3のオーバーレイ導体より一
定距離上方にフリップチップ方式の実装によって設けら
れた第3の接地導体を備え、前記第3の接地導体の前記
第1の誘電体側に第2の誘電体膜を積層し、前記第2の
誘電体膜上の前記第3のオーバーレイ導体上方に、第5
及び第6の中心導体を設けることでオーバーレイ構造を
とる構成を有する。
ーレイ導体を設け、前記第3のオーバーレイ導体より一
定距離上方にフリップチップ方式の実装によって設けら
れた第3の接地導体を備え、前記第3の接地導体の前記
第1の誘電体側に第2の誘電体膜を積層し、前記第2の
誘電体膜上の前記第3のオーバーレイ導体上方に、第5
及び第6の中心導体を設けることでオーバーレイ構造を
とる構成を有する。
【0015】また、前記第1の誘電体上に一定の間隔を
あけて第4の接地導体を設けてスロット線路を形成し、
前記第4の接地導体より一定距離上方にフリップチップ
方式の実装によって設けられた第5の接地導体を備え、
前記第5の接地導体の前記第4の接地導体に面した側に
第3の誘電体膜を設け、前記第3の誘電体膜上の前記ス
ロット線路の上方に第7の中心導体を設け、マイクロス
トリップ線路を形成することで、マイクロストリップ線
路とスロット線路を結合させた構成を有する。
あけて第4の接地導体を設けてスロット線路を形成し、
前記第4の接地導体より一定距離上方にフリップチップ
方式の実装によって設けられた第5の接地導体を備え、
前記第5の接地導体の前記第4の接地導体に面した側に
第3の誘電体膜を設け、前記第3の誘電体膜上の前記ス
ロット線路の上方に第7の中心導体を設け、マイクロス
トリップ線路を形成することで、マイクロストリップ線
路とスロット線路を結合させた構成を有する。
【0016】また、前記第1の誘電体の下面に第1の接
地導体を設け、前記第1の誘電体上に第8の中心導体を
設け、マイクロストリップ線路を形成し、前記第8の中
心導体より一定距離上方にフリップチップ方式の実装に
よって設けられた第4の誘電体を備え、前記第4の誘電
体上の前記8の中心導体に面した側に一定の間隔をあけ
て第6の接地導体を設け、スロット線路を形成すること
で、マイクロストリップ線路とスロット線路を結合させ
た構成を有する。
地導体を設け、前記第1の誘電体上に第8の中心導体を
設け、マイクロストリップ線路を形成し、前記第8の中
心導体より一定距離上方にフリップチップ方式の実装に
よって設けられた第4の誘電体を備え、前記第4の誘電
体上の前記8の中心導体に面した側に一定の間隔をあけ
て第6の接地導体を設け、スロット線路を形成すること
で、マイクロストリップ線路とスロット線路を結合させ
た構成を有する。
【0017】また、前記第1の誘電体とフリップチップ
方式で実装された導体または誘電体とで囲まれる空間に
誘電体材料を満たした構成としても良い。
方式で実装された導体または誘電体とで囲まれる空間に
誘電体材料を満たした構成としても良い。
【0018】また、接地導体として、不純物注入量の高
いシリコン基板を用いて構成しても良い。
いシリコン基板を用いて構成しても良い。
【0019】また、誘電体膜として、シリコン窒化膜ま
たはシリコン酸化膜を用いて構成しても良い。
たはシリコン酸化膜を用いて構成しても良い。
【0020】また、誘電体として、ガリウム砒素を用い
て構成しても良い。
て構成しても良い。
【0021】
【作用】この構成によって、結合する線路間の距離、線
路幅を適宜調整することができ、誘電体の一部に空気を
用いているので、利用目的に適した結合度を有する低損
失な分布結合線路が得られる。
路幅を適宜調整することができ、誘電体の一部に空気を
用いているので、利用目的に適した結合度を有する低損
失な分布結合線路が得られる。
【0022】
(実施例1)以下本発明の第1の実施例について、図面
を参照しながら説明する。図1(a)は本発明の第1の
実施例における高周波半導体装置の一部切り欠き斜視
図、図1(b)は同側断面図である。
を参照しながら説明する。図1(a)は本発明の第1の
実施例における高周波半導体装置の一部切り欠き斜視
図、図1(b)は同側断面図である。
【0023】図1において、1は第1の誘電体2の下面
に設けられた第1の接地導体、3は第1の誘電体2上に
設けられた第1の中心導体、5は第1の中心導体3より
一定距離上方にフリップチップ方式の実装によって設け
られた導体、6は導体5を第2の接地導体として第1の
誘電体2に面した側に積層した第1の誘電体膜、4は第
1の誘電体膜6上の第1の中心導体2の上方に設けられ
た第2の中心導体、7はバンプである。
に設けられた第1の接地導体、3は第1の誘電体2上に
設けられた第1の中心導体、5は第1の中心導体3より
一定距離上方にフリップチップ方式の実装によって設け
られた導体、6は導体5を第2の接地導体として第1の
誘電体2に面した側に積層した第1の誘電体膜、4は第
1の誘電体膜6上の第1の中心導体2の上方に設けられ
た第2の中心導体、7はバンプである。
【0024】なお、第1の誘電体2上には、結合線路と
なる第1の中心導体3を設けると共に、その両側には所
定の間隔をあけて、お互いに影響のでないようにして、
バンプ7を設け、フリップチップ方式の実装によって結
合線路となる第2の中心導体4の設けられた第2の接地
導体5を設置している。
なる第1の中心導体3を設けると共に、その両側には所
定の間隔をあけて、お互いに影響のでないようにして、
バンプ7を設け、フリップチップ方式の実装によって結
合線路となる第2の中心導体4の設けられた第2の接地
導体5を設置している。
【0025】第1及び第2の中心導体3、4は、所望の
線路幅で伝送路の長さ方向に形成する。例えば、バンプ
7の高さを10μmとし、第1の誘電体2と第1の誘電
体膜6の比誘電率を1、第1の誘電体2の厚さを45μ
mとした場合には、線路幅は70μm程度で特性インピ
ーダンスが50Ωで、結合度が2.4dB程度となり、
ミリ波帯などにおいても十分な結合度を確保できる。
線路幅で伝送路の長さ方向に形成する。例えば、バンプ
7の高さを10μmとし、第1の誘電体2と第1の誘電
体膜6の比誘電率を1、第1の誘電体2の厚さを45μ
mとした場合には、線路幅は70μm程度で特性インピ
ーダンスが50Ωで、結合度が2.4dB程度となり、
ミリ波帯などにおいても十分な結合度を確保できる。
【0026】結合線路となる第1及び第2の中心導体
3、4間の結合度は、バンプ7の高さによって決定さ
れ、適宜バンプ7の高さを変えることにより、結合度を
容易に調整できるとともに、結合線路間の誘電体は空気
であるので低損失である。
3、4間の結合度は、バンプ7の高さによって決定さ
れ、適宜バンプ7の高さを変えることにより、結合度を
容易に調整できるとともに、結合線路間の誘電体は空気
であるので低損失である。
【0027】なお、第1の接地導体1は半導体基板に蒸
着した金属や不純物注入量の高いシリコン基板などを用
いて構成できる。
着した金属や不純物注入量の高いシリコン基板などを用
いて構成できる。
【0028】また例えば、第1の誘電体2、第1の誘電
体膜6としてはガリウム砒素あるいは、シリコン窒化
膜、シリコン酸化膜を用いてもよい。
体膜6としてはガリウム砒素あるいは、シリコン窒化
膜、シリコン酸化膜を用いてもよい。
【0029】(実施例2)以下、本発明の第2の実施例
について図面を参照しながら説明する。図2は本発明の
第2の実施例における高周波半導体装置の側断面図であ
る。
について図面を参照しながら説明する。図2は本発明の
第2の実施例における高周波半導体装置の側断面図であ
る。
【0030】図2において、図1の構成と異なる点は、
図1における第2の接地導体5に代えて、第2の誘電体
8をフリップチップ方式で実装し、そこに第2の中心導
体4を設けた点である。
図1における第2の接地導体5に代えて、第2の誘電体
8をフリップチップ方式で実装し、そこに第2の中心導
体4を設けた点である。
【0031】上記構成によれば、第1の誘電体2上に設
けられた第1の中心導体3と、第2の誘電体8上の第1
の誘電体2に面した側の第1の中心導体3の上方に設け
られた第2の中心導体4は、第1の接地導体1とでマイ
クロストリップ線路構造をとり、バンプ7の高さを変え
て線路導体間の距離を変化させたり、第2の中心導体4
による線路導体の幅を調整することで、結合度が容易に
調整できるとともに、線路間の誘電体は空気であるので
低損失な平行結合線路を実現できる。
けられた第1の中心導体3と、第2の誘電体8上の第1
の誘電体2に面した側の第1の中心導体3の上方に設け
られた第2の中心導体4は、第1の接地導体1とでマイ
クロストリップ線路構造をとり、バンプ7の高さを変え
て線路導体間の距離を変化させたり、第2の中心導体4
による線路導体の幅を調整することで、結合度が容易に
調整できるとともに、線路間の誘電体は空気であるので
低損失な平行結合線路を実現できる。
【0032】なお、第2の誘電体8としてはガリウム砒
素を用いてもよい。 (実施例3)以下、本発明の第3の実施例について図面
を参照しながら説明する。図3は本発明の第3の実施例
における高周波半導体装置の側断面図である。
素を用いてもよい。 (実施例3)以下、本発明の第3の実施例について図面
を参照しながら説明する。図3は本発明の第3の実施例
における高周波半導体装置の側断面図である。
【0033】図3において、図1の構成と異なる点は、
第1の中心導体3Aと第2の中心導体4Aの線路幅を変
えた点である。
第1の中心導体3Aと第2の中心導体4Aの線路幅を変
えた点である。
【0034】第1の中心導体3Aと第2の中心導体4A
を異なった線路幅とすることで、第1、第2の中心導体
3A、4Aによって構成される結合線路の奇偶インピー
ダンスを変化させることができる。このようにして結合
線路の線路幅を変えることで、結合線路の奇偶インピー
ダンスを調整することが可能で、結合度の調整が容易な
平行結合線路を実現できる。
を異なった線路幅とすることで、第1、第2の中心導体
3A、4Aによって構成される結合線路の奇偶インピー
ダンスを変化させることができる。このようにして結合
線路の線路幅を変えることで、結合線路の奇偶インピー
ダンスを調整することが可能で、結合度の調整が容易な
平行結合線路を実現できる。
【0035】(実施例4)以下、本発明の第4の実施例
について図面を参照しながら説明する。図4は本発明の
第4の実施例における高周波半導体装置の側断面図であ
る。
について図面を参照しながら説明する。図4は本発明の
第4の実施例における高周波半導体装置の側断面図であ
る。
【0036】図4において、図1の構成と異なる点は、
第2の中心導体4Bを第1の中心導体3Bの真上ではな
く、斜め上方に設けることでオフセットした点である。
第2の中心導体4Bを第1の中心導体3Bの真上ではな
く、斜め上方に設けることでオフセットした点である。
【0037】第1の中心導体B3と第2の中心導体4B
によって構成される結合線路の結合度は、線路間の結合
面積によって決まるが、2つの結合線路を正対させず、
ずらしてオフセットすることで、結合する面積を調整
し、結合度の調整が容易に可能な平行結合線路を実現で
きる。
によって構成される結合線路の結合度は、線路間の結合
面積によって決まるが、2つの結合線路を正対させず、
ずらしてオフセットすることで、結合する面積を調整
し、結合度の調整が容易に可能な平行結合線路を実現で
きる。
【0038】(実施例5)以下、本発明の第5の実施例
について、図面を参照しながら説明する。図5は本発明
の第5の実施例における高周波半導体装置の側断面図で
ある。
について、図面を参照しながら説明する。図5は本発明
の第5の実施例における高周波半導体装置の側断面図で
ある。
【0039】図5において、1は第1の誘電体2の下面
に設けられた第1の接地導体、9、10はそれぞれ第1
の誘電体2上に一定の間隔に平行に設けた第3及び第4
の中心導体、11は第3及び第4の中心導体より一定距
離上方にフリップチップ方式の実装によって設け、第1
のオーバーレイ導体とする導体である。
に設けられた第1の接地導体、9、10はそれぞれ第1
の誘電体2上に一定の間隔に平行に設けた第3及び第4
の中心導体、11は第3及び第4の中心導体より一定距
離上方にフリップチップ方式の実装によって設け、第1
のオーバーレイ導体とする導体である。
【0040】なお、第1の誘電体2上には、分布結合平
行線路となる第3の中心導体9と第4の中心導体10を
一定の間隔をあけて平行に設けると共に、その両側には
所定の間隔をあけて、お互いに影響のでないようにし
て、バンプ7を設け、フリップチップ方式の実装によっ
てオーバーレイ導体11を設置してある。
行線路となる第3の中心導体9と第4の中心導体10を
一定の間隔をあけて平行に設けると共に、その両側には
所定の間隔をあけて、お互いに影響のでないようにし
て、バンプ7を設け、フリップチップ方式の実装によっ
てオーバーレイ導体11を設置してある。
【0041】第3及び第4の中心導体9、10は、所望
の線路幅で伝送路の長さ方向に形成する。
の線路幅で伝送路の長さ方向に形成する。
【0042】バンプ7の高さを変えることによりオーバ
ーレイ導体11による影響が変化するため、第3及び第
4の中心導体9、10で構成される分布結合平行線路は
結合度を容易に調整することができ、分布結合線路とオ
ーバーレイ導体11の間のオーバーレイ誘電体は空気で
あるので低損失である。
ーレイ導体11による影響が変化するため、第3及び第
4の中心導体9、10で構成される分布結合平行線路は
結合度を容易に調整することができ、分布結合線路とオ
ーバーレイ導体11の間のオーバーレイ誘電体は空気で
あるので低損失である。
【0043】なお、第1の接地導体1は半導体基板に蒸
着した金属や不純物注入量の高いシリコン基板などを用
いて構成できる。
着した金属や不純物注入量の高いシリコン基板などを用
いて構成できる。
【0044】また例えば、第1の誘電体2としてはガリ
ウム砒素を用いてもよい。なお、本実施例において第1
のオーバーレイ導体11を分布結合平行線路に近づける
際に、第1のオーバーレイ導体11と分布結合平行線路
が接触しないならバンプ7を用いなくても良い。
ウム砒素を用いてもよい。なお、本実施例において第1
のオーバーレイ導体11を分布結合平行線路に近づける
際に、第1のオーバーレイ導体11と分布結合平行線路
が接触しないならバンプ7を用いなくても良い。
【0045】(実施例6)以下、本発明の第6の実施例
について図面を参照しながら説明する。図6は本発明の
第6の実施例における高周波半導体装置の側断面図であ
る。
について図面を参照しながら説明する。図6は本発明の
第6の実施例における高周波半導体装置の側断面図であ
る。
【0046】図6において、図5の構成と異なる点は、
第3の誘電体12上に、第2のオーバーレイ導体13を
設け、第3、第4の中心導体9、10と、第2のオーバ
ーレイ導体13が面するようにフリップチップ実装した
点である。
第3の誘電体12上に、第2のオーバーレイ導体13を
設け、第3、第4の中心導体9、10と、第2のオーバ
ーレイ導体13が面するようにフリップチップ実装した
点である。
【0047】第2のオーバーレイ導体13は、第3及び
第4の中心導体9、10の上方にこれを覆うように形成
され、バンプ7の高さを変えたり、オーバーレイ導体1
3の面積、位置を変えることで、結合度を調整すること
ができる。
第4の中心導体9、10の上方にこれを覆うように形成
され、バンプ7の高さを変えたり、オーバーレイ導体1
3の面積、位置を変えることで、結合度を調整すること
ができる。
【0048】なお、第2のオーバーレイ導体13を設け
ず、第3の誘電体のみをフリップチップ方式で実装する
ことでも、第3、第4の中心導体9、10の結合度を高
めることができる。また、この場合はバンプ7を用いな
くても良い。
ず、第3の誘電体のみをフリップチップ方式で実装する
ことでも、第3、第4の中心導体9、10の結合度を高
めることができる。また、この場合はバンプ7を用いな
くても良い。
【0049】(実施例7)以下本発明の第7の実施例に
ついて図面を参照しながら説明する。図7は本発明の第
7の実施例における高周波半導体装置の側断面図であ
る。
ついて図面を参照しながら説明する。図7は本発明の第
7の実施例における高周波半導体装置の側断面図であ
る。
【0050】図7において、14は第1の誘電体2上に
設けられた導体、18は導体14を第3のオーバーレイ
導体とし、当該オーバーレイ導体18より一定距離上方
にフリップチップ方式の実装によって設けられた導体、
17は導体18を第3の接地導体として、当該第3の接
地導体18の第1の誘電体2に面する側に積層した第2
の誘電体膜、15、16は第2の誘電体膜17上の第3
のオーバーレイ導体18上方に、一定の間隔をあけて並
行に設けられた第5及び第6の中心導体である。
設けられた導体、18は導体14を第3のオーバーレイ
導体とし、当該オーバーレイ導体18より一定距離上方
にフリップチップ方式の実装によって設けられた導体、
17は導体18を第3の接地導体として、当該第3の接
地導体18の第1の誘電体2に面する側に積層した第2
の誘電体膜、15、16は第2の誘電体膜17上の第3
のオーバーレイ導体18上方に、一定の間隔をあけて並
行に設けられた第5及び第6の中心導体である。
【0051】なお、第1の誘電体2上には、第3のオー
バーレイ導体14を設け、その両側には所定の間隔をあ
けて、お互いに影響のでないようにして、バンプ7を設
け、フリップチップ方式の実装によって第3の接地導体
18を設置し、前記第3の接地導体18の第3のオーバ
ーレイ導体14に面した側に、第2の誘電体膜17を積
層し、前記第2の誘電体膜17上の第3のオーバーレイ
導体14の上方に一定の間隔をあけて第5及び第6の中
心導体15、16を設け、これを分布結合平行線路とし
ている。
バーレイ導体14を設け、その両側には所定の間隔をあ
けて、お互いに影響のでないようにして、バンプ7を設
け、フリップチップ方式の実装によって第3の接地導体
18を設置し、前記第3の接地導体18の第3のオーバ
ーレイ導体14に面した側に、第2の誘電体膜17を積
層し、前記第2の誘電体膜17上の第3のオーバーレイ
導体14の上方に一定の間隔をあけて第5及び第6の中
心導体15、16を設け、これを分布結合平行線路とし
ている。
【0052】以上の構成によれば、第5及び第6の中心
導体15、16で構成される分布結合平行線路は、第6
の実施例と同様に、バンプ7の高さを変えたり、オーバ
ーレイ導体14の面積、位置を変えることで、結合度を
調整することができる。
導体15、16で構成される分布結合平行線路は、第6
の実施例と同様に、バンプ7の高さを変えたり、オーバ
ーレイ導体14の面積、位置を変えることで、結合度を
調整することができる。
【0053】また例えば、第1の誘電体2、第2の誘電
体膜17としてはガリウム砒素あるいは、シリコン窒化
膜、シリコン酸化膜を用いてもよい。
体膜17としてはガリウム砒素あるいは、シリコン窒化
膜、シリコン酸化膜を用いてもよい。
【0054】(実施例8)以下、本発明の第8の実施例
について図面を参照しながら説明する。図8は本発明の
第8の実施例における高周波半導体装置の側断面図であ
る。
について図面を参照しながら説明する。図8は本発明の
第8の実施例における高周波半導体装置の側断面図であ
る。
【0055】図8はマイクロストリップ線路とスロット
線路間の変換を行うもので、図8において、2は第1の
誘電体、7はバンプ、19は第4の接地導体、20は第
7の中心導体、21は第3の誘電体膜、22は第5の接
地導体である。
線路間の変換を行うもので、図8において、2は第1の
誘電体、7はバンプ、19は第4の接地導体、20は第
7の中心導体、21は第3の誘電体膜、22は第5の接
地導体である。
【0056】第1の誘電体2上には、一定の間隔をあけ
て第4の接地導体19を設けると共に、その上には所定
の間隔をあけて、前記第4の接地導体19にあけた間隔
に影響のでないようにして、バンプ7を設け、フリップ
チップ方式の実装によって第5の接地導体22を設置
し、この第5の接地導体22の第4の接地導体19に面
した側に、第3の誘電体膜21を積層し、この第3の誘
電体膜21上の第4の接地導体19にあけた間隔の上方
に第7の中心導体20を設け、第4の接地導体19にあ
けた間隔をスロット線路、第7の中心導体20をマイク
ロストリップ線路として、この2つの線路の結合部を構
成する。
て第4の接地導体19を設けると共に、その上には所定
の間隔をあけて、前記第4の接地導体19にあけた間隔
に影響のでないようにして、バンプ7を設け、フリップ
チップ方式の実装によって第5の接地導体22を設置
し、この第5の接地導体22の第4の接地導体19に面
した側に、第3の誘電体膜21を積層し、この第3の誘
電体膜21上の第4の接地導体19にあけた間隔の上方
に第7の中心導体20を設け、第4の接地導体19にあ
けた間隔をスロット線路、第7の中心導体20をマイク
ロストリップ線路として、この2つの線路の結合部を構
成する。
【0057】第7の中心導体20と第4の接地導体19
で構成される結合部は、バンプ7の高さを変えたり、交
差角を変えることで、結合度を調整することができる。
で構成される結合部は、バンプ7の高さを変えたり、交
差角を変えることで、結合度を調整することができる。
【0058】(実施例9)以下本発明の第9の実施例に
ついて図面を参照しながら説明する。図9は本発明の第
9の実施例における高周波半導体装置の側断面図であ
る。
ついて図面を参照しながら説明する。図9は本発明の第
9の実施例における高周波半導体装置の側断面図であ
る。
【0059】本実施例もマイクロストリップ線路とスロ
ット線路変換回路を示したもので、図8に示した第8の
実施例と異なるのは、スロット線路をフリップチップ方
式の実装により構成した点である。図9において、1は
第1の接地導体、2は第1の誘電体、7はバンプ、23
は第8の中心導体、24は第6の接地導体、25は第4
の誘電体とする。
ット線路変換回路を示したもので、図8に示した第8の
実施例と異なるのは、スロット線路をフリップチップ方
式の実装により構成した点である。図9において、1は
第1の接地導体、2は第1の誘電体、7はバンプ、23
は第8の中心導体、24は第6の接地導体、25は第4
の誘電体とする。
【0060】下面に第1の接地導体1を有する第1の誘
電体2上には、第8の中心導体23を設けると共に、そ
の両側には所定の間隔をあけて、お互いに影響のでない
ようにして、バンプ7を設け、フリップチップ方式の実
装によって第4の誘電体25を設置し、この第4の誘電
体25の第8の中心導体23に面した側に、第8の中心
導体23と交差するように一定の間隔をあけて第6の接
地導体24を設け、これをマイクロストリップ線路とス
ロット線路の結合部とする。
電体2上には、第8の中心導体23を設けると共に、そ
の両側には所定の間隔をあけて、お互いに影響のでない
ようにして、バンプ7を設け、フリップチップ方式の実
装によって第4の誘電体25を設置し、この第4の誘電
体25の第8の中心導体23に面した側に、第8の中心
導体23と交差するように一定の間隔をあけて第6の接
地導体24を設け、これをマイクロストリップ線路とス
ロット線路の結合部とする。
【0061】第8の中心導体23と第6の接地導体24
で構成される結合部は、適宜バンプ7の高さを変えた
り、交差角を変えることで、結合度を調整することがで
きる。
で構成される結合部は、適宜バンプ7の高さを変えた
り、交差角を変えることで、結合度を調整することがで
きる。
【0062】
【発明の効果】以上のように本発明は、結合線路の2導
体、結合線路とオーバーレイ導体、あるいはマイクロス
トリップ線路とスロット線路をそれぞれ独立して構成す
ることで、設計の自由度が増加し、結合度の調整が容易
で低損失など、優れた性能を有する高周波半導体装置を
構成するものである。
体、結合線路とオーバーレイ導体、あるいはマイクロス
トリップ線路とスロット線路をそれぞれ独立して構成す
ることで、設計の自由度が増加し、結合度の調整が容易
で低損失など、優れた性能を有する高周波半導体装置を
構成するものである。
【図1】本発明の第1の実施例における高周波半導体装
置の一部切り欠き斜視、及び同側断面図
置の一部切り欠き斜視、及び同側断面図
【図2】本発明の第2の実施例における高周波半導体装
置の側断面図
置の側断面図
【図3】本発明の第3の実施例における高周波半導体装
置の側断面図
置の側断面図
【図4】本発明の第4の実施例における高周波半導体装
置の側断面図
置の側断面図
【図5】本発明の第5の実施例における高周波半導体装
置の側断面図
置の側断面図
【図6】本発明の第6の実施例における高周波半導体装
置の側断面図
置の側断面図
【図7】本発明の第7の実施例における高周波半導体装
置の側断面図
置の側断面図
【図8】本発明の第8の実施例における高周波半導体装
置の側断面図
置の側断面図
【図9】本発明の第9の実施例における高周波半導体装
置の側断面図
置の側断面図
【図10】従来の伝送線路の側断面図
【図11】従来の伝送線路の側断面図
【図12】従来の伝送線路の側断面図
1 第1の接地導体 2 第1の誘電体 3 第1の中心導体 4 第2の中心導体 5 第2の接地導体 6 第1の誘電体膜 7 バンプ 8 第2の誘電体 9 第3の中心導体 10 第4の中心導体 11 第1のオーバーレイ導体 12 第3の誘電体 13 第2のオーバーレイ導体 14 第3のオーバーレイ導体 15 第5の中心導体 16 第6の中心導体 17 第2の誘電体膜 18 第3の接地導体 19 第4の接地導体 20 第7の中心導体 21 第3の誘電体膜 22 第5の接地導体 23 第8の中心導体 24 第6の接地導体 25 第4の誘電体 101 接地導体 102 誘電体基板 103 平行結合線路 104 平行結合線路 105 接地導体 106 オーバーレイ誘電体 107 導体
Claims (13)
- 【請求項1】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に設けられた第1の中
心導体と、前記第1の中心導体より一定距離上方にフリ
ップチップ方式の実装によって設けられた導体と、前記
導体を第2の接地導体として、前記第1の誘電体に面し
た側に積層した第1の誘電体膜と、前記第1の誘電体膜
上の前記第1の中心導体の上方に設けられた第2の中心
導体とを具備した高周波半導体装置。 - 【請求項2】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に設けられた第1の中
心導体と、前記第1の中心導体より一定距離上方にフリ
ップチップ方式の実装によって設けられた誘電体と、前
記誘電体を第2の誘電体として、前記第1の誘電体に面
した側の前記第1の中心導体の上方に設けられた第2の
中心導体とを具備する高周波半導体装置。 - 【請求項3】 第1の中心導体と第2の中心導体の線路
幅を変えることを特徴とした請求項1、若しくは請求項
2いずれか記載の高周波半導体装置。 - 【請求項4】 第1の中心導体の斜め上方に第2の中心
導体を設けることを特徴とした請求項1、若しくは請求
項2いずれか記載の高周波半導体装置。 - 【請求項5】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に一定の間隔に平行に
設けた第3及び第4の中心導体と、前記第3及び第4の
中心導体より一定距離上方にフリップチップ方式の実装
によって設け、第1のオーバーレイ導体とする導体とを
具備した高周波半導体装置。 - 【請求項6】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に一定の間隔に平行に
設けられた第3及び第4の中心導体と、前記第3及び第
4の中心導体より一定距離上方にフリップチップ方式の
実装によって設けられた誘電体と、前記誘電体を第3の
誘電体として、前記第3の誘電体上の前記第3及び第4
の中心導体の上方に面する側に設けられ、第2のオーバ
ーレイ導体とする導体とを具備する高周波半導体装置。 - 【請求項7】 第1の誘電体上に設けられた導体と、前
記導体を第3のオーバーレイ導体とし、前記第3のオー
バーレイ導体より一定距離上方にフリップチップ方式の
実装によって設けられた導体と、前記導体を第3の接地
導体として、前記第3の接地導体の前記第1の誘電体に
面する側に積層した第2の誘電体膜と、前記第2の誘電
体膜上の前記第3のオーバーレイ導体上方に、一定の間
隔をあけて並行に設けられた第5及び第6の中心導体と
を具備する高周波半導体装置。 - 【請求項8】 第1の誘電体上に一定の間隔に設けられ
た導体と、前記導体を第4の接地導体としたスロットラ
イン構造とし、前記第4の接地導体より一定距離上方に
フリップチップ方式の実装によって設けられた導体と、
前記導体を第5の接地導体として、前記第4の接地導体
に面した側に積層した第3の誘電体膜と、前記第3の誘
電体膜上の前記第4の接地導体に面した側に設けられた
第7の中心導体とを具備する高周波半導体装置。 - 【請求項9】 第1の誘電体の下面に設けられた第1の
接地導体と、前記第1の誘電体上に設けられた第8の中
心導体と、前記第8の中心導体より一定距離上方にフリ
ップチップ方式の実装によって設けられた誘電体と、前
記誘電体を第4の誘電体として、前記第8の中心導体に
面した側に一定の間隔に設けられた第6の接地導体とを
具備する高周波半導体装置。 - 【請求項10】 第1の誘電体とフリップチップ方式で
実装される導体または誘電体とで囲まれる空間に誘電体
材料を満たしたことを特徴とした請求項1、2、3、
4、5、6、7、8、若しくは請求項9いずれか記載の
高周波半導体装置。 - 【請求項11】 第1の接地導体として、不純物注入量
の高いシリコン基板を用いることを特徴とした請求項
1、2、3、4、5、6、若しくは請求項9いずれか記
載の高周波半導体装置。 - 【請求項12】 誘電体膜として、シリコン窒化膜また
はシリコン酸化膜を用いることを特徴とした請求項1、
3、4、7、若しくは請求項8いずれか記載の高周波半
導体装置。 - 【請求項13】 誘電体として、ガリウム砒素を用いる
ことを特徴とした請求項1、2、3、4、5、6、7、
8、若しくは請求項9いずれか記載の高周波半導体装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05328236A JP3077487B2 (ja) | 1993-12-24 | 1993-12-24 | 高周波回路 |
US08/223,979 US5510758A (en) | 1993-04-07 | 1994-04-06 | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05328236A JP3077487B2 (ja) | 1993-12-24 | 1993-12-24 | 高周波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07183708A true JPH07183708A (ja) | 1995-07-21 |
JP3077487B2 JP3077487B2 (ja) | 2000-08-14 |
Family
ID=18207968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05328236A Expired - Fee Related JP3077487B2 (ja) | 1993-04-07 | 1993-12-24 | 高周波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3077487B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010081507A (ja) * | 2008-09-29 | 2010-04-08 | Panasonic Corp | 方向性結合器 |
JP2010088011A (ja) * | 2008-10-02 | 2010-04-15 | Panasonic Corp | 方向性結合器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102677039B1 (ko) * | 2022-11-28 | 2024-06-19 | 곽훈희 | 장갑형 물티슈 |
-
1993
- 1993-12-24 JP JP05328236A patent/JP3077487B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010081507A (ja) * | 2008-09-29 | 2010-04-08 | Panasonic Corp | 方向性結合器 |
JP2010088011A (ja) * | 2008-10-02 | 2010-04-15 | Panasonic Corp | 方向性結合器 |
Also Published As
Publication number | Publication date |
---|---|
JP3077487B2 (ja) | 2000-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7170373B2 (en) | Dielectric waveguide filter | |
US11569556B2 (en) | Phase shifter comprising DGS and radio communication module comprising same | |
US20020047803A1 (en) | Microstrip antenna | |
JPS6093817A (ja) | 可変遅延ライン装置 | |
JP4249411B2 (ja) | プレーナアンテナおよびそれを含むデュアルバンド送信装置 | |
KR101588311B1 (ko) | GaAs 기판 쿼트리쳐 커플러 및 그 제조방법 | |
US20040041653A1 (en) | High Frequency Apparatus | |
JPH07183708A (ja) | 高周波半導体装置 | |
JPH06303010A (ja) | 高周波伝送線路及び該高周波伝送線路を用いた集積回路装置並びに高周波平面回路の接続方法 | |
JP3142010B2 (ja) | マイクロ波結合線路 | |
US20190131711A1 (en) | Patch antenna and antenna module having the same | |
US6249013B1 (en) | Microwave-millimeter wave circuit device and method for manufacturing the same | |
JP3166043B2 (ja) | マイクロストリップアンテナ | |
US10957981B2 (en) | Antenna device | |
JPH09219422A (ja) | フリップチップ実装構造 | |
US11011846B2 (en) | Antenna and semiconductor device with improved tradeoff relationship between antenna gain and antenna size | |
WO2023228352A1 (ja) | Dcブロック構造 | |
JP3334954B2 (ja) | 高周波半導体装置 | |
US20210242596A1 (en) | Antenna module, communication module, and communication device | |
JPH04167703A (ja) | ディレイライン | |
JP3351366B2 (ja) | 高周波伝送線路及びその製造方法 | |
JP3507874B2 (ja) | 高周波半導体装置 | |
JP3185837B2 (ja) | 高周波線路 | |
JP2006148688A (ja) | アンテナ構造およびそれを備えた無線通信機 | |
JPH1117467A (ja) | モノリシックマイクロ波集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |