JPH07182248A - Highly reliable information processor - Google Patents

Highly reliable information processor

Info

Publication number
JPH07182248A
JPH07182248A JP5324461A JP32446193A JPH07182248A JP H07182248 A JPH07182248 A JP H07182248A JP 5324461 A JP5324461 A JP 5324461A JP 32446193 A JP32446193 A JP 32446193A JP H07182248 A JPH07182248 A JP H07182248A
Authority
JP
Japan
Prior art keywords
data
unit
memory
update
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5324461A
Other languages
Japanese (ja)
Inventor
Isao Watanabe
功 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5324461A priority Critical patent/JPH07182248A/en
Publication of JPH07182248A publication Critical patent/JPH07182248A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

PURPOSE:To quickly execute updating processing for memory data and recoverying processing at the time of generating a fault in a highly reliable information processor provided with a duplicated memory unit. CONSTITUTION:A data updating request is simultaneously sent from a data processing unit to main memory and sub-memory units 2a, 2b. Each of the units 2a, 2b is provided with an auxiliary storage part 12 for storing the data updating request sent from the data processing unit and an updating processing part 11 for executing the processing of the data updating request. The unit 2a immediately updates storage data stored in a memory part 13 by an updating control part 11 based upon the data updating request sent from the data processing unit. On the other hand, the unit 2b stores the data updating request from the data processing unit in the storage part 13, and when it is instructed to end the data updating request, it updates the data stored in the memory part 13 by the data updating request stored in the storage part 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、2重化されたメモリユ
ニットを備えた高信頼化情報処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a highly reliable information processing device having a duplicated memory unit.

【0002】[0002]

【従来の技術】従来、高い信頼性が要求される情報処理
装置は、メモリユニットの故障によるデータの喪失、シ
ステム停止の発生を防ぐために、2つのメモリユニット
を用意して、1つのデータに対して一方を主メモリユニ
ット、他方を副メモリユニットとして、同じデータを保
持させる方法がとられている。ここでメモリユニットの
保持するデータの更新は、従来では主メモリユニットの
更新を終了させてから、副メモリユニットの更新を行な
うというように逐次化されている。これによって、更新
処理中に障害が発生してデータの更新が不完全なものに
なった場合に、主メモリユニットと副メモリユニットの
どちらかに正常なデータが存在することが保証され、障
害からの回復が可能になる。もし、主メモリユニットの
データの更新中に障害が発生した場合は、副メモリユニ
ットのデータを全て主メモリユニットに複写すること
で、データの状態を更新前の状態に戻すことができる。
また、副メモリユニットのデータの更新中に障害が発生
した場合は、主メモリユニットに更新済みのデータがあ
るので、これを副メモリユニットに複写することで更新
処理を完了させることができる。
2. Description of the Related Art Conventionally, an information processing apparatus which is required to have high reliability is provided with two memory units in order to prevent data loss and system stoppage due to a memory unit failure. One of them is a main memory unit and the other is a sub memory unit to hold the same data. Here, the updating of the data held in the memory unit is conventionally serialized such that the updating of the main memory unit is completed before the updating of the sub memory unit. This ensures that if there is a failure during the update process and the update of the data is incomplete, that there is normal data in either the main memory unit or the sub memory unit. Can be recovered. If a failure occurs during the updating of the data in the main memory unit, the state of the data can be returned to the state before the update by copying all the data in the sub memory unit to the main memory unit.
Further, if a failure occurs during the updating of the data in the sub memory unit, the main memory unit has the updated data. Therefore, the update processing can be completed by copying this to the sub memory unit.

【0003】[0003]

【発明が解決しようとする課題】上記従来の方法では、
データの更新処理を主メモリユニットと副メモリユニッ
トとで逐次化しなければならないので、データ処理ユニ
ットはデータ更新要求を2度繰り返して送らなければな
らず、データ処理ユニットの処理の妨げになると共に、
データ更新要求を送るための通信路の占有率が高くな
り、通信路を複数のユニットの間で共有している場合に
は、他のユニットの通信を妨げることになる。
SUMMARY OF THE INVENTION In the above conventional method,
Since the data update processing must be serialized in the main memory unit and the sub memory unit, the data processing unit must repeatedly send the data update request twice, which hinders the processing of the data processing unit.
When the occupancy of the communication path for sending the data update request becomes high and the communication path is shared by a plurality of units, the communication of other units is hindered.

【0004】更に、複数のデータ処理ユニットが存在す
る場合、異なるデータ処理ユニットからのデータ更新要
求が区別できないので、障害から回復を可能とするため
には、これらのデータ処理ユニットによるデータ更新処
理も逐次化されなければならない。このため、データ処
理ユニットの数が増えた場合、データ更新処理が性能向
上のうえで大きな障害となる。また、障害から回復する
ときに、どの位置のデータが破壊されたかが分からない
ため、メモリユニットの内容をまるごと複写しなければ
ならないので長い時間がかかり、正常な処理の再開が遅
れるという問題があった。
Further, when there are a plurality of data processing units, the data update requests from different data processing units cannot be distinguished. Therefore, in order to be able to recover from a failure, the data update processing by these data processing units must also be performed. Must be serialized. Therefore, when the number of data processing units increases, the data update processing becomes a major obstacle to improving the performance. Also, when recovering from a failure, since it is not known at which position the data was destroyed, the entire contents of the memory unit must be copied, which takes a long time and delays the restart of normal processing. .

【0005】本発明は上記実情に鑑みてなされたもの
で、メモリデータの更新処理及び障害発生時の回復処理
を迅速に行なうことができ、処理効率を向上し得る主及
び副メモリユニットを備えた高信頼化情報処理装置を提
供することを目的とする。
The present invention has been made in view of the above circumstances, and is provided with a main memory unit and a sub memory unit capable of quickly performing a memory data update process and a recovery process when a failure occurs and improving the processing efficiency. An object is to provide a highly reliable information processing device.

【0006】[0006]

【課題を解決するための手段】本発明に係る高信頼化情
報処理装置は、データ処理ユニットから同時に送られて
くるデータを第1及び第2のメモリユニットに重複して
保持する高信頼化情報処理装置において、上記第1及び
第2のメモリユニットはそれぞれメモリ部に対して、上
記データ処理ユニットからのデータ更新要求を記憶する
補助記憶部、データ更新要求の処理を行なう更新処理部
を付加し、上記第1のメモリユニットは上記データ処理
ユニットから送られてくるデータ更新要求に基づいて更
新制御部により直ちにメモリ部の記憶データを更新処理
し、上記第2のメモリユニットは上記データ処理ユニッ
トからのデータ更新要求を補助記憶部に格納し、データ
更新要求の終了が指示された時点で上記補助記憶部に格
納したデータ更新要求によりメモリ部の記憶データを更
新処理することを特徴とする。
A highly reliable information processing apparatus according to the present invention is a highly reliable information in which data sent simultaneously from a data processing unit is redundantly held in first and second memory units. In the processing device, each of the first and second memory units has an auxiliary storage unit for storing a data update request from the data processing unit and an update processing unit for processing the data update request added to the memory unit. , The first memory unit immediately updates the stored data in the memory unit by the update control unit based on the data update request sent from the data processing unit, and the second memory unit outputs the data from the data processing unit. Data update request stored in the auxiliary storage unit, and the data update stored in the auxiliary storage unit when the end of the data update request is instructed. Characterized by updating the data stored in the memory unit by seeking.

【0007】[0007]

【作用】データ処理ユニットは、データ更新要求を開始
命令部から順に第1及び第2のメモリユニットに向けて
同時に送り出す。第1のメモリユニットの更新制御部
は、受信したデータ更新要求のパケットを補助記憶部に
格納すると同時にメモリ部の記憶データに更新要求を反
映させ、データ更新要求の終了命令部を受信した時点で
それまで補助記憶部に保管していたデータ更新要求のパ
ケットを破棄する。
The data processing unit sends data update requests simultaneously from the start command section to the first and second memory units. The update control unit of the first memory unit stores the received packet of the data update request in the auxiliary storage unit and at the same time reflects the update request in the stored data of the memory unit, and when the end command unit of the data update request is received. The data update request packet stored in the auxiliary storage unit is discarded.

【0008】一方、第2のメモリユニットの更新制御部
は、受信したデータ更新要求のパケットを保持している
データに反映させずに補助記憶部に格納し、終了命令部
を受信した時点でまとめて更新要求をメモリ部の記憶デ
ータに反映させると共に、格納していたデータ更新要求
のパケットを破棄する。
On the other hand, the update control unit of the second memory unit stores the received data update request packet in the auxiliary storage unit without reflecting it on the held data, and collects it when the end command unit is received. The update request is reflected in the stored data in the memory unit, and the stored data update request packet is discarded.

【0009】データ更新要求が送信されている最中に障
害が発生してデータ更新要求が途中までしか送られなか
った場合は、第1のメモリユニットのデータの状態を更
新前の状態に戻す処理を行なう。即ち、障害が発生した
時点で、データ処理ユニットは故障回復処理を開始し、
第1のメモリユニットの補助記憶部を検査する。これに
よって未完了のデータ更新要求が発見された場合、デー
タ処理ユニットはデータ更新要求のデータ部からのデー
タの更新が行なわれたアドレスを取り出し、第2のメモ
リユニットから同じアドレスの更新前データを読み出し
て第1のメモリユニットに書き込むことによって、第1
のメモリユニットのデータを回復する。また、補助記憶
部に格納した未完了のデータ更新要求は、アドレスを取
り出した後に破棄する。
Processing for returning the data state of the first memory unit to the state before update when a failure occurs while the data update request is being transmitted and the data update request is sent only halfway Do. That is, when a failure occurs, the data processing unit starts failure recovery processing,
Inspect the auxiliary storage of the first memory unit. When an uncompleted data update request is found by this, the data processing unit fetches the address at which the data is updated from the data part of the data update request, and obtains the pre-update data of the same address from the second memory unit. By reading and writing to the first memory unit, the first
Recover data in memory unit. The uncompleted data update request stored in the auxiliary storage unit is discarded after the address is fetched.

【0010】以上の処理を行なうことで、障害発生時の
回復処理を可能としたままで第1のメモリユニットと第
2のメモリユニットのデータ更新要求を一度に済ますこ
とができ、データ処理ユニットではデータ更新要求から
早く解放されてデータ処理を再開することが可能にな
る。
By performing the above processing, the data update request of the first memory unit and the second memory unit can be completed at one time while the recovery processing at the time of occurrence of failure can be performed. The data update request can be released early and the data processing can be restarted.

【0011】[0011]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は本発明の一実施例に係る高信頼化情報処理
装置の構成例を示すブロック図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a high reliability information processing apparatus according to an embodiment of the present invention.

【0012】図1において、1a,1bはデータ処理ユ
ニットで、通信路2を介してメモリユニット3a,3b
に接続される。データ処理ユニット1a,1bは、メモ
リユニット3a,3bからのデータの読み出し、データ
の処理、メモリユニット3a,3bへのデータ更新要求
等を行なう。
In FIG. 1, reference numerals 1a and 1b are data processing units, and memory units 3a and 3b are connected via a communication path 2.
Connected to. The data processing units 1a and 1b read data from the memory units 3a and 3b, process the data, and request data updating to the memory units 3a and 3b.

【0013】上記メモリユニット3a,3bは、データ
処理ユニット1a,1bからの指定によって、主メモリ
ユニットと副メモリユニットの組にされ、同じ内容のデ
ータを保持する。
The memory units 3a and 3b are made into a set of a main memory unit and a sub memory unit according to the designation from the data processing units 1a and 1b, and hold data of the same contents.

【0014】上記メモリユニット1a,1bは、図2に
示すように構成される。図2において、11は更新制御
部であり、データ処理ユニット1a,1bによって設定
されることにより、メモリユニットを主メモリユニット
と副メモリユニットの何れかの動作をするように制御す
る。12は補助記憶部であり、データ処理ユニット1
a,1bから送られるデータ更新要求を記憶するための
ものである。13はメモリ部であり、データを記憶する
部分である。
The memory units 1a and 1b are constructed as shown in FIG. In FIG. 2, reference numeral 11 denotes an update control unit, which is set by the data processing units 1a and 1b to control the memory unit to operate as either the main memory unit or the sub memory unit. Reference numeral 12 denotes an auxiliary storage unit, which is a data processing unit 1
This is for storing the data update request sent from a and 1b. A memory unit 13 is a unit for storing data.

【0015】図3はデータ処理ユニット1a,1bから
メモリユニット3a,3bに対して送られるデータ更新
要求の構成を示したものである。このデータ更新要求
は、開始命令部21、データ部22、終了命令部23か
らなっている。このデータ更新要求におけるデータ部2
2は、メモリユニット3a,3bのメモリ部13に格納
されているデータの更新すべき位置を示す更新アドレス
24と、更新によって新たに書き込まれる更新データ2
5の組を、更新処理に必要なだけまとめたものである。
上記更新処理要求は、開始命令部21、データ部22、
終了命令部23の順にデータ処理ユニット1a,1bか
らメモリユニット3a,3bへと送られる。
FIG. 3 shows the structure of a data update request sent from the data processing units 1a and 1b to the memory units 3a and 3b. This data update request comprises a start command section 21, a data section 22, and an end command section 23. Data part 2 in this data update request
Reference numeral 2 denotes an update address 24 indicating a position to update the data stored in the memory unit 13 of the memory units 3a and 3b, and update data 2 newly written by the update.
This is a set of 5 groups, which is necessary for the update process.
The update processing request includes a start command section 21, a data section 22,
Data is sent from the data processing units 1a and 1b to the memory units 3a and 3b in the order of the end instruction unit 23.

【0016】メモリユニット3a,3bは、データ処理
ユニット1a,1bからからデータ更新要求が送られて
くると、更新制御部11が開始命令部21を受け取るこ
とで更新処理を開始し、データ部22による更新処理を
行なう。そして、更新制御部11は、終了命令部23を
受け取ると更新処理を終了させるための処理を行なう。
When a data update request is sent from the data processing units 1a and 1b, the memory units 3a and 3b receive the start command section 21 from the update control section 11 to start the update processing, and the data section 22. Update processing by. Then, when the update control unit 11 receives the end instruction unit 23, the update control unit 11 performs a process for ending the update process.

【0017】図4は、データ更新要求の他の構成例を示
したもので、開始命令部21、データ部22、終了命令
部23に対し、データ更新要求を送信したデータ処理ユ
ニットを識別するための識別情報部(PE−ID:Proc
essing Element-ID )26が付加されている。
FIG. 4 shows another example of the structure of the data update request. In order to identify the data processing unit that has transmitted the data update request to the start command section 21, the data section 22, and the end command section 23. Identification information part (PE-ID: Proc
essing Element-ID) 26 is added.

【0018】このようにデータ更新要求に識別情報26
を付加することにより、例えばデータ処理ユニット1
a,1b,…等の複数のデータ処理ユニットから送られ
るデータ更新要求を区別でき、異なるデータ処理ユニッ
トからのデータ更新要求を並行して処理することができ
る。
In this way, the identification information 26 is added to the data update request.
By adding the, for example, the data processing unit 1
Data update requests sent from a plurality of data processing units such as a, 1b, ... Can be distinguished, and data update requests from different data processing units can be processed in parallel.

【0019】次に上記実施例の動作を図5に示すフロー
チャートに従って説明する。図5はメモリユニット3
a,3bの更新制御部11の動作を表したもので、主モ
ード以降の処理は主メモリユニットとなったメモリユニ
ットの更新制御部11の動作を表わし、副モード以降の
処理は副メモリユニットとなったメモリユニットの更新
制御部11の動作を表わす。
Next, the operation of the above embodiment will be described with reference to the flowchart shown in FIG. FIG. 5 shows a memory unit 3
The operations of the update control unit 11 of a and 3b represent the operation of the update control unit 11 of the memory unit that has become the main memory unit after the main mode, and the operation of the sub memory unit after the sub mode. The operation of the update control unit 11 of the failed memory unit is shown.

【0020】情報処理装置の起動時に、データ処理ユニ
ット1a,1bの一方がメモリユニット3a,3bの組
に対して、図5に示されるようにモード設定処理を行な
う(ステップA0 )。即ち、各々のメモリユニットの更
新制御部11に対して、一方のメモリユニットが主メモ
リユニット(主モード)となるように(ステップA
1)、もう一方のメモリユニットが副メモリユニット
(副モード)となるように設定を行なう(ステップB1
)。今、メモリユニット3aを主メモリユニット、メ
モリユニット3bを副メモリユニットとして設定し、デ
ータ処理ユニット1aによりメモリユニット3a,3b
のデータ更新処理を行なう場合について説明する。
When the information processing apparatus is activated, one of the data processing units 1a and 1b performs a mode setting process on the set of memory units 3a and 3b as shown in FIG. 5 (step A0). That is, with respect to the update control unit 11 of each memory unit, one of the memory units becomes the main memory unit (main mode) (step A
1) Make settings so that the other memory unit becomes the sub memory unit (sub mode) (step B1).
). Now, the memory unit 3a is set as the main memory unit and the memory unit 3b is set as the sub memory unit, and the memory units 3a and 3b are set by the data processing unit 1a.
A case of performing the data update process of is described.

【0021】情報処理装置の稼働時にデータ処理ユニッ
ト1aがメモリユニット3a,3bの保持するデータを
更新することが必要になった場合、データ処理ユニット
1aは図3に示されるようなデータ更新要求を作成し、
通信路2を介して、更新対象となるデータを保持してい
る主メモリユニット3aと副メモリユニット3bの双方
に対して、開始命令部21、データ部22、終了命令部
23の順に送る。メモリユニット3a,3bでは、更新
制御部11がデータ更新要求の開始命令部21を受け取
ることで更新処理を開始する。
When the data processing unit 1a needs to update the data held in the memory units 3a and 3b during the operation of the information processing apparatus, the data processing unit 1a issues a data update request as shown in FIG. make,
Through the communication path 2, the start command unit 21, the data unit 22, and the end command unit 23 are sequentially sent to both the main memory unit 3a and the sub memory unit 3b holding the data to be updated. In the memory units 3a and 3b, the update control unit 11 receives the start command unit 21 of the data update request to start the update process.

【0022】まず、主メモリユニット3aの更新制御部
11は、受信したデータ更新要求のパケットを補助記憶
部12に格納すると同時に、図5の主モード以降の流れ
に従ってデータ更新要求を処理する。すなわち、ステッ
プA2 で開始命令部21を受けとると、それに続いてデ
ータ部22が送られてきたか否かを判断し(ステップA
3 )、データ部22を受け取ると、その更新アドレス2
4及び更新データ25によりメモリ部13の記憶データ
を更新する(ステップA4 )。即ち、メモリ部13に対
し、更新アドレス24で指定されるアドレス位置に更新
データ25を書き込むことで更新処理を行なう。この更
新処理は、データ処理ユニット1aからデータ部22が
送られてきている間、継続して行なわれる。そして、デ
ータ処理ユニット1aからデータ部22に続いて終了命
令部23が送られてくると(ステップA5 )、更新制御
部11は、上記補助記憶部12に格納していたデータ更
新要求のパケットを破棄すると共に、次のデータ更新要
求の開始命令部21が送られてくるまで待機状態とな
る。
First, the update control unit 11 of the main memory unit 3a stores the received data update request packet in the auxiliary storage unit 12 and, at the same time, processes the data update request according to the flow after the main mode in FIG. That is, when the start command section 21 is received in step A2, it is judged whether or not the data section 22 is sent subsequently (step A2).
3), when the data part 22 is received, its update address 2
4 and the update data 25, the stored data in the memory unit 13 is updated (step A4). That is, the update processing is performed by writing the update data 25 in the memory unit 13 at the address position designated by the update address 24. This update process is continuously performed while the data section 22 is being sent from the data processing unit 1a. Then, when the end command section 23 is sent from the data processing unit 1a after the data section 22 (step A5), the update control section 11 sends the data update request packet stored in the auxiliary storage section 12 to the data update request packet. At the same time as discarding, it waits until the next data update request start command unit 21 is sent.

【0023】一方、副メモリユニット3bの更新制御部
11では、図5の副モード以下に示された流れに従って
データ更新要求の処理を行なう。すなわち、更新制御部
11は、ステップB2 で開始命令部21を受けとると、
それに続いてデータ部22が送られてきたか否かを判断
し(ステップB3 )、データ部22が送られてくると、
そのデータ部22を補助記憶部12に格納する(ステッ
プB4 )。即ち、データ更新要求の終了命令部23を受
け取るまでは、開始命令部21の後に続くデータ部22
を補助記憶部12に格納するのみで、データ部22のデ
ータをメモリ部13に書き込むことはしない。そして、
データ処理ユニット1aからデータ部22に続いて終了
命令部23が送られてくると(ステップB5 )、更新制
御部11は、補助記憶部12に格納しておいたデータ部
22によりメモリ部13の記憶内容を更新すると共に、
補助記憶部12に格納していたデータ更新要求のパケッ
トを破棄する(ステップB6 )。その後、次のデータ更
新要求の開始命令部21が送られてくるまで待機状態と
なる。
On the other hand, the update control unit 11 of the sub memory unit 3b processes the data update request in accordance with the flow shown in the sub mode of FIG. That is, when the update control unit 11 receives the start command unit 21 in step B2,
After that, it is judged whether or not the data section 22 is sent (step B3), and when the data section 22 is sent,
The data section 22 is stored in the auxiliary storage section 12 (step B4). That is, until the end command part 23 of the data update request is received, the data part 22 following the start command part 21.
Is stored in the auxiliary storage unit 12, and the data in the data unit 22 is not written in the memory unit 13. And
When the end command section 23 is sent from the data processing unit 1a after the data section 22 (step B5), the update control section 11 causes the data section 22 stored in the auxiliary storage section 12 to store the data in the memory section 13. While updating the memory content,
The data update request packet stored in the auxiliary storage unit 12 is discarded (step B6). After that, the process waits until the next data update request start command unit 21 is sent.

【0024】しかして、データ処理ユニット1aがデー
タ更新要求を送信している途中で障害が発生してデータ
更新要求が途中までしか送られなかった場合は、主メモ
リユニット3aのデータの状態を更新前の状態に戻す処
理を行なう。即ち、データ処理ユニット1aは、障害が
発生した時点で故障回復処理を開始し、主メモリユニッ
ト3aの補助記憶部12を検査する。これによって未完
了のデータ更新要求が発見された場合、データ処理ユニ
ット1aは補助記憶部12に格納されているデータ更新
要求のデータ部22からのデータの更新が行なわれたア
ドレスを取り出し、副メモリユニット3bから同じアド
レスの更新前データを読み出して主メモリユニット3a
に送信する。主メモリユニット3aの更新制御部11
は、データ処理ユニット1aより送られてきたアドレス
とデータを用いてメモリ部13の記憶内容を書換え、更
新処理が開始される前の状態に戻す。また、上記補助記
憶部12に記憶された未完了のデータ更新要求は、アド
レスを取り出した後に破棄する。これによって、障害回
復処理が実現される。
If a failure occurs while the data processing unit 1a is transmitting a data update request and the data update request is sent only halfway, the data state of the main memory unit 3a is updated. Perform processing to return to the previous state. That is, the data processing unit 1a starts the failure recovery process at the time when a failure occurs, and inspects the auxiliary storage unit 12 of the main memory unit 3a. When an uncompleted data update request is found by this, the data processing unit 1a takes out the address at which the data is updated from the data part 22 of the data update request stored in the auxiliary storage part 12, and stores it in the sub memory. The pre-update data of the same address is read from the unit 3b to read the main memory unit 3a.
Send to. Update controller 11 of main memory unit 3a
Uses the address and data sent from the data processing unit 1a to rewrite the stored contents of the memory unit 13 and restore the state before the update process is started. The uncompleted data update request stored in the auxiliary storage unit 12 is discarded after the address is fetched. This realizes the failure recovery processing.

【0025】従って、障害発生時の回復処理を可能とし
たままで主メモリユニット3aと副メモリユニット3b
のデータ更新要求を一度に済ますことができ、データ処
理ユニット1a,1bではデータ更新要求から早く解放
されてデータ処理を再開することが可能になる。また、
図1に示したバス結合方式のように一度の通信操作で主
及び副のメモリユニット3a,3bに同時にデータ更新
要求を送ることが可能な通信機構を備えている場合に
は、逐次的な更新処理を行なう従来の処理方法に比べて
データ更新のための通信量を半減することができ、通信
路の負荷を大幅に減らすことができる。
Therefore, the main memory unit 3a and the sub memory unit 3b can be processed while the recovery processing when a failure occurs is still possible.
The data update requests can be completed at once, and the data processing units 1a and 1b can be quickly released from the data update request and resume the data processing. Also,
When a communication mechanism capable of sending a data update request to the main and sub memory units 3a and 3b at the same time by one communication operation as in the bus connection method shown in FIG. The amount of communication for updating data can be halved as compared with the conventional processing method that performs processing, and the load on the communication path can be significantly reduced.

【0026】また、障害発生時の回復処理においては、
メモリユニット3a,3bの保持するデータを全て複写
するのではなく、更新処理の行なわれた部分のみを複写
するので、回復処理に要する時間を短縮することができ
る。
Further, in the recovery processing when a failure occurs,
Since all the data held in the memory units 3a and 3b is not copied, but only the updated portion is copied, the time required for the recovery processing can be shortened.

【0027】図6は、主メモリユニット3aにおける更
新制御部11の他の制御例を示したものである。この図
6に示す処理は、ステップA4 の処理が異なるのみで、
その他は図5の場合と同様である。すなわち、データ更
新要求のデータ部22をメモリ部13に反映させる際、
メモリ部13に格納されている更新前のデータを取り出
して補助記憶部12に移しておき、その後、データの更
新処理を行なう。例えば主メモリユニット3aが受信し
たデータ更新要求のパケットに対し、メモリ部13に格
納している更新前のデータを読出してデータ部22の更
新データ25のところに書き込んだうえで、補助記憶部
13に格納する。
FIG. 6 shows another control example of the update controller 11 in the main memory unit 3a. The process shown in FIG. 6 is different only in the process of step A4,
Others are the same as in the case of FIG. That is, when the data section 22 of the data update request is reflected in the memory section 13,
The pre-update data stored in the memory unit 13 is taken out and moved to the auxiliary storage unit 12, and then the data update process is performed. For example, for the packet of the data update request received by the main memory unit 3a, the pre-update data stored in the memory unit 13 is read and written in the update data 25 of the data unit 22, and then the auxiliary storage unit 13 is used. To store.

【0028】そして、障害が発生してデータ更新要求が
最後まで送信されなかったために更新処理を取り消さな
ければならなくなった場合、データ処理ユニット1aは
主メモリユニット3aに対してデータの回復を指示す
る。主メモリユニット3aの更新制御部11は、データ
処理ユニット1aからのデータの回復の指示を受け取る
と、補助記憶部12に予め移しておいたデータ部をメモ
リ部13に反映させることで、メモリ部13の記憶デー
タを更新処理が始まる直前の状態に戻す。
When a failure occurs and the data update request has not been transmitted to the end and the update process must be canceled, the data processing unit 1a instructs the main memory unit 3a to recover the data. . When the update control unit 11 of the main memory unit 3a receives the data recovery instruction from the data processing unit 1a, the data unit previously transferred to the auxiliary storage unit 12 is reflected in the memory unit 13 so that the memory unit The stored data of 13 is returned to the state immediately before the start of the update process.

【0029】このようにデータ更新処理に際し、主メモ
リユニット3aにおいてメモリ部13の記憶データを補
助記憶部12に移しておくことにより、障害発生時に主
メモリユニット3a内の補助記憶部12から正常なデー
タを読出すことが可能となる。従って、障害が発生して
データ更新処理が開始される前の状態に主メモリユニッ
ト3aを戻す場合、データ処理ユニット1aから主メモ
リユニット3aの更新制御部11に対して補助記憶部1
2からのデータの回復を指示するのみで、回復処理が行
なわれる。従って、副メモリユニット3bからのデータ
転送が不要になり、障害回復処理に必要な時間を更に短
縮することができる。
As described above, by transferring the data stored in the memory unit 13 in the main memory unit 3a to the auxiliary storage unit 12 during the data updating process, normal operation from the auxiliary storage unit 12 in the main memory unit 3a can be performed when a failure occurs. Data can be read. Therefore, when returning the main memory unit 3a to the state before the start of the data update process due to a failure, the data processing unit 1a sends the update control unit 11 of the main memory unit 3a to the auxiliary storage unit
The recovery process is performed only by instructing the recovery of data from 2. Therefore, the data transfer from the sub memory unit 3b becomes unnecessary, and the time required for the failure recovery processing can be further shortened.

【0030】なお、上記実施例では、情報処理装置の起
動時に、データ処理ユニット1a,1bの一方がメモリ
ユニット3a,3bの組に対して、主モード及び副モー
ドの設定を行なうようにしたが、その他、情報処理装置
の起動時に、オペレーティングシステムにより、メモリ
ユニット3a,3bの主モード及び副モードの設定を行
なうようにしてもよい。
In the above embodiment, one of the data processing units 1a and 1b sets the main mode and the sub mode for the set of memory units 3a and 3b when the information processing apparatus is started. Alternatively, the main mode and the sub mode of the memory units 3a and 3b may be set by the operating system when the information processing apparatus is activated.

【0031】[0031]

【発明の効果】以上詳記したように本発明によれば、2
重化されたメモリユニットを備えた高信頼化情報処理装
置において、データ処理ユニットから送られてくるデー
タ更新要求を記憶するための補助記憶部とデータ更新要
求の処理を行なう更新処理部をメモリユニットに付加し
ているので、障害発生時の回復処理を可能としたままで
主及び副のメモリユニットのデータ更新要求を一度に済
ますことができ、データ処理ユニットではデータ更新要
求から早く解放されてデータ処理を再開することが可能
になる。
As described in detail above, according to the present invention, 2
In a high reliability information processing apparatus having a duplicated memory unit, a memory unit includes an auxiliary storage unit for storing a data update request sent from a data processing unit and an update processing unit for processing the data update request. Since the data update request is added to the main memory unit and the sub memory unit, the data update request for the main and sub memory units can be processed at once with the recovery processing when a failure occurs. It becomes possible to restart the processing.

【0032】また、データ更新要求に識別情報を付加す
ることにより、異なるデータ処理ユニットからのデータ
更新要求を区別することが可能になり、複数のデータ処
理ユニットからのデータ更新要求を並行して処理でき、
データ更新処理の効率を向上することができる。
Further, by adding the identification information to the data update request, it becomes possible to distinguish the data update requests from different data processing units, and the data update requests from a plurality of data processing units are processed in parallel. You can
The efficiency of the data update process can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る高信頼化情報処理装置
のシステム構成図。
FIG. 1 is a system configuration diagram of a highly reliable information processing apparatus according to an embodiment of the present invention.

【図2】同実施例におけるメモリユニットの構成図。FIG. 2 is a configuration diagram of a memory unit in the embodiment.

【図3】同実施例におけるデータ更新要求の構成を示す
図。
FIG. 3 is a diagram showing a configuration of a data update request in the embodiment.

【図4】データ更新要求の他の構成例を示す図。FIG. 4 is a diagram showing another configuration example of a data update request.

【図5】メモリユニット内の更新制御部の処理動作を示
すフローチャート。
FIG. 5 is a flowchart showing a processing operation of an update control unit in the memory unit.

【図6】更新制御部の他の処理動作を示すフローチャー
ト。
FIG. 6 is a flowchart showing another processing operation of the update control unit.

【符号の説明】[Explanation of symbols]

1a,1b データ処理ユニット 2 通信路 3a,3b メモリユニット 11 更新制御部 12 補助記憶部 13 メモリ部 21 開始命令部 22 データ部 23 終了命令部 24 更新アドレス 25 更新データ 26 識別情報部 1a, 1b Data processing unit 2 Communication path 3a, 3b Memory unit 11 Update control part 12 Auxiliary storage part 13 Memory part 21 Start command part 22 Data part 23 End command part 24 Update address 25 Update data 26 Identification information part

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 データ処理ユニットから同時に送られて
くるデータを第1及び第2のメモリユニットに重複して
保持する高信頼化情報処理装置において、上記第1及び
第2のメモリユニットはそれぞれメモリ部に対して、上
記データ処理ユニットからのデータ更新要求を記憶する
補助記憶部、データ更新要求の処理を行なう更新処理部
を付加し、上記第1のメモリユニットは上記データ処理
ユニットから送られてくるデータ更新要求に基づいて更
新制御部により直ちにメモリ部の記憶データを更新処理
し、上記第2のメモリユニットは上記データ処理ユニッ
トからのデータ更新要求を補助記憶部に格納し、データ
更新要求の終了が指示された時点で上記補助記憶部に格
納したデータ更新要求によりメモリ部の記憶データを更
新処理することを特徴とする高信頼化情報処理装置。
1. A high reliability information processing apparatus for redundantly holding data sent simultaneously from a data processing unit in a first and a second memory unit, wherein the first and second memory units are memories respectively. An auxiliary storage unit for storing a data update request from the data processing unit and an update processing unit for processing the data update request are added to the unit, and the first memory unit is sent from the data processing unit. The update control unit immediately updates the stored data in the memory unit based on the data update request, and the second memory unit stores the data update request from the data processing unit in the auxiliary storage unit. When the end is instructed, the stored data in the memory unit is updated according to the data update request stored in the auxiliary storage unit. Highly reliable information processing device.
【請求項2】 データ処理ユニットから同時に送られて
くるデータを第1及び第2のメモリユニットに重複して
保持する高信頼化情報処理装置において、上記第1及び
第2のメモリユニットはそれぞれメモリ部に対して、上
記データ処理ユニットからのデータ更新要求を記憶する
補助記憶部、データ更新要求の処理を行なう更新処理部
を付加し、上記第1のメモリユニットは上記データ処理
ユニットからデータ更新要求が送られてきた際、更新制
御部によりメモリ部における更新前のデータを補助記憶
部に移した後、メモリ部の記憶データを更新処理し、上
記第2のメモリユニットは上記データ処理ユニットから
のデータ更新要求を補助記憶部に格納し、データ更新要
求の終了が指示された時点で上記補助記憶部に格納した
データ更新要求によりメモリ部の記憶データを更新処理
することを特徴とする高信頼化情報処理装置。
2. A high reliability information processing apparatus for overlappingly holding data sent from a data processing unit in first and second memory units, wherein each of the first and second memory units is a memory. An auxiliary storage unit that stores a data update request from the data processing unit and an update processing unit that processes the data update request are added to the unit, and the first memory unit is a data update request from the data processing unit. When the data is sent, the update control unit transfers the data before update in the memory unit to the auxiliary storage unit, and then updates the stored data in the memory unit, and the second memory unit receives the data from the data processing unit. The data update request is stored in the auxiliary storage unit, and when the end of the data update request is instructed, the data update request stored in the auxiliary storage unit is executed. A highly reliable information processing device characterized by updating stored data in a memory unit.
【請求項3】 請求項1又は2記載の高信頼化情報処理
装置において、データ更新要求を発行したデータ処理ユ
ニットを識別するための識別情報をデータ更新要求に付
加し、複数のデータ処理ユニットからのデータ更新要求
を識別できるようにしたことを特徴とする高信頼化情報
処理装置。
3. The high reliability information processing apparatus according to claim 1, wherein identification information for identifying the data processing unit that issued the data updating request is added to the data updating request, and a plurality of data processing units are provided. A highly reliable information processing apparatus, characterized in that the data update request of the above can be identified.
【請求項4】 請求項2記載の高信頼化情報処理装置に
おいて、第1のメモリユニットは、データ更新処理に障
害が生じた場合、予め補助記憶部に移しておいて更新前
のデータをメモリ部に戻すことにより障害からの回復処
理を行なうことを特徴とする高信頼化情報処理装置。
4. The high reliability information processing apparatus according to claim 2, wherein the first memory unit, when a failure occurs in the data update processing, transfers the data before update to the auxiliary storage unit in advance. A high-reliability information processing apparatus, characterized in that recovery processing from a failure is performed by returning the information processing unit to the unit.
JP5324461A 1993-12-22 1993-12-22 Highly reliable information processor Pending JPH07182248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5324461A JPH07182248A (en) 1993-12-22 1993-12-22 Highly reliable information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5324461A JPH07182248A (en) 1993-12-22 1993-12-22 Highly reliable information processor

Publications (1)

Publication Number Publication Date
JPH07182248A true JPH07182248A (en) 1995-07-21

Family

ID=18166076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5324461A Pending JPH07182248A (en) 1993-12-22 1993-12-22 Highly reliable information processor

Country Status (1)

Country Link
JP (1) JPH07182248A (en)

Similar Documents

Publication Publication Date Title
EP1396792B1 (en) Memory copy command specifying source and destination of data executed in the memory controller
JPH07504527A (en) High performance non-volatile RAM protected write cache accelerator system
US20130086346A1 (en) Data storage apparatus
JP2006172243A (en) Fault-tolerant computer device and synchronization method for the same
JPH1049418A (en) Method and device for reflecting journal data, and redundant constitution type computer system
JPH07182248A (en) Highly reliable information processor
JPH01303529A (en) Invalidation system for retrial point
JP3239935B2 (en) Tightly-coupled multiprocessor system control method, tightly-coupled multiprocessor system, and recording medium therefor
JP2002108640A (en) Duplex system, single processor system and sub-board
JPH10240620A (en) Computer system and check point image preservation method in the system
JP2701739B2 (en) Processor switching method
JPH10340215A (en) Data backup system
JPS6129025B2 (en)
JPH07287694A (en) Multiplex processing system and memory synchronous control method
JP2526726B2 (en) Multiplexed file recovery method
JPH05265789A (en) Memory copy system
JP2500440B2 (en) Fault handling method
JPH10247157A (en) Transaction processing system and its recovering method
JP3156673B2 (en) Failure information transfer device
JPH07244613A (en) Dual-memory control method
JPH08272696A (en) Information processor and memory contents restoration method
JPH02213964A (en) Memory copying method
JPH09259047A (en) Recovery device for duplexed disk
JPS6043549B2 (en) Data transfer control method
JPS6130297B2 (en)