JPH07177381A - デジタルクランプ回路 - Google Patents
デジタルクランプ回路Info
- Publication number
- JPH07177381A JPH07177381A JP5318000A JP31800093A JPH07177381A JP H07177381 A JPH07177381 A JP H07177381A JP 5318000 A JP5318000 A JP 5318000A JP 31800093 A JP31800093 A JP 31800093A JP H07177381 A JPH07177381 A JP H07177381A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pedestal level
- input
- converter
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 設定ペデスタルレベルとビデオ信号のペデス
タルレベルが等しいときは、電流源の動作をＯＦＦさせ
てクランプ動作を安定にする。 【構成】 ビデオ信号を入力するＡＤ変換器と、低域通
過フィルタと、ペデスタルレベル検出回路と、ペデスタ
ルレベル検出回路１５の出力と設定ぺデスタルレベルを
を比較する比較器と、反転器と、第１及び第２のＡＮＤ
回路と、流入側を電源電圧に流出側をＡＤ変換器の入力
に接続した第１の電流源と、流入側をＡＤ変換器の入力
に流出側をグランドに接続した第２の電流源と、ＡＤ変
換器の直前に接続したクランプコンデンサとから構成
し、第１及び第２のＡＮＤ回路の出力で第１及び第２の
電流源を導通遮断することによりクランプ動作を行な
う。
タルレベルが等しいときは、電流源の動作をＯＦＦさせ
てクランプ動作を安定にする。 【構成】 ビデオ信号を入力するＡＤ変換器と、低域通
過フィルタと、ペデスタルレベル検出回路と、ペデスタ
ルレベル検出回路１５の出力と設定ぺデスタルレベルを
を比較する比較器と、反転器と、第１及び第２のＡＮＤ
回路と、流入側を電源電圧に流出側をＡＤ変換器の入力
に接続した第１の電流源と、流入側をＡＤ変換器の入力
に流出側をグランドに接続した第２の電流源と、ＡＤ変
換器の直前に接続したクランプコンデンサとから構成
し、第１及び第２のＡＮＤ回路の出力で第１及び第２の
電流源を導通遮断することによりクランプ動作を行な
う。
Description
【０００１】
【産業上の利用分野】本発明は、カラーテレビジョン受
信機のディジタル映像信号処理回路のデジタルクランプ
回路に関するものである。
信機のディジタル映像信号処理回路のデジタルクランプ
回路に関するものである。
【０００２】
【従来の技術】近年、テレビ受像器の高画質化にともな
い、テレビの信号処理におけるディジタル化の傾向が強
まっており、ビデオ信号を正確にクランプする、デジタ
ルクランプ回路が重要視されている。
い、テレビの信号処理におけるディジタル化の傾向が強
まっており、ビデオ信号を正確にクランプする、デジタ
ルクランプ回路が重要視されている。
【０００３】従来のテレビジョン受像機のデジタル映像
信号処理回路のデジタルクランプ回路につき図を参照し
ながら説明する。
信号処理回路のデジタルクランプ回路につき図を参照し
ながら説明する。
【０００４】以下に、図２を用いて従来のデジタルクラ
ンプ回路を説明する。図２は、従来のデジタルクランプ
回路のブロック図を示すものである。図２において、３
３は入力されたビデオ信号をデジタル信号に信号変換す
るＡＤ変換器である。３４は雑音成分やバースト信号を
減衰させる帯域通過フィルタ（以下、ＬＰＦと記す）で
ある。３５はＬＰＦの出力をカラーキーパルスのタイミ
ングでバースト期間のＤＣレベルを検出するペデスタル
レベル検出回路である。３６はペデスタルレベル検出回
路の出力と設定ペデスタルレベルを比較し、ペデスタル
レベル検出回路の出力が設定ペデスタルレベルより小さ
い時のみＨｉになる比較器である。３７は比較器３６の
出力を論理反転し、ペデスタルレベル検出回路の出力が
設定ペデスタルレベルより大きいか等しい時のみＨｉに
反転器である。４０は入力ビデオ信号と同期した水平同
期信号Ｈと垂直同期信号Ｖを入力し、ペデスタル検出パ
ルスと出力タイミングパルスを出力するタイミング発生
回路である。
ンプ回路を説明する。図２は、従来のデジタルクランプ
回路のブロック図を示すものである。図２において、３
３は入力されたビデオ信号をデジタル信号に信号変換す
るＡＤ変換器である。３４は雑音成分やバースト信号を
減衰させる帯域通過フィルタ（以下、ＬＰＦと記す）で
ある。３５はＬＰＦの出力をカラーキーパルスのタイミ
ングでバースト期間のＤＣレベルを検出するペデスタル
レベル検出回路である。３６はペデスタルレベル検出回
路の出力と設定ペデスタルレベルを比較し、ペデスタル
レベル検出回路の出力が設定ペデスタルレベルより小さ
い時のみＨｉになる比較器である。３７は比較器３６の
出力を論理反転し、ペデスタルレベル検出回路の出力が
設定ペデスタルレベルより大きいか等しい時のみＨｉに
反転器である。４０は入力ビデオ信号と同期した水平同
期信号Ｈと垂直同期信号Ｖを入力し、ペデスタル検出パ
ルスと出力タイミングパルスを出力するタイミング発生
回路である。
【０００５】３１は流入側を電源電圧に流出側をＡＤ変
換器の入力に接続し比較器３６の出力がＨｉの時、即ち
ペデスタルレベル検出回路の出力が設定ペデスタルレベ
ルより低ければ比較器３６の出力により導通する第１の
電流源である。３２は流入側をＡＤ変換器の入力に流出
側をグランドに接続し反転器３７の出力がＨｉの時即ち
ペデスタルレベル検出回路の出力が設定ペデスタルレベ
ルより高いか等しければ反転器の出力により導通する第
２の電流源である。３０は一方をビデオ信号入力に接続
し他方をＡＤ変換器の入力に接続したクランプコンデン
サである。
換器の入力に接続し比較器３６の出力がＨｉの時、即ち
ペデスタルレベル検出回路の出力が設定ペデスタルレベ
ルより低ければ比較器３６の出力により導通する第１の
電流源である。３２は流入側をＡＤ変換器の入力に流出
側をグランドに接続し反転器３７の出力がＨｉの時即ち
ペデスタルレベル検出回路の出力が設定ペデスタルレベ
ルより高いか等しければ反転器の出力により導通する第
２の電流源である。３０は一方をビデオ信号入力に接続
し他方をＡＤ変換器の入力に接続したクランプコンデン
サである。
【０００６】以上のように構成されたデジタルクランプ
回路について、以下図２を用いて動作の説明をする。図
２において、ＡＤ変換器３３でデジタル符号に変換した
ビデオ信号は、ＬＰＦ３４に入力し雑音成分やバースト
信号を減衰する。次にＬＰＦ３４の出力をペデスタルレ
ベル検出回路３５に入力し、カラーキーパルスのタイミ
ングでバースト期間のＤＣレベルを検出する。
回路について、以下図２を用いて動作の説明をする。図
２において、ＡＤ変換器３３でデジタル符号に変換した
ビデオ信号は、ＬＰＦ３４に入力し雑音成分やバースト
信号を減衰する。次にＬＰＦ３４の出力をペデスタルレ
ベル検出回路３５に入力し、カラーキーパルスのタイミ
ングでバースト期間のＤＣレベルを検出する。
【０００７】次にペデスタルレベル検出回路３５の出力
と設定ペデスタルレベルを比較器３６に入力して両者を
比較し、ペデスタルレベル検出回路の出力が設定ペデス
タルレベルより小さい時のみ比較器３６の出力はＨｉと
なる。そして比較器３６の出力を論理反転する反転器３
７に入力する。従って、反転器３７の出力はペデスタル
レベル検出回路の出力が設定ペデスタルレベルより大き
いか等しい時に反転器３７の出力はＨｉとなる。
と設定ペデスタルレベルを比較器３６に入力して両者を
比較し、ペデスタルレベル検出回路の出力が設定ペデス
タルレベルより小さい時のみ比較器３６の出力はＨｉと
なる。そして比較器３６の出力を論理反転する反転器３
７に入力する。従って、反転器３７の出力はペデスタル
レベル検出回路の出力が設定ペデスタルレベルより大き
いか等しい時に反転器３７の出力はＨｉとなる。
【０００８】そして、流入側を電源電圧に流出側をＡＤ
変換器３３の入力に接続し比較器３６の出力がＨｉの時
即ちペデスタルレベル検出回路の出力が設定ペデスタル
レベルが低ければ比較器３６の出力により導通する第１
の電流源３１と、流入側をＡＤ変換器３３の入力に流出
側をグランドに接続し反転器３７の出力がＨｉの時即ち
ペデスタルレベル検出回路の出力が設定ペデスタルレベ
ルより高いか等ければ反転器３７の出力により導通する
第２の電流源３２とを設け、また一方をビデオ信号入力
に接続し他方をＡＤ変換器３３の入力にに接続したクラ
ンプコンデンサ３０とを設け、比較器３６と反転器３７
のの出力によりどちらかの電流源を導通させることによ
りクランプ動作を行っていた。
変換器３３の入力に接続し比較器３６の出力がＨｉの時
即ちペデスタルレベル検出回路の出力が設定ペデスタル
レベルが低ければ比較器３６の出力により導通する第１
の電流源３１と、流入側をＡＤ変換器３３の入力に流出
側をグランドに接続し反転器３７の出力がＨｉの時即ち
ペデスタルレベル検出回路の出力が設定ペデスタルレベ
ルより高いか等ければ反転器３７の出力により導通する
第２の電流源３２とを設け、また一方をビデオ信号入力
に接続し他方をＡＤ変換器３３の入力にに接続したクラ
ンプコンデンサ３０とを設け、比較器３６と反転器３７
のの出力によりどちらかの電流源を導通させることによ
りクランプ動作を行っていた。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
構成では、設定ペデスタルレベルとＡＤ変換されたビデ
オ信号のペデスタルレベルが等しい時にも、ペデスタル
レベルを下げるように制御が働き、ペデスタルレベルが
一致しているにもかかわらずペデスタルレベルが変えら
れてしまい、クランプ動作が不安定となっていた。
構成では、設定ペデスタルレベルとＡＤ変換されたビデ
オ信号のペデスタルレベルが等しい時にも、ペデスタル
レベルを下げるように制御が働き、ペデスタルレベルが
一致しているにもかかわらずペデスタルレベルが変えら
れてしまい、クランプ動作が不安定となっていた。
【００１０】本発明は上記のような問題点を考慮してな
されたもので、設定ペデスタルレベルとＡＤ変換された
ビデオ信号のペデスタルレベルが等しいときは、電流源
の動作をＯＦＦさせて、クランプ動作が安定するに考慮
したデジタルクランプ回路を提供しようとするものであ
る。
されたもので、設定ペデスタルレベルとＡＤ変換された
ビデオ信号のペデスタルレベルが等しいときは、電流源
の動作をＯＦＦさせて、クランプ動作が安定するに考慮
したデジタルクランプ回路を提供しようとするものであ
る。
【００１１】
【課題を解決するため手段】上記の課題を解決するため
に、本発明は、クランプされたビデオ信号を入力しデジ
タル信号に信号変換するＡＤ変換器と、前記ＡＤ変換器
の出力をを入力し雑音成分やバースト信号を減衰する低
域通過フィルタと、前記低域通過フィルタの出力を入力
しカラーキーパルスのタイミングでバースト期間のＤＣ
レベルを検出するペデスタルレベル検出回路と、前記ペ
デスタルレベル検出回路の出力と設定ペデスタルレベル
を入力して、両者を比較して、前記ペデスタルレベル検
出回路の出力が設定ペデスタルレベルより大きい時Ｈｉ
になる第１の比較出力と前記ペデスタルレベル検出回路
の出力が設定ペデスタルレベルと等しい時Ｈｉになる第
２の比較出力と前記ペデスタルレベル検出回路の出力が
設定ペデスタルレベルより小さい時Ｈｉになる第３の比
較出力を出力する比較器と、前記比較器の第２の比較出
力を論理反転する反転器と、前記第１の比較出力と前記
反転器の出力の論理積をとり第１の制御信号を出力する
第１のＡＮＤ回路と、前記第２の比較出力と前記反転器
の出力を論理積をとり第２の制御信号を出力する第２の
ＡＮＤ回路と、流入側を電源電圧に流出側を前記ＡＤ変
換器の入力に接続し第１のＡＮＤ回路の出力がＨｉの時
のみ導通する第１の電流源と、流入側を前記ＡＤ変換器
の入力に流出側をグランドに接続し第２のＡＮＤ回路の
出力がＨｉの時のみ導通する第２の電流源と、一方をビ
デオ信号入力に他方を前記ＡＤ変換器の入力に接続した
クランプコンデンサとで構成される。
に、本発明は、クランプされたビデオ信号を入力しデジ
タル信号に信号変換するＡＤ変換器と、前記ＡＤ変換器
の出力をを入力し雑音成分やバースト信号を減衰する低
域通過フィルタと、前記低域通過フィルタの出力を入力
しカラーキーパルスのタイミングでバースト期間のＤＣ
レベルを検出するペデスタルレベル検出回路と、前記ペ
デスタルレベル検出回路の出力と設定ペデスタルレベル
を入力して、両者を比較して、前記ペデスタルレベル検
出回路の出力が設定ペデスタルレベルより大きい時Ｈｉ
になる第１の比較出力と前記ペデスタルレベル検出回路
の出力が設定ペデスタルレベルと等しい時Ｈｉになる第
２の比較出力と前記ペデスタルレベル検出回路の出力が
設定ペデスタルレベルより小さい時Ｈｉになる第３の比
較出力を出力する比較器と、前記比較器の第２の比較出
力を論理反転する反転器と、前記第１の比較出力と前記
反転器の出力の論理積をとり第１の制御信号を出力する
第１のＡＮＤ回路と、前記第２の比較出力と前記反転器
の出力を論理積をとり第２の制御信号を出力する第２の
ＡＮＤ回路と、流入側を電源電圧に流出側を前記ＡＤ変
換器の入力に接続し第１のＡＮＤ回路の出力がＨｉの時
のみ導通する第１の電流源と、流入側を前記ＡＤ変換器
の入力に流出側をグランドに接続し第２のＡＮＤ回路の
出力がＨｉの時のみ導通する第２の電流源と、一方をビ
デオ信号入力に他方を前記ＡＤ変換器の入力に接続した
クランプコンデンサとで構成される。
【００１２】
【作用】本発明は上記した構成によって、設定ペデスタ
ルレベルとＡＤ変換されたビデオ信号のペデスタルレベ
ルが等しいときは、電流源の動作をＯＦＦさせ、ペデス
タルレベルが一致しているにもかかわらずペデスタルレ
ベルが変えられてしまい、クランプ動作が不安定になら
ないようにすることを可能とする。
ルレベルとＡＤ変換されたビデオ信号のペデスタルレベ
ルが等しいときは、電流源の動作をＯＦＦさせ、ペデス
タルレベルが一致しているにもかかわらずペデスタルレ
ベルが変えられてしまい、クランプ動作が不安定になら
ないようにすることを可能とする。
【００１３】
【実施例】以下、本発明の一実施例のデジタルクランプ
回路を図１を用いて説明する。図１は本発明の一実施例
を示すデジタルクランプ回路のブロック図である。
回路を図１を用いて説明する。図１は本発明の一実施例
を示すデジタルクランプ回路のブロック図である。
【００１４】図１において、１３は入力されたビデオ信
号をデジタル信号に信号変換するＡＤ変換器である。１
４は雑音成分やバースト信号を減衰させるＬＰＦであ
る。１５はＬＰＦの出力をカラーキーパルスのタイミン
グでバースト期間のＤＣレベルを検出するペデスタルレ
ベル検出回路である。１６はペデスタルレベル検出回路
の出力と設定ペデスタルレベルを比較し、ペデスタルレ
ベル検出回路の出力が設定ペデスタルレベルより小さい
時のみ第１の比較出力がＨｉになり、ペデスタルレベル
検出回路の出力が設定ペデスタルレベルと等しい時のみ
第２の比較出力がＨｉになり、ペデスタルレベル検出回
路の出力が設定ペデスタルレベルより大きい時のみ第３
の比較出力がＨｉになる３出力の比較器である。１７は
第２の比較出力を論理反転する反転器である。１８は第
１の比較出力と反転器１７の出力との論理積をとり第１
の制御信号を出力する第１のるＡＮＤ回路である。１９
は第３の比較出力と反転器１７の出力との論理積をとり
第２の制御信号を出力する第２のＡＮＤ回路である。２
０は入力ビデオ信号と同期した水平同期信号Ｈと垂直同
期信号Ｖを入力し、ペデスタル検出パルスと出力タイミ
ングパルスを出力するタイミング発生回路である。
号をデジタル信号に信号変換するＡＤ変換器である。１
４は雑音成分やバースト信号を減衰させるＬＰＦであ
る。１５はＬＰＦの出力をカラーキーパルスのタイミン
グでバースト期間のＤＣレベルを検出するペデスタルレ
ベル検出回路である。１６はペデスタルレベル検出回路
の出力と設定ペデスタルレベルを比較し、ペデスタルレ
ベル検出回路の出力が設定ペデスタルレベルより小さい
時のみ第１の比較出力がＨｉになり、ペデスタルレベル
検出回路の出力が設定ペデスタルレベルと等しい時のみ
第２の比較出力がＨｉになり、ペデスタルレベル検出回
路の出力が設定ペデスタルレベルより大きい時のみ第３
の比較出力がＨｉになる３出力の比較器である。１７は
第２の比較出力を論理反転する反転器である。１８は第
１の比較出力と反転器１７の出力との論理積をとり第１
の制御信号を出力する第１のるＡＮＤ回路である。１９
は第３の比較出力と反転器１７の出力との論理積をとり
第２の制御信号を出力する第２のＡＮＤ回路である。２
０は入力ビデオ信号と同期した水平同期信号Ｈと垂直同
期信号Ｖを入力し、ペデスタル検出パルスと出力タイミ
ングパルスを出力するタイミング発生回路である。
【００１５】１１は流入側を電源電圧に流出側をＡＤ変
換器の入力に接続し第１の制御信号がＨｉの時、即ちペ
デスタルレベル検出回路の出力が設定ペデスタルレベル
より低い時のみ導通する第１の電流源である。１２は流
入側をＡＤ変換器の入力に流出側をグランドに接続し第
２の制御信号ががＨｉの時、即ちペデスタルレベル検出
回路の出力が設定ペデスタルレベルより高い時のみ導通
する第２の電流源である。１０は一方をビデオ信号入力
に接続し他方をＡＤ変換器の入力に接続したクランプコ
ンデンサである。
換器の入力に接続し第１の制御信号がＨｉの時、即ちペ
デスタルレベル検出回路の出力が設定ペデスタルレベル
より低い時のみ導通する第１の電流源である。１２は流
入側をＡＤ変換器の入力に流出側をグランドに接続し第
２の制御信号ががＨｉの時、即ちペデスタルレベル検出
回路の出力が設定ペデスタルレベルより高い時のみ導通
する第２の電流源である。１０は一方をビデオ信号入力
に接続し他方をＡＤ変換器の入力に接続したクランプコ
ンデンサである。
【００１６】以上のように構成されたデジタルクランプ
回路について、以下図１を用いて動作の説明をする。ま
ず、図１に示されるように、ＡＤ変換器１３でデジタル
符号に変換されたビデオ信号はＬＰＦ１４に入力し、ノ
イズ成分や色副搬送波などの高域成分が除去される。Ｌ
ＰＦ１４で高域成分が除去されたビデオ信号は、ペデス
タルレベルを検出するために、ペデスタルレベル検出回
路１５に入力する。ペデスタルレベル検出回路１５で
は、タイミング発生回路１８で発生された３２個のクロ
ック即ちビデオ信号の３２サンプル分の幅を有するペデ
スタル検出パルスのＨｉの区間、３２サンプル分のビデ
オ信号のデータを累算し、最後に累算値を整数３２で除
算し、ＬＰＦ１４の平均値即ちペデスタルレベルの平均
値を出力する。ペデスタルレベルの平均値は、比較器１
６に入力し、設定ペデスタルレベルと比較して下記の３
種類の比較出力を出力する。まず、ペデスタルレベル検
出回路１５の出力であるペデスタルレベルの平均値が設
定ペデスタルレベルより小さい時のみＨｉとなる第１の
比較出力を出力する。また、ペデスタルレベル検出回路
１５の出力であるペデスタルレベルの平均値が設定ペデ
スタルレベルと等しい時のみＨｉになる第２の比較出力
を出力する。更に、ペデスタルレベル検出回路１５の出
力であるペデスタルレベルの平均値が設定ペデスタルレ
ベルより大きい時のみＨｉになる第３の比較出力を出力
する。
回路について、以下図１を用いて動作の説明をする。ま
ず、図１に示されるように、ＡＤ変換器１３でデジタル
符号に変換されたビデオ信号はＬＰＦ１４に入力し、ノ
イズ成分や色副搬送波などの高域成分が除去される。Ｌ
ＰＦ１４で高域成分が除去されたビデオ信号は、ペデス
タルレベルを検出するために、ペデスタルレベル検出回
路１５に入力する。ペデスタルレベル検出回路１５で
は、タイミング発生回路１８で発生された３２個のクロ
ック即ちビデオ信号の３２サンプル分の幅を有するペデ
スタル検出パルスのＨｉの区間、３２サンプル分のビデ
オ信号のデータを累算し、最後に累算値を整数３２で除
算し、ＬＰＦ１４の平均値即ちペデスタルレベルの平均
値を出力する。ペデスタルレベルの平均値は、比較器１
６に入力し、設定ペデスタルレベルと比較して下記の３
種類の比較出力を出力する。まず、ペデスタルレベル検
出回路１５の出力であるペデスタルレベルの平均値が設
定ペデスタルレベルより小さい時のみＨｉとなる第１の
比較出力を出力する。また、ペデスタルレベル検出回路
１５の出力であるペデスタルレベルの平均値が設定ペデ
スタルレベルと等しい時のみＨｉになる第２の比較出力
を出力する。更に、ペデスタルレベル検出回路１５の出
力であるペデスタルレベルの平均値が設定ペデスタルレ
ベルより大きい時のみＨｉになる第３の比較出力を出力
する。
【００１７】比較器１６の第２の比較出力は反転器１７
に入力し論理反転される。第１の比較出力と反転器１７
の出力は第１のＡＮＤ回路１８で両者の論理積をとり第
１の制御信号を出力する。第３の比較出力と反転器１７
の出力は第２のＡＮＤ回路１９で両者の論理積をとり第
２の制御信号を出力する。
に入力し論理反転される。第１の比較出力と反転器１７
の出力は第１のＡＮＤ回路１８で両者の論理積をとり第
１の制御信号を出力する。第３の比較出力と反転器１７
の出力は第２のＡＮＤ回路１９で両者の論理積をとり第
２の制御信号を出力する。
【００１８】流入側を電源電圧に流出側をＡＤ変換器１
３の入力に接続された第１の電流源１１が第１の制御信
号がＨｉの時即ちペデスタルレベルの平均値が設定ペデ
スタルレベルより低い時にのみ導通し、流入側がＡＤ変
換器の入力に流出側がグランドに接続された第２の電流
源１２が第２の制御信号がＨｉの時即ちペデスタルレベ
ルの平均値が設定ペデスタルレベルより高い時にのみ導
通して、一方がビデオ信号入力に他方がＡＤ変換器の入
力に接続されたクランプコンデンサ１０を充放電してク
ランプ動作を行なう。
３の入力に接続された第１の電流源１１が第１の制御信
号がＨｉの時即ちペデスタルレベルの平均値が設定ペデ
スタルレベルより低い時にのみ導通し、流入側がＡＤ変
換器の入力に流出側がグランドに接続された第２の電流
源１２が第２の制御信号がＨｉの時即ちペデスタルレベ
ルの平均値が設定ペデスタルレベルより高い時にのみ導
通して、一方がビデオ信号入力に他方がＡＤ変換器の入
力に接続されたクランプコンデンサ１０を充放電してク
ランプ動作を行なう。
【００１９】即ち、ペデスタルレベルの平均値が設定ペ
デスタルレベルより低い時には第１の電流源が導通し、
クランプコンデンサ１０を充電してＡＤ変換器の入力バ
イアスを上昇させる。逆に、ペデスタルレベルの平均値
が設定ペデスタルレベルより高い時には第２の電流源が
導通し、クランプコンデンサ１０を放電してＡＤ変換器
の入力バイアスを下降させる。
デスタルレベルより低い時には第１の電流源が導通し、
クランプコンデンサ１０を充電してＡＤ変換器の入力バ
イアスを上昇させる。逆に、ペデスタルレベルの平均値
が設定ペデスタルレベルより高い時には第２の電流源が
導通し、クランプコンデンサ１０を放電してＡＤ変換器
の入力バイアスを下降させる。
【００２０】また、ペデスタルレベルの平均値が設定ペ
デスタルレベルより等しい時には第１及び第２の電流源
とも遮断し、クランプコンデンサ１０を開放してＡＤ変
換器の入力バイアスを変化させない。
デスタルレベルより等しい時には第１及び第２の電流源
とも遮断し、クランプコンデンサ１０を開放してＡＤ変
換器の入力バイアスを変化させない。
【００２１】
【発明の効果】以上のように、本発明は、設定ペデスタ
ルレベルとＡＤ変換されたビデオ信号のペデスタルレベ
ルが等しいときは、電流源を遮断させてクランプ動作が
安定することが可能となる。
ルレベルとＡＤ変換されたビデオ信号のペデスタルレベ
ルが等しいときは、電流源を遮断させてクランプ動作が
安定することが可能となる。
【図１】本発明の一実施例を示すデジタルクランプ回路
のブロック図
のブロック図
【図２】従来のデジタルクランプ回路のブロック図
１０、３０ クランプコンデンサ １１、３１ 第１の電流源 １２、３２ 第２の電流源 １３、３３ ＡＤ変換器 １４、３４ 低域通過フィルタ １５、３５ ペデスタルレベル検出回路 １６、３６ 比較器 １７、３７ 反転器 １８ 第１のＡＮＤ回路 １９ 第２のＡＮＤ回路 ２０、４０ タイミング発生回路
Claims (1)
- 【請求項１】 クランプされたビデオ信号を入力しデジ
タル信号に信号変換するＡＤ変換器と、前記ＡＤ変換器
の出力をを入力し雑音成分やバースト信号を減衰する低
域通過フィルタと、前記低域通過フィルタの出力を入力
しカラーキーパルスのタイミングでバースト期間のＤＣ
レベルを検出するペデスタルレベル検出回路と、前記ペ
デスタルレベル検出回路の出力と設定ペデスタルレベル
を入力して、両者を比較して、前記ペデスタルレベル検
出回路の出力が設定ペデスタルレベルより大きい時Ｈｉ
になる第１の比較出力と前記ペデスタルレベル検出回路
の出力が設定ペデスタルレベルと等しい時Ｈｉになる第
２の比較出力と前記ペデスタルレベル検出回路の出力が
設定ペデスタルレベルより小さい時Ｈｉになる第３の比
較出力を出力する比較器と、前記比較器の第２の比較出
力を論理反転する反転器と、前記第１の比較出力と前記
反転器の出力の論理積をとり第１の制御信号を出力する
第１のＡＮＤ回路と、前記第２の比較出力と前記反転器
の出力を論理積をとり第２の制御信号を出力する第２の
ＡＮＤ回路と、流入側を電源電圧に流出側を前記ＡＤ変
換器の入力に接続し第１の制御信号がＨｉの時のみ導通
する第１の電流源と、流入側を前記ＡＤ変換器の入力に
流出側をグランドに接続し第２の制御信号Ｈｉの時のみ
導通する第２の電流源と、一方をビデオ信号入力に他方
を前記ＡＤ変換器の入力に接続したクランプコンデンサ
とで構成されたデジタルクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318000A JPH07177381A (ja) | 1993-12-17 | 1993-12-17 | デジタルクランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318000A JPH07177381A (ja) | 1993-12-17 | 1993-12-17 | デジタルクランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07177381A true JPH07177381A (ja) | 1995-07-14 |
Family
ID=18094371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5318000A Pending JPH07177381A (ja) | 1993-12-17 | 1993-12-17 | デジタルクランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07177381A (ja) |
-
1993
- 1993-12-17 JP JP5318000A patent/JPH07177381A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002699B1 (ko) | 동기 신호를 포함하는 영상 신호를 클램프하는 클램프 회로 | |
| US5541556A (en) | Clock recovery circuit for serial digital video | |
| US5576770A (en) | Adaptive synchronizing signal separator | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| KR940013256A (ko) | 영상처리 장치 있어서 화질 열화방지 및 회로 | |
| JPH07177381A (ja) | デジタルクランプ回路 | |
| JPS6359273A (ja) | 雑音低減装置 | |
| KR920010786B1 (ko) | 히스테리시스형 자동색 조절 방식 및 장치 | |
| JP3232594B2 (ja) | 同期回路 | |
| KR920001108B1 (ko) | 디지탈 텔리비젼에 있어서 주사선 적응형 자동색 조절방식 | |
| JPS63278471A (ja) | ビデオ信号のクランプ回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| KR100232958B1 (ko) | 방송방식 판별장치 및 방법 | |
| KR960012593B1 (ko) | 방송방식별 신호의 색채복조 자동절환회로. | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPH0846821A (ja) | デジタル同期分離回路 | |
| JPH0540613Y2 (ja) | ||
| JPH0564034A (ja) | 同期信号検出回路 | |
| JPS6080385A (ja) | Ａｐｃ回路 | |
| JPH04290383A (ja) | 同期信号検出回路 | |
| JPS62131670A (ja) | デイジタルテレビジヨン受像機 | |
| JP2000270342A (ja) | カラーキラー回路 | |
| JPH08331477A (ja) | Ｅｄｔｖ２識別制御信号検出回路 | |
| JPH0654221A (ja) | テレビジョン信号のディジタル映像処理装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 |